JP4395155B2 - 同期クロック生成回路及び同期クロック生成回路を備えたアナログ/ディジタル角度変換器と角度検出装置 - Google Patents
同期クロック生成回路及び同期クロック生成回路を備えたアナログ/ディジタル角度変換器と角度検出装置 Download PDFInfo
- Publication number
- JP4395155B2 JP4395155B2 JP2006214333A JP2006214333A JP4395155B2 JP 4395155 B2 JP4395155 B2 JP 4395155B2 JP 2006214333 A JP2006214333 A JP 2006214333A JP 2006214333 A JP2006214333 A JP 2006214333A JP 4395155 B2 JP4395155 B2 JP 4395155B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- angle
- synchronous clock
- phase
- clock generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
シンクロ又はレゾルバ等の周知の巻線型角度検出器1Aから得られたアナログ信号である角度検出信号1a、1b、1c、1dは、周知のスコットトランス又はアイソレーショントランス(以降、トランスと称す)1に入力される。トランス1は、この角度検出信号1a〜1dをもとに角度信号K1=KsinθsinωtとK2=Kcosθsinωtを生成して、シンクロ/ディジタルコンバータ(S/Dコンバータ)又はレゾルバ/ディジタルコンバータ(R/Dコンバータ)からなるA/Dコンバータ2に出力する。同時に、その角度信号K1とK2は一対の二乗回路3aと3bにそれぞれ入力される。角度信号K1、K2は、二乗回路3aと3bでそれぞれ二乗処理され、二乗角度信号(K2sin2θsin2ωt)と(K2cos2θsin2ωt)とになる。二乗処理された各角度信号は、加算器4で加算されて加算角度信号4a=K2sin2ωt(sin2θ+cos2θ)となる。この加算角度信号4aは、平方根回路5に入力されて平方根処理される。(sin2θ+cos2θ)は1であるため、平方根回路5の出力には、Ksinωtが出力される。このKsinωtの信号は、レベル調整回路6で振幅が調整され、K´sinωtとしてA/Dコンバータ2のREF端子2cに入力される。A/Dコンバータ2は、K´sinωtの信号を同期クロックとして用いてディジタル角度信号2dを出力する。
これら二乗回路及び平方根回路はアナログ乗算器を用い、これは比較的高価な部品であった。
この発明は、このような点に鑑みてなされたものであり、アナログ乗算器を用いない方法で、安価に構成することができる同期クロック生成回路を提供すること、及びその同期クロック生成回路を備えたアナログ/ディジタル角度変換器と角度検出装置を提供することを目的とする。
つまり、第1、第2全波整流回路、加算回路、フィルタ、コンパレータ、移相器、同期化分周回路とで同期クロック生成回路が構成でき、これらの回路はコストが安い部品で構成できる。したがって、アナログ乗算器を用いた従来の方法に対してコストが安い同期クロック生成回路が提供できる。
フィルタ16によって直流成分が除去された出力信号βを、コンパレータ18で接地電位を基準にして矩形波信号に変換するので、後述する位相ずれが発生する。
つまり出力信号SQ1は、角度信号S1、S2に対し位相がずれる。この位相ずれを移相器20で補正する。
このように、この実施例1によれば、第1、第2全波整流回路11、12と、加算回路14と、フィルタ16と、コンパレータ18と、移相器20と、同期化分周回路22と、で同期クロック生成回路が実現できる。
HPF16において直流成分が除去された出力信号βは、コンパレータ18によって基準電位である接地電位と比較され、図4(a)に示す矩形波の出力信号SQ1に変換される。
t1=(sin−12/π)/ω
ω=2πf
で表現される。fは励磁信号の周波数であり、例えば10KHzである。励磁信号周波数が10KHzにおいては、t1=10.99μsとなる。時間t1に対応する位相量が位相ずれとなり、全波整流波形の周波数2f(周期50μs)では、
φ´=10.99/50×360より、位相ずれは79°となる。
図1に示した同期クロック生成回路は、例えば、角度値を出力するアナログ/ディジタル角度変換器(以降、A/Dコンバータと称す)に応用することができる。上記の同期クロック生成回路を用いてA/Dコンバータ800を構成した例を図8に示す。図示しない角度検出器からの角度信号S1とS2は、アナログ/ディジタル変換器(以降、ADCと称す)82と、先に説明したこの発明による同期クロック生成部84に、それぞれ入力される。角度信号S1とS2は、ADC82でそれぞれディジタル角度信号S11とS21に変換される。同期クロック生成部84は、各角度信号S1とS2から、同期クロックSQ3を生成して検波部86に出力する。検波部86では、同期クロックSQ3を参照信号として、ADC82でディジタル化された各角度信号S11とS21の同期検波を行う。同期検波された各角度信号S12とS22から、トラッキングループ部88は、ディジタル角度情報を生成する。トラッキングループ部88で生成された角度情報は、角度出力部89より出力される。
応用例1に示したA/Dコンバータ800と、図1に示した角度検出器10とで、図11に示す角度検出装置を構成することができる。検出巻線と励磁巻線を備える角度検出器10のアナログ出力信号である角度信号S1とS2を、A/Dコンバータ800に入力し、励磁信号源120から角度検出器10とA/Dコンバータ800に正弦波の励磁信号を供給することで、ディジタル角度信号を出力する角度検出装置が実現できる。
図6に示した同期化分周回路22は、励磁信号と角度信号S1とS2との位相差の関係が、角度信号S1とS2の遅れであることを前提とした場合である。しかし、角度検出器10とA/Dコンバータ800間の配線状況は色々な場合が想定され、その間のインピーダンス条件によっては、励磁信号よりも角度信号S1とS2の位相が進んでしまう場合があり得る。
図9の構成は、励磁信号に対する角度信号S1とS2の位相ずれφが位相進み45°まで、及び位相遅れ45°まで、正しい位相の同期クロックSQ3を出力することが出来る。
前述の説明では、フィルタ16をHPFとして説明して来たが、この発明はHPFに限定されない。例えば、HPFの代わりにローパスフィルタ(以降、LPFと称す)で構成することも可能である。その構成を図10に示す。加算回路14の出力信号αをLPF100に入力し、LPF100の出力信号β´をコンパレータ18の反転入力端子(−)に入力する。また、加算回路14の出力信号αをコンパレータ18の非反転入力端子(+)に入力する。コンパレータ18の出力は、移相器20へ接続される。
高価な乗算器を使用せず、安い部品が使用できる第1、第2全波整流回路、加算回路、フィルタ、コンパレータ、移相器、同期化分周回路とで、同期クロック生成回路が構成できる。つまり、本願発明によれば、コストが安く位相精度も十分に良い、同期クロック生成回路を提供することができる。
Claims (6)
- 2相レゾルバ角度信号S1とS2を入力し、
上記角度信号S1を全波整流する第1全波整流回路と、
上記角度信号S2を全波整流する第2全波整流回路と、
上記第1、第2全波整流回路の出力信号を加算する加算回路と、
上記加算回路の出力信号の直流成分を除去するフィルタと、
上記フィルタの出力信号とアナログ回路の接地電位とを比較するコンパレータと、
上記コンパレータの出力信号の位相を予め定めた遅延量だけ遅らせる移相器と、
上記2相レゾルバに供給する励磁信号を入力し、上記励磁信号に同期して上記移相器の出力信号を1/2分周する同期化分周回路と、
を具備することを特徴とする同期クロック生成回路。 - 請求項1に記載の同期クロック生成回路において、
上記予め定めた遅延量は、上記コンパレータの出力信号の立ち上りまたは立ち下りから
カウントしたクロック信号のパルス数が、レジスタの値と一致するまでであることを特徴とする同期クロック生成回路。 - 請求項1又は2に記載の同期クロック生成回路において、
上記同期化分周回路は、上記励磁信号と同相の信号に同期して、上記移相器の出力信号
を1/2分周する同期化分周回路
であることを特徴とする同期クロック生成回路。 - 請求項1又は2に記載の同期クロック生成回路において、
上記同期化分周回路は、上記励磁信号に対して位相を90°進めた信号に同期して、上記移相器の出力信号を1/2分周する同期化分周回路
であることを特徴とする同期クロック生成回路。 - 請求項1乃至4の何れかに記載の同期クロック生成回路を備えることを特徴とするアナログ/ディジタル角度変換器。
- 検出巻線と励磁巻線を備えて、検出角度をアナログの2相レゾルバ角度信号で出力する角度検出器と、
上記アナログの2相レゾルバ角度信号をディジタル角度に変換して、ディジタル角度情報を出力する請求項5に記載のアナログ/ディジタル角度変換器と、
を具備することを特徴とする角度検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006214333A JP4395155B2 (ja) | 2006-08-07 | 2006-08-07 | 同期クロック生成回路及び同期クロック生成回路を備えたアナログ/ディジタル角度変換器と角度検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006214333A JP4395155B2 (ja) | 2006-08-07 | 2006-08-07 | 同期クロック生成回路及び同期クロック生成回路を備えたアナログ/ディジタル角度変換器と角度検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008039583A JP2008039583A (ja) | 2008-02-21 |
JP4395155B2 true JP4395155B2 (ja) | 2010-01-06 |
Family
ID=39174762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006214333A Active JP4395155B2 (ja) | 2006-08-07 | 2006-08-07 | 同期クロック生成回路及び同期クロック生成回路を備えたアナログ/ディジタル角度変換器と角度検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4395155B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4381450B2 (ja) * | 2008-01-11 | 2009-12-09 | 日本航空電子工業株式会社 | 同期クロック生成回路及び同期クロック生成回路を備えたアナログ/ディジタル角度変換器と角度検出装置 |
JP5148394B2 (ja) * | 2008-07-11 | 2013-02-20 | 株式会社東芝 | マイクロコンピュータ,モータ制御システム |
EP2327155A2 (en) * | 2008-08-22 | 2011-06-01 | Nxp B.V. | Device and method for offset compensation based on hysteresis tracking |
JP5361658B2 (ja) * | 2009-10-22 | 2013-12-04 | 株式会社東芝 | レゾルバデジタルコンバータ |
JP5802588B2 (ja) | 2012-03-23 | 2015-10-28 | 株式会社東芝 | 角度検出装置およびモータ駆動制御装置 |
-
2006
- 2006-08-07 JP JP2006214333A patent/JP4395155B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008039583A (ja) | 2008-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4381450B2 (ja) | 同期クロック生成回路及び同期クロック生成回路を備えたアナログ/ディジタル角度変換器と角度検出装置 | |
JP4395155B2 (ja) | 同期クロック生成回路及び同期クロック生成回路を備えたアナログ/ディジタル角度変換器と角度検出装置 | |
US20030067354A1 (en) | Analog frequency locked loop with digital oversampling feedback control and filter | |
WO2006135058A1 (ja) | タイムインターバル測定装置およびそれを用いるジッタ測定装置 | |
JP6431585B2 (ja) | グリッド接続システムに用いる位相同期回路の位相同期方法 | |
JPH08210874A (ja) | レゾルバの断線検出方法及び装置 | |
EP2077621B1 (en) | Reference signal generation circuit, angle converter, and angle detection apparatus | |
JP6263990B2 (ja) | 交直変換装置の同期制御回路 | |
JP5446804B2 (ja) | ハーフブリッジ形電力変換装置 | |
JP2009145273A (ja) | 振幅変調信号の同期検波方法及び回転信号処理器 | |
CN104836576B (zh) | 一种改进高频畸变波形相位检测的锁相环 | |
US5103162A (en) | Apparatus for determining when a preselected phase relationship exists between two periodic waveforms | |
JP5352796B2 (ja) | 整流平滑回路及びこれを使用した変位検出装置 | |
JPS6029003A (ja) | Fm復調器 | |
JP3422143B2 (ja) | クロック抽出方法 | |
JP6430274B2 (ja) | 位相差検出方法 | |
JPH0779571A (ja) | インバータの制御装置 | |
JPS6248448B2 (ja) | ||
JP2014168367A (ja) | 3相整流器 | |
JPH06268697A (ja) | 位相偏移変調信号のクロック同期方法及びクロック同期回路 | |
JPH0282168A (ja) | 交流電圧の電圧低下検出装置 | |
CN110220539A (zh) | 用于计算电机位置的集成电路和方法 | |
JPH07183813A (ja) | シンクロ・ディジタル変換装置 | |
JPH0495775A (ja) | 停電検出装置 | |
JPS60187864A (ja) | レゾルバを用いた回転速度及び回転位置検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091016 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4395155 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |