JPH06268697A - 位相偏移変調信号のクロック同期方法及びクロック同期回路 - Google Patents
位相偏移変調信号のクロック同期方法及びクロック同期回路Info
- Publication number
- JPH06268697A JPH06268697A JP5052703A JP5270393A JPH06268697A JP H06268697 A JPH06268697 A JP H06268697A JP 5052703 A JP5052703 A JP 5052703A JP 5270393 A JP5270393 A JP 5270393A JP H06268697 A JPH06268697 A JP H06268697A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- absolute value
- digital data
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】受信信号をデジタル化するＡ／Ｄ変換器のオフ
セットに影響を受けることなく、小規模な回路で正確な
同期クロックを得る。 【構成】受信信号を直交検波して得られるＩ成分、Ｑ成
分ベースバンド信号を夫々デジタルデータに変換するＡ
／Ｄ変換器21，22と、２つのデジタルデータを夫々特定
時間幅だけ遅延する遅延回路23，24と、前記Ａ／Ｄ変換
器21，22から直接入力されるデータと前記遅延回路23，
24で遅延したデジタルデータとの差分を夫々算出する減
算器25，26と、２つの差分データの夫々絶対値データを
検出する絶対値検出回路27，28と、検出した２つの絶対
値データを加算する加算回路29と、加算結果と予め設定
されるしきい値とを比較して該しきい値以下となるタイ
ミングからクロック同期信号を得る比較器30とを備え
る。
セットに影響を受けることなく、小規模な回路で正確な
同期クロックを得る。 【構成】受信信号を直交検波して得られるＩ成分、Ｑ成
分ベースバンド信号を夫々デジタルデータに変換するＡ
／Ｄ変換器21，22と、２つのデジタルデータを夫々特定
時間幅だけ遅延する遅延回路23，24と、前記Ａ／Ｄ変換
器21，22から直接入力されるデータと前記遅延回路23，
24で遅延したデジタルデータとの差分を夫々算出する減
算器25，26と、２つの差分データの夫々絶対値データを
検出する絶対値検出回路27，28と、検出した２つの絶対
値データを加算する加算回路29と、加算結果と予め設定
されるしきい値とを比較して該しきい値以下となるタイ
ミングからクロック同期信号を得る比較器30とを備え
る。
Description
【０００１】
【産業上の利用分野】本発明は、位相偏移変調信号を復
調する位相偏移変調信号のクロック同期方法及びクロッ
ク同期回路に関する。
調する位相偏移変調信号のクロック同期方法及びクロッ
ク同期回路に関する。
【０００２】
【従来の技術】従来、位相偏移変調信号、例えばデジタ
ル方式自動車電話システムや第２世代コードレス電話シ
ステムで使用されているπ／４シフトＱＰＳＫ信号を復
調する復調回路にあって、ビット同期をとるためのクロ
ックを生成するクロック同期回路として、図２に示すよ
うな構成のものを使用していた。同図で受信した位相偏
移変調信号を直交検波して得られるＩ成分ベースバンド
信号がＡ／Ｄ変換器11に、同じくＱ成分ベースバンド信
号がＡ／Ｄ変換器12にそれぞれ送られる。Ａ／Ｄ変換器
11，12はそれぞれ送られてきたアナログのＩ成分ベース
バンド信号、Ｑ成分ベースバンド信号をｎビットのデジ
タルデータ「Ｉ」「Ｑ」に変換し、二乗回路13，14へ送
出する。
ル方式自動車電話システムや第２世代コードレス電話シ
ステムで使用されているπ／４シフトＱＰＳＫ信号を復
調する復調回路にあって、ビット同期をとるためのクロ
ックを生成するクロック同期回路として、図２に示すよ
うな構成のものを使用していた。同図で受信した位相偏
移変調信号を直交検波して得られるＩ成分ベースバンド
信号がＡ／Ｄ変換器11に、同じくＱ成分ベースバンド信
号がＡ／Ｄ変換器12にそれぞれ送られる。Ａ／Ｄ変換器
11，12はそれぞれ送られてきたアナログのＩ成分ベース
バンド信号、Ｑ成分ベースバンド信号をｎビットのデジ
タルデータ「Ｉ」「Ｑ」に変換し、二乗回路13，14へ送
出する。
【０００３】二乗回路13，14はそれぞれ送られてきたデ
ータ値「Ｉ」「Ｑ」の二乗演算を行ない、得られた値
「Ｉ2 」「Ｑ2 」を加算器15へ送出する。加算器15は、
二乗回路13，14から送られてきたデジタルデータ
「Ｉ2 」「Ｑ2 」を加算し、その和データ「Ｉ2 ＋
Ｑ2 」をミニマム検出回路16へ出力する。加算器15の出
力する和データ「Ｉ2 ＋Ｑ2 」は、ＩＱ平面上における
リサージュパターンの原点位置からの距離の二乗を示す
ものとなる。例えばデジタル方式自動車電話システムや
第２世代コードレス電話システムで使用されているプリ
アンブル信号（２値データ列「１００１」の繰返（信
号）の場合、そのリサージュパターンは図３（Ａ）また
は図３（Ｂ）に示す如きものである。なお、図３（Ａ）
はルートナイキストフィルタ通過前のプリアンブル信号
のリサージュパターン、図３（Ｂ）はルートナイキスト
フィルタ通過後のプリアンブル信号のリサージュパター
ンを示す。
ータ値「Ｉ」「Ｑ」の二乗演算を行ない、得られた値
「Ｉ2 」「Ｑ2 」を加算器15へ送出する。加算器15は、
二乗回路13，14から送られてきたデジタルデータ
「Ｉ2 」「Ｑ2 」を加算し、その和データ「Ｉ2 ＋
Ｑ2 」をミニマム検出回路16へ出力する。加算器15の出
力する和データ「Ｉ2 ＋Ｑ2 」は、ＩＱ平面上における
リサージュパターンの原点位置からの距離の二乗を示す
ものとなる。例えばデジタル方式自動車電話システムや
第２世代コードレス電話システムで使用されているプリ
アンブル信号（２値データ列「１００１」の繰返（信
号）の場合、そのリサージュパターンは図３（Ａ）また
は図３（Ｂ）に示す如きものである。なお、図３（Ａ）
はルートナイキストフィルタ通過前のプリアンブル信号
のリサージュパターン、図３（Ｂ）はルートナイキスト
フィルタ通過後のプリアンブル信号のリサージュパター
ンを示す。
【０００４】ミニマム検出回路16は、上記図３（Ａ）に
示すようにプリアンブル信号のリサージュパターンが原
点位置に最も近付く位置を検出すべく、加算器15から順
次送られてくる和データ「Ｉ2 ＋Ｑ2 」の最小値を検出
することでクロック位相信号を得る。
示すようにプリアンブル信号のリサージュパターンが原
点位置に最も近付く位置を検出すべく、加算器15から順
次送られてくる和データ「Ｉ2 ＋Ｑ2 」の最小値を検出
することでクロック位相信号を得る。
【０００５】シンボル同期カウンタ17でこのクロック位
相信号をロード信号としてオフセット値をロードさせ、
カウント動作を行なってキャリー信号を得ることによ
り、該クロック位相信号の時間的なオフセット分を吸収
して波形整形した、シンボルに同期したクロック同期信
号（サンプリング信号）を得ることができる。
相信号をロード信号としてオフセット値をロードさせ、
カウント動作を行なってキャリー信号を得ることによ
り、該クロック位相信号の時間的なオフセット分を吸収
して波形整形した、シンボルに同期したクロック同期信
号（サンプリング信号）を得ることができる。
【０００６】上記のような構成によれば、ＩＱ平面上に
おけるプリアンブル信号のリサージュパターンの原点位
置からの距離を計測することでクロックの同期を得るこ
とになるため、Ａ／Ｄ変換器11，12のオフセットによる
影響を受けやすく、そのためにクロック同期にずれを生
じる可能性がある。また、上記二乗回路13，14は共に実
際には乗算器を用いるため、全体の回路規模が大きくな
ってしまうという欠点がある。
おけるプリアンブル信号のリサージュパターンの原点位
置からの距離を計測することでクロックの同期を得るこ
とになるため、Ａ／Ｄ変換器11，12のオフセットによる
影響を受けやすく、そのためにクロック同期にずれを生
じる可能性がある。また、上記二乗回路13，14は共に実
際には乗算器を用いるため、全体の回路規模が大きくな
ってしまうという欠点がある。
【０００７】
【発明が解決しようとする課題】上述した如く従来のク
ロック同期回路では、受信信号をデジタル化するＡ／Ｄ
変換器のオフセットによる影響を受けやすく、また回路
規模が大きくなってしまうという欠点があった。
ロック同期回路では、受信信号をデジタル化するＡ／Ｄ
変換器のオフセットによる影響を受けやすく、また回路
規模が大きくなってしまうという欠点があった。
【０００８】本発明は上記のような実情に鑑みてなされ
たもので、その目的とするところは、受信信号をデジタ
ル化するＡ／Ｄ変換器のオフセットに影響を受けること
なく、小規模な回路で正確な同期クロックを得ることが
可能な位相偏移変調信号のクロック同期方法及びクロッ
ク同期回路を提供することにある。
たもので、その目的とするところは、受信信号をデジタ
ル化するＡ／Ｄ変換器のオフセットに影響を受けること
なく、小規模な回路で正確な同期クロックを得ることが
可能な位相偏移変調信号のクロック同期方法及びクロッ
ク同期回路を提供することにある。
【０００９】
【課題を解決するための手段】すなわち本発明は、デジ
タル方式自動車電話システムなどで使用されているプリ
アンブル信号のリサージュパターンがＩＱ平面上で周期
的に交差するというに図形的特徴に着目したもので、受
信信号を直交検波して得られるＩ成分ベースバンド信号
及びＱ成分ベースバンド信号をそれぞれデジタルデータ
に変換し、前記２つのデジタルデータをそれぞれ特定時
間幅だけ遅延し、直接入力される前記デジタルデータと
前記特定時間幅だけ遅延したデジタルデータとの差分を
それぞれ算出し、算出した２つの差分データのそれぞれ
絶対値データを検出し、検出した２つの絶対値データを
加算し、加算結果と予め設定されるしきい値とを比較し
て該しきい値以下となるタイミングを検出し、クロック
同期信号として出力するものである。
タル方式自動車電話システムなどで使用されているプリ
アンブル信号のリサージュパターンがＩＱ平面上で周期
的に交差するというに図形的特徴に着目したもので、受
信信号を直交検波して得られるＩ成分ベースバンド信号
及びＱ成分ベースバンド信号をそれぞれデジタルデータ
に変換し、前記２つのデジタルデータをそれぞれ特定時
間幅だけ遅延し、直接入力される前記デジタルデータと
前記特定時間幅だけ遅延したデジタルデータとの差分を
それぞれ算出し、算出した２つの差分データのそれぞれ
絶対値データを検出し、検出した２つの絶対値データを
加算し、加算結果と予め設定されるしきい値とを比較し
て該しきい値以下となるタイミングを検出し、クロック
同期信号として出力するものである。
【００１０】
【作用】上記のような方法によれば、受信信号をデジタ
ル化するＡ／Ｄ変換器の出力と特定時間前の同出力との
誤差からクロックを生成するために該Ａ／Ｄ変換器にオ
フセットを生じたとしてもなんら影響を受けることな
く、また乗算器を用いないので小規模な構成の回路で正
確な同期クロックを得ることが可能となる。
ル化するＡ／Ｄ変換器の出力と特定時間前の同出力との
誤差からクロックを生成するために該Ａ／Ｄ変換器にオ
フセットを生じたとしてもなんら影響を受けることな
く、また乗算器を用いないので小規模な構成の回路で正
確な同期クロックを得ることが可能となる。
【００１１】
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。
て説明する。
【００１２】図１はその回路構成を示すもので、受信し
た位相偏移変調信号を直交検波して得られるＩ成分ベー
スバンド信号がＡ／Ｄ変換器21に、同じくＱ成分ベース
バンド信号がＡ／Ｄ変換器22にそれぞれ送られる。Ａ／
Ｄ変換器21，22はそれぞれ送られてきたアナログのＩ成
分ベースバンド信号、Ｑ成分ベースバンド信号をデジタ
ルデータに変換し、遅延回路23，24及び減算器25，26へ
送出する。
た位相偏移変調信号を直交検波して得られるＩ成分ベー
スバンド信号がＡ／Ｄ変換器21に、同じくＱ成分ベース
バンド信号がＡ／Ｄ変換器22にそれぞれ送られる。Ａ／
Ｄ変換器21，22はそれぞれ送られてきたアナログのＩ成
分ベースバンド信号、Ｑ成分ベースバンド信号をデジタ
ルデータに変換し、遅延回路23，24及び減算器25，26へ
送出する。
【００１３】遅延回路23，24はそれぞれＡ／Ｄ変換器2
1，22からのデジタルデータを予めセットされた特定時
間遅延して上記減算器25，26へ出力する。ここで遅延回
路23，24は、シフトレジスタやＦＩＦＯメモリ、あるい
は通常のＲＡＭを用いてアドレスをリング状にしてデー
タを回すなど、簡単な回路で構成されるもので、上記特
定時間はＡ／Ｄ変換器21，22からのデジタルデータがル
ートナイキストフィルタの通過前であるか通過後である
か、あるいは他の帯域制限フィルタ等の影響により変化
する。例えばデジタル方式自動車電話システムで使用さ
れるプリアンブル信号のルートナイキストフィルタの通
過前の信号に対応させると、上記特定時間は１．８シン
ボル程度である。
1，22からのデジタルデータを予めセットされた特定時
間遅延して上記減算器25，26へ出力する。ここで遅延回
路23，24は、シフトレジスタやＦＩＦＯメモリ、あるい
は通常のＲＡＭを用いてアドレスをリング状にしてデー
タを回すなど、簡単な回路で構成されるもので、上記特
定時間はＡ／Ｄ変換器21，22からのデジタルデータがル
ートナイキストフィルタの通過前であるか通過後である
か、あるいは他の帯域制限フィルタ等の影響により変化
する。例えばデジタル方式自動車電話システムで使用さ
れるプリアンブル信号のルートナイキストフィルタの通
過前の信号に対応させると、上記特定時間は１．８シン
ボル程度である。
【００１４】減算器25，26はそれぞれ遅延回路23を介し
て特定時間だけ遅延されたデータを減数とし、Ａ／Ｄ変
換器21，22から直接送られてくるデジタルデータから減
算を行ない、その差データを絶対値検出回路27，28へ出
力する。絶対値検出回路27，28はそれぞれ減算器25，26
の出力する差データの絶対値を検出し、絶対値データを
共に加算回路29へ送出する。
て特定時間だけ遅延されたデータを減数とし、Ａ／Ｄ変
換器21，22から直接送られてくるデジタルデータから減
算を行ない、その差データを絶対値検出回路27，28へ出
力する。絶対値検出回路27，28はそれぞれ減算器25，26
の出力する差データの絶対値を検出し、絶対値データを
共に加算回路29へ送出する。
【００１５】加算回路29は、絶対値検出回路27，28から
送られてくる２つの絶対値データを加算し、その和デー
タを比較器30へ送出する。この比較器30には充分小さな
（０に近い）正の値がしきい値として入力されており、
加算回路29の和データが該しきい値を下回った際にこれ
を比較検出し、検出信号をクロック位相信号としてシン
ボル同期カウンタ31へ出力する。
送られてくる２つの絶対値データを加算し、その和デー
タを比較器30へ送出する。この比較器30には充分小さな
（０に近い）正の値がしきい値として入力されており、
加算回路29の和データが該しきい値を下回った際にこれ
を比較検出し、検出信号をクロック位相信号としてシン
ボル同期カウンタ31へ出力する。
【００１６】シンボル同期カウンタ31でこのクロック位
相信号をロード信号としてオフセット値をロードさせ、
カウント動作を行なってキャリー信号を得ることによ
り、該クロック位相信号の時間的なオフセット分を吸収
して波形整形した、シンボルに同期したクロック同期信
号（サンプリング信号）を得ることができる。
相信号をロード信号としてオフセット値をロードさせ、
カウント動作を行なってキャリー信号を得ることによ
り、該クロック位相信号の時間的なオフセット分を吸収
して波形整形した、シンボルに同期したクロック同期信
号（サンプリング信号）を得ることができる。
【００１７】上記のような構成にあって、例えばＡ／Ｄ
変換器21，22でデジタル化されるＩ成分ベースバンド信
号、Ｑ成分ベースバンド信号をそれぞれ「Ｉ1 」，「Ｑ
1 」とする。
変換器21，22でデジタル化されるＩ成分ベースバンド信
号、Ｑ成分ベースバンド信号をそれぞれ「Ｉ1 」，「Ｑ
1 」とする。
【００１８】減算器25，26では、Ａ／Ｄ変換器21，22か
ら直接送られてくるデジタルデータ「Ｉ1 」，「Ｑ1 」
から遅延回路23を介して特定時間だけ遅延されたデータ
「Ｉ0 」，「Ｑ0 」を減算し、その差データ「Ｉ1 −Ｉ
0 」，「Ｑ1 −Ｑ0 」をそれぞれ絶対値検出回路27，28
へ出力する。
ら直接送られてくるデジタルデータ「Ｉ1 」，「Ｑ1 」
から遅延回路23を介して特定時間だけ遅延されたデータ
「Ｉ0 」，「Ｑ0 」を減算し、その差データ「Ｉ1 −Ｉ
0 」，「Ｑ1 −Ｑ0 」をそれぞれ絶対値検出回路27，28
へ出力する。
【００１９】絶対値検出回路27，28は減算器25，26から
の差データ「Ｉ1 −Ｉ0 」，「Ｑ1−Ｑ0 」から絶対値
データ「｜Ｉ1 −Ｉ0 ｜」，「｜Ｑ1 −Ｑ0 ｜」を得、
これらのデータを共に加算回路29へ送出する。
の差データ「Ｉ1 −Ｉ0 」，「Ｑ1−Ｑ0 」から絶対値
データ「｜Ｉ1 −Ｉ0 ｜」，「｜Ｑ1 −Ｑ0 ｜」を得、
これらのデータを共に加算回路29へ送出する。
【００２０】加算回路29は、絶対値検出回路27，28から
送られてくる２つの絶対値データ「｜Ｉ1 −Ｉ0 ｜」，
「｜Ｑ1 −Ｑ0 ｜」を加算し、その和データ「｜Ｉ1 −
Ｉ0｜＋｜Ｑ1 −Ｑ0 ｜」を比較器30へ送出する。
送られてくる２つの絶対値データ「｜Ｉ1 −Ｉ0 ｜」，
「｜Ｑ1 −Ｑ0 ｜」を加算し、その和データ「｜Ｉ1 −
Ｉ0｜＋｜Ｑ1 −Ｑ0 ｜」を比較器30へ送出する。
【００２１】ここで、Ｉ成分ベースバンド信号「Ｉ1 」
及びＱ成分ベースバンド信号「Ｑ1」で表される座標
（Ｉ1 ，Ｑ1 ）と、特定時間だけ遅延されたＩ成分ベー
スバンド信号「Ｉ0 」及びＱ成分ベースバンド信号「Ｑ
0 」で表される座標（Ｉ0 ，Ｑ0 ）とが、上記図３
（Ａ）または図３（Ｂ）のＩＱ平面のプレアンブルパタ
ーン上の交点Ｃのいずれかの位置で完全に一致した場
合、上記加算回路29の出力する和データ「｜Ｉ1 −Ｉ0
｜＋｜Ｑ1 −Ｑ0 ｜」は「０」となる。
及びＱ成分ベースバンド信号「Ｑ1」で表される座標
（Ｉ1 ，Ｑ1 ）と、特定時間だけ遅延されたＩ成分ベー
スバンド信号「Ｉ0 」及びＱ成分ベースバンド信号「Ｑ
0 」で表される座標（Ｉ0 ，Ｑ0 ）とが、上記図３
（Ａ）または図３（Ｂ）のＩＱ平面のプレアンブルパタ
ーン上の交点Ｃのいずれかの位置で完全に一致した場
合、上記加算回路29の出力する和データ「｜Ｉ1 −Ｉ0
｜＋｜Ｑ1 −Ｑ0 ｜」は「０」となる。
【００２２】上記遅延回路23における遅延時間は、この
ような場合の２点の座標（Ｉ1 ，Ｑ1 ），（Ｉ0 ，Ｑ0
）を結ぶプレアンブルパターン上のループの時間長が
セットされるもので、比較器30では加算回路29の出力す
る和データ「｜Ｉ1 −Ｉ0 ｜＋｜Ｑ1 −Ｑ0 ｜」がしき
い値以下となったか、すなわち２点の座標（Ｉ1 ，Ｑ
1），（Ｉ0 ，Ｑ0 ）がプレアンブルパターンの交点Ｃ
で一致したか否かを比較検出し、検出信号をクロック位
相信号としてシンボル同期カウンタ31へ出力する。
ような場合の２点の座標（Ｉ1 ，Ｑ1 ），（Ｉ0 ，Ｑ0
）を結ぶプレアンブルパターン上のループの時間長が
セットされるもので、比較器30では加算回路29の出力す
る和データ「｜Ｉ1 −Ｉ0 ｜＋｜Ｑ1 −Ｑ0 ｜」がしき
い値以下となったか、すなわち２点の座標（Ｉ1 ，Ｑ
1），（Ｉ0 ，Ｑ0 ）がプレアンブルパターンの交点Ｃ
で一致したか否かを比較検出し、検出信号をクロック位
相信号としてシンボル同期カウンタ31へ出力する。
【００２３】しかるにこのクロック位相信号は、２シン
ボルに１回オンとなり、且つ時間的に一定のオフセット
を含んでいる。そのためシンボル同期カウンタ31では、
このクロック位相信号をロード信号としてオフセット値
をロードし、カウント動作を行なってキャリー信号を得
ることにより、該クロック位相信号の時間的なオフセッ
ト分を吸収して波形整形した、シンボルに同期したクロ
ック同期信号（サンプリング信号）を得ることができ
る。また、なんらかの理由で上記２点の座標（Ｉ1 ，Ｑ
1 ），（Ｉ0 ，Ｑ0 ）がプレアンブルパターンの交点Ｃ
で一致しない場合には、シンボル同期カウンタ31に新た
なオフセット値がロードされないことになるので、シン
ボル同期カウンタ31はその前の時点でロードしたオフセ
ット値によりカウント動作を続行し、引き続きクロック
同期信号（サンプリング信号）を出力することとなる。
ボルに１回オンとなり、且つ時間的に一定のオフセット
を含んでいる。そのためシンボル同期カウンタ31では、
このクロック位相信号をロード信号としてオフセット値
をロードし、カウント動作を行なってキャリー信号を得
ることにより、該クロック位相信号の時間的なオフセッ
ト分を吸収して波形整形した、シンボルに同期したクロ
ック同期信号（サンプリング信号）を得ることができ
る。また、なんらかの理由で上記２点の座標（Ｉ1 ，Ｑ
1 ），（Ｉ0 ，Ｑ0 ）がプレアンブルパターンの交点Ｃ
で一致しない場合には、シンボル同期カウンタ31に新た
なオフセット値がロードされないことになるので、シン
ボル同期カウンタ31はその前の時点でロードしたオフセ
ット値によりカウント動作を続行し、引き続きクロック
同期信号（サンプリング信号）を出力することとなる。
【００２４】なお、上記実施例では、変調信号がπ／４
シフトＱＰＳＫ信号である場合について説明したが、変
調信号または受信信号のリサージュパターンがＩＱ平面
上で交差するものであればよく、本発明はＱＰＳＫ信号
等、他の位相偏移変調信号にも適用できる。
シフトＱＰＳＫ信号である場合について説明したが、変
調信号または受信信号のリサージュパターンがＩＱ平面
上で交差するものであればよく、本発明はＱＰＳＫ信号
等、他の位相偏移変調信号にも適用できる。
【００２５】
【発明の効果】以上に述べた如く本発明によれば、受信
信号をデジタル化するＡ／Ｄ変換器の出力と特定時間前
の同出力との誤差からクロックを生成するために該Ａ／
Ｄ変換器にオフセットを生じたとしてもなんら影響を受
けることなく、また乗算器を用いないので小規模な構成
の回路で正確な同期クロックを得ることが可能な位相偏
移変調信号のクロック同期方法及びクロック同期回路を
提供することができる。
信号をデジタル化するＡ／Ｄ変換器の出力と特定時間前
の同出力との誤差からクロックを生成するために該Ａ／
Ｄ変換器にオフセットを生じたとしてもなんら影響を受
けることなく、また乗算器を用いないので小規模な構成
の回路で正確な同期クロックを得ることが可能な位相偏
移変調信号のクロック同期方法及びクロック同期回路を
提供することができる。
【図１】本発明の一実施例に係る回路構成を示すブロッ
ク図。
ク図。
【図２】従来の位相偏移変調信号のクロック同期回路の
構成を示すブロック図。
構成を示すブロック図。
【図３】位相偏移変調信号のＩＱ平面上のプレアンブル
パターンを例示する図。
パターンを例示する図。
11，12，21，22…Ａ／Ｄ変換器、13，14…二乗回路、1
5，29…加算器、16…ミニマム検出回路、17，31…シン
ボル同期カウンタ、23，24…遅延回路、25，26…減算
器、27，28…絶対値検出回路、30…比較器。
5，29…加算器、16…ミニマム検出回路、17，31…シン
ボル同期カウンタ、23，24…遅延回路、25，26…減算
器、27，28…絶対値検出回路、30…比較器。
Claims (2)
- 【請求項１】 受信信号を直交検波して得られるＩ成分
ベースバンド信号及びＱ成分ベースバンド信号をそれぞ
れデジタルデータに変換し、前記２つのデジタルデータ
をそれぞれ特定時間幅だけ遅延し、直接入力される前記
デジタルデータと前記特定時間幅だけ遅延したデジタル
データとの差分をそれぞれ算出し、算出した２つの差分
データのそれぞれ絶対値データを検出し、検出した２つ
の絶対値データを加算し、加算結果と予め設定されるし
きい値とを比較して該しきい値以下となるタイミングを
検出し、クロック同期信号として出力することを特徴と
する位相偏移変調信号のクロック同期方法。 - 【請求項２】 受信信号を直交検波して得られるＩ成分
ベースバンド信号及びＱ成分ベースバンド信号をそれぞ
れデジタルデータに変換する第１及び第２のＡ／Ｄ変換
手段と、この第１及び第２のＡ／Ｄ変換手段で得られた
デジタルデータをそれぞれ特定時間幅だけ遅延する第１
及び第２の遅延手段と、前記第１及び第２のＡ／Ｄ変換
手段で得られたデジタルデータと第１及び第２の遅延手
段で遅延されたデジタルデータとの差分をそれぞれ算出
する第１及び第２の減算手段と、この第１及び第２の減
算手段で得られた差分データのそれぞれ絶対値データを
検出する第１及び第２の絶対値検出手段と、この第１及
び第２の絶対値検出手段で得られた絶対値データを加算
する加算手段と、この加算手段の加算結果と予め設定さ
れるしきい値とを比較して該しきい値以下となるタイミ
ングを検出し、クロック同期信号として出力する比較手
段とを具備したことを特徴とするクロック同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5052703A JPH06268697A (ja) | 1993-03-12 | 1993-03-12 | 位相偏移変調信号のクロック同期方法及びクロック同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5052703A JPH06268697A (ja) | 1993-03-12 | 1993-03-12 | 位相偏移変調信号のクロック同期方法及びクロック同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06268697A true JPH06268697A (ja) | 1994-09-22 |
Family
ID=12922256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5052703A Pending JPH06268697A (ja) | 1993-03-12 | 1993-03-12 | 位相偏移変調信号のクロック同期方法及びクロック同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06268697A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000013037A (ko) * | 1998-08-04 | 2000-03-06 | 윤종용 | 데이터 송/수신 회로 및 그 방법 |
| WO2000076163A1 (fr) * | 1999-06-04 | 2000-12-14 | Mitsubishi Denki Kabushiki Kaisha | Comparateur de phase, lecteur chronometrique et demodulateur comprenant le comparateur de phase |
| CN109030936A (zh) * | 2018-07-27 | 2018-12-18 | 中国空间技术研究院 | 小型化相频测试仪 |
-
1993
- 1993-03-12 JP JP5052703A patent/JPH06268697A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000013037A (ko) * | 1998-08-04 | 2000-03-06 | 윤종용 | 데이터 송/수신 회로 및 그 방법 |
| WO2000076163A1 (fr) * | 1999-06-04 | 2000-12-14 | Mitsubishi Denki Kabushiki Kaisha | Comparateur de phase, lecteur chronometrique et demodulateur comprenant le comparateur de phase |
| CN109030936A (zh) * | 2018-07-27 | 2018-12-18 | 中国空间技术研究院 | 小型化相频测试仪 |
| CN109030936B (zh) * | 2018-07-27 | 2020-12-18 | 中国空间技术研究院 | 小型化相频测试仪 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0464814B1 (en) | Demodulator circuit for demodulating PSK modulated signals | |
| JP3095067B2 (ja) | Ｄｃオフセットキャンセラーおよびこれを備えた受信機と通信システムとｄｃオフセットキャンセル方法 | |
| EP0548982B1 (en) | Frequency conversion circuit | |
| JPH11177640A (ja) | 周波数シフトキーイング方式による復調器 | |
| JP2837982B2 (ja) | 遅延検波復調装置 | |
| JPH06268697A (ja) | 位相偏移変調信号のクロック同期方法及びクロック同期回路 | |
| US5463664A (en) | DQPSK delay detection circuit that produces stable clock signal in response to both I and Q signals | |
| JP2001136215A (ja) | Ｆｄｍａ信号のディジタルコヒーレント包絡線復調システムおよびその方法 | |
| JP3120136B2 (ja) | Ｔｄｍａデータ受信装置 | |
| JPH05336534A (ja) | レベル検出回路 | |
| JP2718298B2 (ja) | Ｐｎ符号捕捉回路 | |
| JPH0870332A (ja) | クロック再生装置 | |
| JP3164944B2 (ja) | 同期検出回路 | |
| JP2627270B2 (ja) | 復調位相誤差を減じるための回路 | |
| US4980648A (en) | Local oscillator signal phase acquisition system for digital demodulator | |
| JPH06217337A (ja) | カラーバースト信号の利得検出方法及びその装置 | |
| JP2004165936A (ja) | 位相変調信号復調器 | |
| JP3148319B2 (ja) | 変調位相検出装置及び復調装置 | |
| JP2528744B2 (ja) | 遅延検波回路 | |
| JP2002152296A (ja) | 位相検出装置とそれを用いた位相同期回路 | |
| JP3353331B2 (ja) | クロック抽出方法及びクロック抽出回路 | |
| JPH0779325B2 (ja) | 同期位相検波回路 | |
| JP3252606B2 (ja) | ディジタルクロマ復調回路 | |
| JP3547992B2 (ja) | 同期装置及びその方法 | |
| JP2744540B2 (ja) | デジタル信号受信装置 |