JP2004165936A - 位相変調信号復調器 - Google Patents
位相変調信号復調器 Download PDFInfo
- Publication number
- JP2004165936A JP2004165936A JP2002328770A JP2002328770A JP2004165936A JP 2004165936 A JP2004165936 A JP 2004165936A JP 2002328770 A JP2002328770 A JP 2002328770A JP 2002328770 A JP2002328770 A JP 2002328770A JP 2004165936 A JP2004165936 A JP 2004165936A
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- sample
- comparator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
【課題】位相変調信号から位相情報を復調する際の処理を、DSPやA/Dコンバ−タを使うことなく行い、復調器の低消費電力化を実現すること。
【解決手段】入力端子101から入力された位相変調信号を直交復調器102で正弦成分および余弦成分に分離し、一定時間毎にサンプルホ−ルド回路106,107でサンプルホ−ルドし、サンプルホ−ルドした正弦成分のA/2sinΦを積分器109により積分して得られる値A/2sinΦ*tと、余弦成分のA/2cosΦの大小関係を比較器111で比較し、結果が反転するまでに必要な積分時間t=cosΦ/sinΦ=1/tanΦをタイミング検出器112で測定する。この時間tをアドレスにしてROMを参照することにより位相値Φを復調する。
【選択図】 図1
【解決手段】入力端子101から入力された位相変調信号を直交復調器102で正弦成分および余弦成分に分離し、一定時間毎にサンプルホ−ルド回路106,107でサンプルホ−ルドし、サンプルホ−ルドした正弦成分のA/2sinΦを積分器109により積分して得られる値A/2sinΦ*tと、余弦成分のA/2cosΦの大小関係を比較器111で比較し、結果が反転するまでに必要な積分時間t=cosΦ/sinΦ=1/tanΦをタイミング検出器112で測定する。この時間tをアドレスにしてROMを参照することにより位相値Φを復調する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、位相変調信号を直交復調して得られる信号から原変調信号を検波する方式の位相変調信号復調器に関する。
【0002】
【従来の技術】
周知のように、位相変調信号復調器の中には、位相変調信号を直交復調して復調された位相変調信号の正弦成分,余弦成分から原変調信号を検波する方式を採用したものがある。従来、この種の受信方式による位相変調信号復調器としては、例えば、図9のような構成のものが知られている。
【0003】
同図において、変調信号Φを位相変調した信号Acos(ωct+Φ)が入力端子601に供給され、直交復調器602において、ロ−カル発振器605の出力cos(ωct)と乗算され、正弦成分と余弦成分に分離される。
【0004】
それぞれ低域通過フィルタ603,604により不要信号が取り除かれた後、余弦成分SI=A/2cosΦ及び正弦成分SQ=A/2sinΦは、A/D変換器606,607でデジタル値に変換される。デジタル値に変換された結果はDSP608に供給される。DSP608はシンボル点の位相情報ΦをtanΦ=(A/2sinΦ)/(A/2cosΦ)=SQ/SIの関係を用いて計算し復調する。
【0005】
なお、受信されたPSK信号を復調する処理を、A/D変換後のデジタルデータに基づいて、DSPを用いて行う技術は、例えば、下記特許文献1に記載されている。
【0006】
【特許文献1】
特開2002−44175号公報(段落(0004)、図2)
【0007】
【発明が解決しようとする課題】
復調に必要な消費電力を低減するためには、A/Dコンバ−タとDSPを用いて行っている位相情報の復調処理を、A/Dコンバ−タおよびDSPを使わずに、専用の回路で行うことが望ましい。
【0008】
しかしながら、位相情報復調処理を論理回路で行おうとすると、余弦成分SIと正弦成分SQに対してΦ=Arctan(SQ/SI)の計算をする回路を作る必要が有る。このとき、除算演算(SQ/SIの演算)をいかに行うかが問題となる。
【0009】
除算を行う方式としては、逆数ROM方式、対数計算方式、減算シフト方式、などが知られているが、現在のところ、精度良くかつ高速に除算を行う方法が無いのが実情である。
【0010】
例えば、上記従来手法でのA/Dコンバ−タは10bit精度が必要とされている。
【0011】
この場合、10bit精度の除算回路を実現する必要があるため、位相情報復調の為の回路は大規模になる、という問題があった。
【0012】
本発明は、位相情報復調処理を、A/Dコンバ−タおよびDSPを使用せずに行い、位相変調信号復調器の低消費電力化に有用な位相検波方式を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明では、A/D変換をしてからデジタル信号処理を行うという従来の処理を行わず、代わりに、直交復調後の2つの直交成分をアナログ信号のまま処理し、その結果として得られるデジタル情報に基づいて変換テーブルにアクセスし、所望の復調情報をダイレクトに得るという、新規な手法を採用する。
【0014】
すなわち、本発明では、位相変調信号を直交復調器で正弦成分,余弦成分に分離したものを一定の間隔でサンプルホ−ルドし、正弦成分の絶対値|A/2sinΦ|を積分器により積分して得られる値|A/2sinΦ|*tと、余弦成分の絶対値|A/2cosΦ|の大小関係が反転するまでに必要な積分時間t=|cosΦ/sinΦ|=|1/tanΦ|を測定するタイミング検出器からなり、この時間tをアドレスにして変換テーブル(ROMテーブル)を参照することにより位相値Φや符号値を得る。
【0015】
つまり、アナログからデジタルへの変換において余弦成分SIと正弦成分SQの比SQ/SIに応じた時間が比較器出力に現れるため、除算の為の回路を別途、設ける必要がない。
【0016】
また、位相復調処理にDSPを必要とせず、また別途、A/D変換器を必要としないため、位相変調信号復調器の省スペース化および低消費電力化を達成することができる。
【0017】
【発明の実施の形態】
以下、本発明の一実施の形態について、図面を参照して説明する。
(実施の形態1)
図1は、本発明の実施の形態1を示す位相変調信号復調器の構成を示すブロック図である。
【0018】
図示されるように、図1の復調器は、入力端子101と、ロ−カル発振器105と、入力端子101とロ−カル発振器105より信号が入力される直交復調器102と、直交復調器102の出力が入力される低域通過フィルタ103,104と低域通過フィルタ103の出力が入力されるサンプルホ−ルド回路106と、低域通過フィルタ104の出力が入力されるサンプルホ−ルド回路107と、サンプルホ−ルド回路106の出力が入力される増幅器108と、サンプルホ−ルド回路107の出力が入力される積分器109と、サンプルホ−ルド回路106の出力と増幅器108の出力が入力されるスイッチ110と、スイッチ110と積分器109の出力が入力される比較器111と、比較器111の出力が入力されるタイミング検出器112と、タイミング検出器112の出力が入力されるROM113と、出力端子114と、を有している。
【0019】
なお、増幅器108の利得は、−1倍とする。
【0020】
また、サンプルホールド回路106,107、積分器109、および、タイミング検出器112の各々に与えられるタイミング制御信号(P1,P2,SE,ST)は、タイミング信号発生器120が生成する。
【0021】
図2(a)〜(c)は、図1の位相変調信号復調器の特徴的な動作を説明するための図である。ここでは、受信信号の変調方式がQPSKである場合を例にとって説明する。
【0022】
図2(a)に示すように、直交復調されたI,Qの各信号を時刻t1にサンプリングし、所定時間ホールドする。このときの、I,Q各々のサンプリング値をV1,V2とする。
【0023】
サンプリングされたQ信号は、積分器109により積分される。積分器の時定数は固定(既知)であり、積分器の出力信号は、Q信号のサンプリング値(=V2)に応じた傾きで直線的に上昇する。
【0024】
そして、図2(b)に示すように、積分器109の出力レベル(Q信号の積分値)が、I信号のレベルと交差するまでの時間(T)を検出する。この時間Tは、比較器111の出力レベルがローレベルからハイレベルに反転するタイミングを検出することで知ることができる。
【0025】
上述したように、この時間Tは、IQ位相平面における信号点のtanΦ(I信号/Q信号)の情報を有している。
【0026】
そこで、このTの情報に基づいてアドレス情報を生成し(時間T自体の情報をアドレス変数とすることを含む)、ルックアップテーブル(ROM)113にアクセスして、受信信号の位相情報や受信シンボルの符号値を得る。
【0027】
以下、図4のタイミング図を参照しつつ、図1の復調器の動作を具体的に説明する。
【0028】
ここでは、図3に示すように、受信信号はQPSKされており、かつ、第1象限に属するシンボルOP1(+1,+1)を受信し、続いて、第4象限に属するシンボルOP4(+1,−1)を受信した場合について説明する。
【0029】
まず、図1の復調器の動作の概要を説明し、次に、図4のタイミング図において注意すべき点について述べる。
【0030】
入力端子101に入力された位相変調信号Acos(ωct+Φ)(ここで、ωcは搬送波の角周波数、Φは原変調信号である)は、直交復調器102により直交復調される。
【0031】
直交復調器102には、角周波数がωcの正弦波信号が、ロ−カル発振器105によって供給されている。
【0032】
直交復調されて正弦成分,余弦成分に分離された位相変調信号は、低域通過フィルタ103,104によって不要成分を除かれる。
【0033】
サンプルホ−ルド回路106,107は周期τの間隔のサンプリングパルスP1のタイミングで入力信号SI=A/2cos(Φ),SQ=A/2sin(Φ)をサンプルし、このアナログ値を次のサンプリングパルス到来までホ−ルドする。
【0034】
積分器109は周期τ/2のリセットパルスP2でリセットされた後、次のリセットパルス到来まで、入力信号を積分する。
【0035】
スイッチ110は期間τ/2毎にHからL、LからHへ切り替わるスイッチ選択信号SEに従いサンプルホ−ルド回路106の出力とサンプルホ−ルド回路106の出力を増幅器108で−1倍した値を交互に選択する動作をする。
【0036】
比較器111は積分器109の出力∫A/2sin(Φ)dt=A/2tsin(Φ)が、スイッチ110により選択された値のA/2cos(Φ)又は−A/2cos(Φ)より大きくなった時にHを出力する。
【0037】
比較器111はアナログ入力を比較し大小を判別することができればよく、比較器111は演算増幅器で構成することができる。
【0038】
タイミング検出器112は比較器111の出力がHからL、LからHに変化する時間をパルスP1を測定開始時間として周期τ毎に測定する。
【0039】
タイミング検出器112は比較器111の出力値を入力としたシリアル入力のレジスタで構成することができる。
【0040】
レジスタは、レジスタに保持された値をタイミング検出器の出力として出力する。この点については、図5を参照して後で説明する。
【0041】
ROM113は、タイミング検出器112が出力する時間計測結果をアドレスとしてアクセスされ、対応する位相値を出力する。
【0042】
図4において、パルスP2を用いて積分器109をリセットし、そのリセットタイミングでスイッチ110を切り換えるのは、以下の理由による。
【0043】
つまり、受信シンボルによっては、I信号の値とQ信号の積分値がまったく交差しない場合もあり得るため、必ず交差する点を検出できるようにするために、I信号のレベルを所定の周期で反転させている。
【0044】
図4に示されるように、積分器109の出力の傾きは、A/2・sinΦである。また、図4の下側に示されるIV1〜IV3は無効期間であり、この期間の出力は採用されない。T1〜T4に基づいてアドレス情報が生成され、ROM113がアドレッシングされる。
【0045】
このようにして、A/D変換処理を行うことなく、簡易な回路を用いて位相変調信号の復調を実現することができる。
【0046】
次に、タイミング検出器112の具体的な回路構成例について、図5を用いて説明する。
【0047】
図5のタイミング検出器112は、シフトレジスタ(シリアル入力のレジスタ,動作クロックSTにて動作する)302と、比較器111の出力の反転の直前・直後に発生しがちな、短い周期でレベル反転を繰り返すノイズに対する不感帯をつくりだすためのアンドゲート(ゲート回路)ANと、を有する。
【0048】
比較器111の出力レベルのL,Hを、“0”,“1”に対応させてシフトレジスタ302の全タップに取り込み、取り込んだシフトレジスタの各タップのデータをそのまま、アドレス情報となる。
【0049】
このアドレス情報により、ROM113(変換テーブル150を有する)がアドレッシングされ、位相情報や受信シンボルの符号値が得られる。
【0050】
ただし、図1の比較器111の2つの入力がほぼ等しくなった時には、図6に示すように、比較器111の出力が短い間隔でHからL、またLからHと小刻みに変化する現象が発生し、正しい反転タイミングの検出ができず、復調エラ−が生じる恐れがある。
【0051】
そこで、図5の回路では、シフトレジスタ302の隣接する2つのタップ(個々の記憶要素)の論理積をAND回路A1〜ANで取ることにより、ノイズに応答して不要な信号が出力されることを防止する。
【0052】
すなわち、タイミング検出器112の入力信号がHからL、LからHに小刻みに変化している部分ではタイミング検出器112の出力はLに固定される。
【0053】
またLが連続している部分でも、タイミング検出出力がLとなり、Hが連続している部分では、タイミング検出出力がHとなる。
【0054】
その結果タイミング検出器の入力が小刻みに変化している部分ではタイミングを検出しなくなる。
【0055】
このように、タイミング検出出力信号をゲーティングすることにより、比較器の出力が安定せず小刻みに変化している時は、タイミング検出器112がタイミング検出しないようにすることができ、これにより、復調エラ−の発生を低減できる。
【0056】
なお、ROM113から、受信シンボルが示す符号値を出力する構成を採用することにより、別途DSP等により位相値から符号への変換をする必要がなくなり、消費電力の削減に有効である。
【0057】
(実施の形態2)
前掲の実施の形態では、比較器111として演算増幅器を用いて位相変調信号復調器を構成したが、代わりにスイッチドコンパレ−タを用いて構成し、かつスイッチドコンパレ−タの出力が反転した後は、スイッチドコンパレ−タに供給されるクロックを停止する構成にすることで、比較器111の比較処理速度を向上し、かつ、消費電力を抑えることができる。
【0058】
すなわち、スイッチドコンパレ−タは演算増幅器と比べて比較速度が速い特徴がある。また、スイッチドコンパレ−タはスイッチドコンパレ−タに入力されるクロックが速くなると消費電力が増加する性質をもつ。
【0059】
比較器としてスイッチドコンパレ−タを用いた際は、消費電力削減のために復調精度を落とさない範囲で、スイッチドコンパレ−タに供給されるクロックを停止することが望ましい。
【0060】
つまり、前記コンパレ−タ出力が反転した後はスイッチドコンパレ−タに供給されるクロックを停止することが有効である。
【0061】
このように、比較器111をスイッチドコンパレ−タで構成し、前記スイッチドコンパレ−タに供給されるクロックを、前記スイッチドコンパレ−タの出力が反転した後に停止することで、比較器111の比較処理速度を向上した上で、消費電力を抑えることができる。
【0062】
(実施の形態3)
図7は、本発明の実施の形態3にかかる位相変調信号復調器の構成を示すブロック図である。
【0063】
図7において、101は入力端子、200は低域通過フィルタ,106および107はサンプルホ−ルド回路、108は利得−1倍の増幅器、109は積分器、110はスイッチ、111は比較器、112はタイミング検出器、113はROM、114は出力端子を表す。
【0064】
図7の復調器では、図1のように、直交復調器102が設けられておらず、かつ、フィルタ200がI,Qの各信号で共用化されている。
【0065】
図8は、図7の回路におけるサンプルホールド回路106,107のサンプリングのタイミングを示すタイミング図である。
【0066】
図4において、入力端子101に位相変調信号をAcos(ωct+Φ)(ここでΦは原変調信号である)とする。
【0067】
サンプルホ−ルド回路106は周期τ=2π/ωcのサンプリングパルスP1のタイミングで入力信号をサンプルし、このアナログ値Acos(ωct+Φ)を次のサンプリングパルス到来までホ−ルドする。
【0068】
サンプルホ−ルド回路107は、P1より時間π/(2ωc)だけ遅れたサンプリングパルスP2のタイミングで入力信号をサンプルし、このアナログ値Acos(ωct+Φ+π/2)=Asin(ωct+Φ)を次のサンプリングパルス到来までホ−ルドする。
【0069】
サンプルホ−ルド回路107はサンプルホ−ルド回路106よりπ/2だけ位相が遅れる為、結果としてサンプルホ−ルド回路106,107が直交復調器を兼ねることができる。
【0070】
積分器109、比較器111、タイミング検出器112、ROM113の動作は、実施の形態1と同じである。
【0071】
実施の形態1における直交復調器102、低域通過フィルタ103,104、ロ−カル発振器105、サンプルホ−ルド回路106,107で構成される機能は、本実施の形態では、低域通過フィルタ200、サンプルホ−ルド回路106,107で置き換えられる。
【0072】
従って、本実施の形態では、直交復調器が不要となり、このことにより簡略な構成の位相変調信号復調器を実現できる。
【0073】
なお、本発明はその原理又は趣旨を逸脱しない限り、上述の実施形態以外にも種々の変形や応用が可能であることはいうまでもない。
【0074】
【発明の効果】
以上、説明したように、本発明によれば位相変調信号から位相情報を復調する際に変調信号の余弦成分と正弦成分の比が比較器の出力が反転する時間として、アナログ−デジタル変換するようにしたため、従来のように復調の為の除算処理をDSPで行う必要が無く受信時のDSPの演算量を削減することができ、セルラ−電話やコ−ドレス電話などの移動体通信端末の消費電力の削減のために極めて有用である。
【図面の簡単な説明】
【図1】本発明の位相変調信号復調器の一例の構成を示すブロック図
【図2】(a)I,Qの各信号をサンプリングすると共に、Q信号を積分する動作を説明するための図
(b)比較器の出力レベルの反転を検出することにより、期間Tを検出する動作を説明するための図
(c)ルックアップテーブルを参照する動作を説明するための図
【図3】QPSKされた情報シンボルの位相平面における位置を示す図
【図4】図1の位相変調信号復調器の動作を示すタイミング図
【図5】タイミング検出器の具体的構成の一例を示す回路図
【図6】比較器の出力レベルが短い間隔で小刻みに反転することでノイズが発生する様子を示す図
【図7】本発明の位相変調信号復調器の他の例の構成を示すブロック図
【図8】図7の回路におけるサンプルホールド回路106,107のサンプリングのタイミングを示すタイミングチャ−ト
【図9】従来の位相変調信号復調器の構成を示すブロック図
【符号の説明】
101 入力端子
102 直交復調器
103 低域通過フィルタ
104 低域通過フィルタ
105 ロ−カル発振器
106 サンプルホ−ルド回路
107 サンプルホ−ルド回路
108 増幅器
109 積分器
110 スイッチ
111 比較器
112 タイミング検出器
113 ROM
114 出力端子
200 低域通過フィルタ
301 入力端子
302 レジスタ
【発明の属する技術分野】
本発明は、位相変調信号を直交復調して得られる信号から原変調信号を検波する方式の位相変調信号復調器に関する。
【0002】
【従来の技術】
周知のように、位相変調信号復調器の中には、位相変調信号を直交復調して復調された位相変調信号の正弦成分,余弦成分から原変調信号を検波する方式を採用したものがある。従来、この種の受信方式による位相変調信号復調器としては、例えば、図9のような構成のものが知られている。
【0003】
同図において、変調信号Φを位相変調した信号Acos(ωct+Φ)が入力端子601に供給され、直交復調器602において、ロ−カル発振器605の出力cos(ωct)と乗算され、正弦成分と余弦成分に分離される。
【0004】
それぞれ低域通過フィルタ603,604により不要信号が取り除かれた後、余弦成分SI=A/2cosΦ及び正弦成分SQ=A/2sinΦは、A/D変換器606,607でデジタル値に変換される。デジタル値に変換された結果はDSP608に供給される。DSP608はシンボル点の位相情報ΦをtanΦ=(A/2sinΦ)/(A/2cosΦ)=SQ/SIの関係を用いて計算し復調する。
【0005】
なお、受信されたPSK信号を復調する処理を、A/D変換後のデジタルデータに基づいて、DSPを用いて行う技術は、例えば、下記特許文献1に記載されている。
【0006】
【特許文献1】
特開2002−44175号公報(段落(0004)、図2)
【0007】
【発明が解決しようとする課題】
復調に必要な消費電力を低減するためには、A/Dコンバ−タとDSPを用いて行っている位相情報の復調処理を、A/Dコンバ−タおよびDSPを使わずに、専用の回路で行うことが望ましい。
【0008】
しかしながら、位相情報復調処理を論理回路で行おうとすると、余弦成分SIと正弦成分SQに対してΦ=Arctan(SQ/SI)の計算をする回路を作る必要が有る。このとき、除算演算(SQ/SIの演算)をいかに行うかが問題となる。
【0009】
除算を行う方式としては、逆数ROM方式、対数計算方式、減算シフト方式、などが知られているが、現在のところ、精度良くかつ高速に除算を行う方法が無いのが実情である。
【0010】
例えば、上記従来手法でのA/Dコンバ−タは10bit精度が必要とされている。
【0011】
この場合、10bit精度の除算回路を実現する必要があるため、位相情報復調の為の回路は大規模になる、という問題があった。
【0012】
本発明は、位相情報復調処理を、A/Dコンバ−タおよびDSPを使用せずに行い、位相変調信号復調器の低消費電力化に有用な位相検波方式を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明では、A/D変換をしてからデジタル信号処理を行うという従来の処理を行わず、代わりに、直交復調後の2つの直交成分をアナログ信号のまま処理し、その結果として得られるデジタル情報に基づいて変換テーブルにアクセスし、所望の復調情報をダイレクトに得るという、新規な手法を採用する。
【0014】
すなわち、本発明では、位相変調信号を直交復調器で正弦成分,余弦成分に分離したものを一定の間隔でサンプルホ−ルドし、正弦成分の絶対値|A/2sinΦ|を積分器により積分して得られる値|A/2sinΦ|*tと、余弦成分の絶対値|A/2cosΦ|の大小関係が反転するまでに必要な積分時間t=|cosΦ/sinΦ|=|1/tanΦ|を測定するタイミング検出器からなり、この時間tをアドレスにして変換テーブル(ROMテーブル)を参照することにより位相値Φや符号値を得る。
【0015】
つまり、アナログからデジタルへの変換において余弦成分SIと正弦成分SQの比SQ/SIに応じた時間が比較器出力に現れるため、除算の為の回路を別途、設ける必要がない。
【0016】
また、位相復調処理にDSPを必要とせず、また別途、A/D変換器を必要としないため、位相変調信号復調器の省スペース化および低消費電力化を達成することができる。
【0017】
【発明の実施の形態】
以下、本発明の一実施の形態について、図面を参照して説明する。
(実施の形態1)
図1は、本発明の実施の形態1を示す位相変調信号復調器の構成を示すブロック図である。
【0018】
図示されるように、図1の復調器は、入力端子101と、ロ−カル発振器105と、入力端子101とロ−カル発振器105より信号が入力される直交復調器102と、直交復調器102の出力が入力される低域通過フィルタ103,104と低域通過フィルタ103の出力が入力されるサンプルホ−ルド回路106と、低域通過フィルタ104の出力が入力されるサンプルホ−ルド回路107と、サンプルホ−ルド回路106の出力が入力される増幅器108と、サンプルホ−ルド回路107の出力が入力される積分器109と、サンプルホ−ルド回路106の出力と増幅器108の出力が入力されるスイッチ110と、スイッチ110と積分器109の出力が入力される比較器111と、比較器111の出力が入力されるタイミング検出器112と、タイミング検出器112の出力が入力されるROM113と、出力端子114と、を有している。
【0019】
なお、増幅器108の利得は、−1倍とする。
【0020】
また、サンプルホールド回路106,107、積分器109、および、タイミング検出器112の各々に与えられるタイミング制御信号(P1,P2,SE,ST)は、タイミング信号発生器120が生成する。
【0021】
図2(a)〜(c)は、図1の位相変調信号復調器の特徴的な動作を説明するための図である。ここでは、受信信号の変調方式がQPSKである場合を例にとって説明する。
【0022】
図2(a)に示すように、直交復調されたI,Qの各信号を時刻t1にサンプリングし、所定時間ホールドする。このときの、I,Q各々のサンプリング値をV1,V2とする。
【0023】
サンプリングされたQ信号は、積分器109により積分される。積分器の時定数は固定(既知)であり、積分器の出力信号は、Q信号のサンプリング値(=V2)に応じた傾きで直線的に上昇する。
【0024】
そして、図2(b)に示すように、積分器109の出力レベル(Q信号の積分値)が、I信号のレベルと交差するまでの時間(T)を検出する。この時間Tは、比較器111の出力レベルがローレベルからハイレベルに反転するタイミングを検出することで知ることができる。
【0025】
上述したように、この時間Tは、IQ位相平面における信号点のtanΦ(I信号/Q信号)の情報を有している。
【0026】
そこで、このTの情報に基づいてアドレス情報を生成し(時間T自体の情報をアドレス変数とすることを含む)、ルックアップテーブル(ROM)113にアクセスして、受信信号の位相情報や受信シンボルの符号値を得る。
【0027】
以下、図4のタイミング図を参照しつつ、図1の復調器の動作を具体的に説明する。
【0028】
ここでは、図3に示すように、受信信号はQPSKされており、かつ、第1象限に属するシンボルOP1(+1,+1)を受信し、続いて、第4象限に属するシンボルOP4(+1,−1)を受信した場合について説明する。
【0029】
まず、図1の復調器の動作の概要を説明し、次に、図4のタイミング図において注意すべき点について述べる。
【0030】
入力端子101に入力された位相変調信号Acos(ωct+Φ)(ここで、ωcは搬送波の角周波数、Φは原変調信号である)は、直交復調器102により直交復調される。
【0031】
直交復調器102には、角周波数がωcの正弦波信号が、ロ−カル発振器105によって供給されている。
【0032】
直交復調されて正弦成分,余弦成分に分離された位相変調信号は、低域通過フィルタ103,104によって不要成分を除かれる。
【0033】
サンプルホ−ルド回路106,107は周期τの間隔のサンプリングパルスP1のタイミングで入力信号SI=A/2cos(Φ),SQ=A/2sin(Φ)をサンプルし、このアナログ値を次のサンプリングパルス到来までホ−ルドする。
【0034】
積分器109は周期τ/2のリセットパルスP2でリセットされた後、次のリセットパルス到来まで、入力信号を積分する。
【0035】
スイッチ110は期間τ/2毎にHからL、LからHへ切り替わるスイッチ選択信号SEに従いサンプルホ−ルド回路106の出力とサンプルホ−ルド回路106の出力を増幅器108で−1倍した値を交互に選択する動作をする。
【0036】
比較器111は積分器109の出力∫A/2sin(Φ)dt=A/2tsin(Φ)が、スイッチ110により選択された値のA/2cos(Φ)又は−A/2cos(Φ)より大きくなった時にHを出力する。
【0037】
比較器111はアナログ入力を比較し大小を判別することができればよく、比較器111は演算増幅器で構成することができる。
【0038】
タイミング検出器112は比較器111の出力がHからL、LからHに変化する時間をパルスP1を測定開始時間として周期τ毎に測定する。
【0039】
タイミング検出器112は比較器111の出力値を入力としたシリアル入力のレジスタで構成することができる。
【0040】
レジスタは、レジスタに保持された値をタイミング検出器の出力として出力する。この点については、図5を参照して後で説明する。
【0041】
ROM113は、タイミング検出器112が出力する時間計測結果をアドレスとしてアクセスされ、対応する位相値を出力する。
【0042】
図4において、パルスP2を用いて積分器109をリセットし、そのリセットタイミングでスイッチ110を切り換えるのは、以下の理由による。
【0043】
つまり、受信シンボルによっては、I信号の値とQ信号の積分値がまったく交差しない場合もあり得るため、必ず交差する点を検出できるようにするために、I信号のレベルを所定の周期で反転させている。
【0044】
図4に示されるように、積分器109の出力の傾きは、A/2・sinΦである。また、図4の下側に示されるIV1〜IV3は無効期間であり、この期間の出力は採用されない。T1〜T4に基づいてアドレス情報が生成され、ROM113がアドレッシングされる。
【0045】
このようにして、A/D変換処理を行うことなく、簡易な回路を用いて位相変調信号の復調を実現することができる。
【0046】
次に、タイミング検出器112の具体的な回路構成例について、図5を用いて説明する。
【0047】
図5のタイミング検出器112は、シフトレジスタ(シリアル入力のレジスタ,動作クロックSTにて動作する)302と、比較器111の出力の反転の直前・直後に発生しがちな、短い周期でレベル反転を繰り返すノイズに対する不感帯をつくりだすためのアンドゲート(ゲート回路)ANと、を有する。
【0048】
比較器111の出力レベルのL,Hを、“0”,“1”に対応させてシフトレジスタ302の全タップに取り込み、取り込んだシフトレジスタの各タップのデータをそのまま、アドレス情報となる。
【0049】
このアドレス情報により、ROM113(変換テーブル150を有する)がアドレッシングされ、位相情報や受信シンボルの符号値が得られる。
【0050】
ただし、図1の比較器111の2つの入力がほぼ等しくなった時には、図6に示すように、比較器111の出力が短い間隔でHからL、またLからHと小刻みに変化する現象が発生し、正しい反転タイミングの検出ができず、復調エラ−が生じる恐れがある。
【0051】
そこで、図5の回路では、シフトレジスタ302の隣接する2つのタップ(個々の記憶要素)の論理積をAND回路A1〜ANで取ることにより、ノイズに応答して不要な信号が出力されることを防止する。
【0052】
すなわち、タイミング検出器112の入力信号がHからL、LからHに小刻みに変化している部分ではタイミング検出器112の出力はLに固定される。
【0053】
またLが連続している部分でも、タイミング検出出力がLとなり、Hが連続している部分では、タイミング検出出力がHとなる。
【0054】
その結果タイミング検出器の入力が小刻みに変化している部分ではタイミングを検出しなくなる。
【0055】
このように、タイミング検出出力信号をゲーティングすることにより、比較器の出力が安定せず小刻みに変化している時は、タイミング検出器112がタイミング検出しないようにすることができ、これにより、復調エラ−の発生を低減できる。
【0056】
なお、ROM113から、受信シンボルが示す符号値を出力する構成を採用することにより、別途DSP等により位相値から符号への変換をする必要がなくなり、消費電力の削減に有効である。
【0057】
(実施の形態2)
前掲の実施の形態では、比較器111として演算増幅器を用いて位相変調信号復調器を構成したが、代わりにスイッチドコンパレ−タを用いて構成し、かつスイッチドコンパレ−タの出力が反転した後は、スイッチドコンパレ−タに供給されるクロックを停止する構成にすることで、比較器111の比較処理速度を向上し、かつ、消費電力を抑えることができる。
【0058】
すなわち、スイッチドコンパレ−タは演算増幅器と比べて比較速度が速い特徴がある。また、スイッチドコンパレ−タはスイッチドコンパレ−タに入力されるクロックが速くなると消費電力が増加する性質をもつ。
【0059】
比較器としてスイッチドコンパレ−タを用いた際は、消費電力削減のために復調精度を落とさない範囲で、スイッチドコンパレ−タに供給されるクロックを停止することが望ましい。
【0060】
つまり、前記コンパレ−タ出力が反転した後はスイッチドコンパレ−タに供給されるクロックを停止することが有効である。
【0061】
このように、比較器111をスイッチドコンパレ−タで構成し、前記スイッチドコンパレ−タに供給されるクロックを、前記スイッチドコンパレ−タの出力が反転した後に停止することで、比較器111の比較処理速度を向上した上で、消費電力を抑えることができる。
【0062】
(実施の形態3)
図7は、本発明の実施の形態3にかかる位相変調信号復調器の構成を示すブロック図である。
【0063】
図7において、101は入力端子、200は低域通過フィルタ,106および107はサンプルホ−ルド回路、108は利得−1倍の増幅器、109は積分器、110はスイッチ、111は比較器、112はタイミング検出器、113はROM、114は出力端子を表す。
【0064】
図7の復調器では、図1のように、直交復調器102が設けられておらず、かつ、フィルタ200がI,Qの各信号で共用化されている。
【0065】
図8は、図7の回路におけるサンプルホールド回路106,107のサンプリングのタイミングを示すタイミング図である。
【0066】
図4において、入力端子101に位相変調信号をAcos(ωct+Φ)(ここでΦは原変調信号である)とする。
【0067】
サンプルホ−ルド回路106は周期τ=2π/ωcのサンプリングパルスP1のタイミングで入力信号をサンプルし、このアナログ値Acos(ωct+Φ)を次のサンプリングパルス到来までホ−ルドする。
【0068】
サンプルホ−ルド回路107は、P1より時間π/(2ωc)だけ遅れたサンプリングパルスP2のタイミングで入力信号をサンプルし、このアナログ値Acos(ωct+Φ+π/2)=Asin(ωct+Φ)を次のサンプリングパルス到来までホ−ルドする。
【0069】
サンプルホ−ルド回路107はサンプルホ−ルド回路106よりπ/2だけ位相が遅れる為、結果としてサンプルホ−ルド回路106,107が直交復調器を兼ねることができる。
【0070】
積分器109、比較器111、タイミング検出器112、ROM113の動作は、実施の形態1と同じである。
【0071】
実施の形態1における直交復調器102、低域通過フィルタ103,104、ロ−カル発振器105、サンプルホ−ルド回路106,107で構成される機能は、本実施の形態では、低域通過フィルタ200、サンプルホ−ルド回路106,107で置き換えられる。
【0072】
従って、本実施の形態では、直交復調器が不要となり、このことにより簡略な構成の位相変調信号復調器を実現できる。
【0073】
なお、本発明はその原理又は趣旨を逸脱しない限り、上述の実施形態以外にも種々の変形や応用が可能であることはいうまでもない。
【0074】
【発明の効果】
以上、説明したように、本発明によれば位相変調信号から位相情報を復調する際に変調信号の余弦成分と正弦成分の比が比較器の出力が反転する時間として、アナログ−デジタル変換するようにしたため、従来のように復調の為の除算処理をDSPで行う必要が無く受信時のDSPの演算量を削減することができ、セルラ−電話やコ−ドレス電話などの移動体通信端末の消費電力の削減のために極めて有用である。
【図面の簡単な説明】
【図1】本発明の位相変調信号復調器の一例の構成を示すブロック図
【図2】(a)I,Qの各信号をサンプリングすると共に、Q信号を積分する動作を説明するための図
(b)比較器の出力レベルの反転を検出することにより、期間Tを検出する動作を説明するための図
(c)ルックアップテーブルを参照する動作を説明するための図
【図3】QPSKされた情報シンボルの位相平面における位置を示す図
【図4】図1の位相変調信号復調器の動作を示すタイミング図
【図5】タイミング検出器の具体的構成の一例を示す回路図
【図6】比較器の出力レベルが短い間隔で小刻みに反転することでノイズが発生する様子を示す図
【図7】本発明の位相変調信号復調器の他の例の構成を示すブロック図
【図8】図7の回路におけるサンプルホールド回路106,107のサンプリングのタイミングを示すタイミングチャ−ト
【図9】従来の位相変調信号復調器の構成を示すブロック図
【符号の説明】
101 入力端子
102 直交復調器
103 低域通過フィルタ
104 低域通過フィルタ
105 ロ−カル発振器
106 サンプルホ−ルド回路
107 サンプルホ−ルド回路
108 増幅器
109 積分器
110 スイッチ
111 比較器
112 タイミング検出器
113 ROM
114 出力端子
200 低域通過フィルタ
301 入力端子
302 レジスタ
Claims (6)
- 受信された位相変調信号を余弦成分および正弦成分に復調する直交復調部と、前記余弦成分をサンプルホ−ルドする第一のサンプルホ−ルド回路と、前記正弦成分をサンプルホ−ルドする第二のサンプルホ−ルド回路と、前記第二のサンプルホ−ルド回路の出力を積分する積分器と、前記積分器の出力の絶対値と第一のサンプルホ−ルド回路の出力の絶対値の大小関係を比較する比較器と、前記比較器の出力が変化するタイミングを検出するタイミング検出器と、を有することを特徴とする位相変調信号復調器。
- 請求項1において、
さらに、前記タイミング検出器の出力に基づきアクセスされて、受信信号の位相値または受信シンボルが表す符号値、を出力するルックアップテーブルを有すること特徴とする位相変調信号復調器。 - 請求項1において、
前記タイミング検出器は、前記比較器の出力信号を一時的に記憶するシフトレジスタと、このシフトレジスタの隣接する2以上のタップの信号を入力とし、短い間隔で反転を繰り返すノイズに応答して信号が出力されるのを防止するためのゲート回路を有することを特徴とする位相変調復調器。 - 請求項1において、
前記比較器はスイッチドコンパレ−タであり、このスイッチドコンパレ−タの出力が反転した後は、このスイッチドコンパレ−タへの動作クロックの供給が停止されることを特徴とする位相変調信号復調器。 - 請求項1において、
前記第一のサンプルホ−ルド回路に与えるクロックと前記第二のサンプルホ−ルド回路の各々にクロックを供給するタイミングを、搬送波周期の4分の1に相当する時間だけずらせることで、前記第一および第ニのサンプルホ−ルド回路が直交復調器の機能を兼ねるようにしたことを特徴とする位相変調信号復調器。 - 位相変調信号を、直交復調器で正弦成分、余弦成分に分離し、分離された各成分の信号を所定間隔でサンプルホ−ルドし、正弦成分の絶対値|A/2sinΦ|を積分器により積分して得られる値|A/2sinΦ|*tと、余弦成分の絶対値|A/2cosΦ|の大小関係が反転するまでに必要な積分時間t=|cosΦ/sinΦ|=|1/tanΦ|を測定し、その測定時間tに基づいてルックアップテーブルを参照することにより位相値Φ、または受信シンボルの符号値を得ることを特徴とする位相変調信号の復調方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002328770A JP2004165936A (ja) | 2002-11-12 | 2002-11-12 | 位相変調信号復調器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002328770A JP2004165936A (ja) | 2002-11-12 | 2002-11-12 | 位相変調信号復調器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004165936A true JP2004165936A (ja) | 2004-06-10 |
Family
ID=32806989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002328770A Pending JP2004165936A (ja) | 2002-11-12 | 2002-11-12 | 位相変調信号復調器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004165936A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100807990B1 (ko) | 2006-08-23 | 2008-03-07 | (주) 넥스트칩 | 세캄 색차 신호를 복원하기 위한 주파수 복조기 및 그 방법 |
WO2010046957A1 (ja) * | 2008-10-24 | 2010-04-29 | 株式会社アドバンテスト | 直交振幅復調器、復調方法およびそれらを利用した半導体装置および試験装置 |
-
2002
- 2002-11-12 JP JP2002328770A patent/JP2004165936A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100807990B1 (ko) | 2006-08-23 | 2008-03-07 | (주) 넥스트칩 | 세캄 색차 신호를 복원하기 위한 주파수 복조기 및 그 방법 |
WO2010046957A1 (ja) * | 2008-10-24 | 2010-04-29 | 株式会社アドバンテスト | 直交振幅復調器、復調方法およびそれらを利用した半導体装置および試験装置 |
JPWO2010046957A1 (ja) * | 2008-10-24 | 2012-03-15 | 株式会社アドバンテスト | 直交振幅復調器、復調方法およびそれらを利用した半導体装置および試験装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5757868A (en) | Digital phase detector with integrated phase detection | |
JP2000049882A (ja) | クロック同期回路 | |
JP3885909B2 (ja) | 電力検出装置 | |
KR960015387B1 (ko) | 복조기 및 복조 방법 | |
JP2837982B2 (ja) | 遅延検波復調装置 | |
GB2330261A (en) | Four level FSK demodulator | |
JP2004165936A (ja) | 位相変調信号復調器 | |
FI94818C (fi) | Menetelmä digitaalisesti moduloidun signaalin demoduloimiseksi sekä demodulaattori | |
JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
JP4463063B2 (ja) | 復調回路及び復調方法 | |
US20080205554A1 (en) | Demodulation method utilizing delayed-sampling technique | |
JP3552183B2 (ja) | 搬送波再生方法および装置 | |
JP3164944B2 (ja) | 同期検出回路 | |
US20100295608A1 (en) | Demodulation method utilizing delayed-self-sampling technique | |
JP2876906B2 (ja) | ユニークワード検出回路及び復調回路 | |
JP2528744B2 (ja) | 遅延検波回路 | |
JP4637661B2 (ja) | 変調信号の復調装置 | |
JPH05103027A (ja) | 遅延検波回路 | |
JP3262069B2 (ja) | 周波数誤差検出回路 | |
JP3260691B2 (ja) | ユニークワード検出回路 | |
TWI275279B (en) | Demodulation method based on delay sampling | |
EP1032171A2 (en) | Frequency synchronisation for digital signals | |
JPH05110613A (ja) | 角度変調信号復調回路 | |
JPH0648828B2 (ja) | 回線モニタ回路 | |
JP3329491B2 (ja) | Psk復調回路およびその復調方法 |