JPH05110613A - 角度変調信号復調回路 - Google Patents
角度変調信号復調回路Info
- Publication number
- JPH05110613A JPH05110613A JP3644792A JP3644792A JPH05110613A JP H05110613 A JPH05110613 A JP H05110613A JP 3644792 A JP3644792 A JP 3644792A JP 3644792 A JP3644792 A JP 3644792A JP H05110613 A JPH05110613 A JP H05110613A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- edge
- output
- demodulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成にて角度変調信号をデジタル的に
復調し得る回路を提供することを目的とする。 【構成】 本発明によれば、受信された角度変調信号を
デジタル変換回路１２にてデジタル信号に変換した後、
このデジタル信号のエッジをエッジ検出回路１３にて検
出する。この検出されたエッジの時間間隔を、受信信号
の周波数よりも高い周波数を有するクロック信号を計数
する計数回路１７に供給することにより求め、この求め
られた計数値に基づき復調信号出力回路Ａにて元の情報
信号を復調する。
復調し得る回路を提供することを目的とする。 【構成】 本発明によれば、受信された角度変調信号を
デジタル変換回路１２にてデジタル信号に変換した後、
このデジタル信号のエッジをエッジ検出回路１３にて検
出する。この検出されたエッジの時間間隔を、受信信号
の周波数よりも高い周波数を有するクロック信号を計数
する計数回路１７に供給することにより求め、この求め
られた計数値に基づき復調信号出力回路Ａにて元の情報
信号を復調する。
Description
【０００１】
【産業上の利用分野】本発明は、ＦＭ信号、ＦＳＫ信号
やＰＳＫ信号等の角度変調信号復調回路に関する。
やＰＳＫ信号等の角度変調信号復調回路に関する。
【０００２】
【従来の技術】近年、アナログ型ＦＭ復調器と比して小
型化、高信頼性、無調整化等において優れているとの理
由で、ＦＭ復調をデジタル的に処理する方法が種々提案
されている。
型化、高信頼性、無調整化等において優れているとの理
由で、ＦＭ復調をデジタル的に処理する方法が種々提案
されている。
【０００３】斯様にＦＭ復調をデジタル的に処理する方
法としては、例えば電子通信学会論文誌’85/3 Vol.J 6
8-B No.3の「復調範囲が大幅に拡大されたディジタル信
号処理ＴＡＮ形式ＦＭ復調器」に開示されたものが知ら
れている。
法としては、例えば電子通信学会論文誌’85/3 Vol.J 6
8-B No.3の「復調範囲が大幅に拡大されたディジタル信
号処理ＴＡＮ形式ＦＭ復調器」に開示されたものが知ら
れている。
【０００４】此種従来のデジタル型ＦＭ復調器につい
て、図５を参照して説明する。図５において、１は角度
変調信号が供給される入力端子、２は入力端子１から入
力された角度変調信号をπ／２だけ移相する移相回路、
３は入力端子１から供給された角度変調信号をデジタル
信号に変換する第１アナログ／デジタル変換回路、４は
移相回路２にて移相された角度変調信号をデジタル信号
に変換する第２アナログ／デジタル変換回路、５は第１
アナログ／デジタル変換回路３からの出力信号を第２ア
ナログ／デジタル変換回路４からの出力信号にて割算す
る割算回路、６は割算回路４からの出力信号に基づきＴ
ＡＮ-1を演算するＴＡＮ-1演算回路で、例えば割算回路
５の出力信号をアドレスとして、位相データが格納され
たＲＯＭにて構成されている。７はＴＡＮ-1演算回路６
からの出力信号を差分する差分回路、８は出力端子であ
る。
て、図５を参照して説明する。図５において、１は角度
変調信号が供給される入力端子、２は入力端子１から入
力された角度変調信号をπ／２だけ移相する移相回路、
３は入力端子１から供給された角度変調信号をデジタル
信号に変換する第１アナログ／デジタル変換回路、４は
移相回路２にて移相された角度変調信号をデジタル信号
に変換する第２アナログ／デジタル変換回路、５は第１
アナログ／デジタル変換回路３からの出力信号を第２ア
ナログ／デジタル変換回路４からの出力信号にて割算す
る割算回路、６は割算回路４からの出力信号に基づきＴ
ＡＮ-1を演算するＴＡＮ-1演算回路で、例えば割算回路
５の出力信号をアドレスとして、位相データが格納され
たＲＯＭにて構成されている。７はＴＡＮ-1演算回路６
からの出力信号を差分する差分回路、８は出力端子であ
る。
【０００５】次に、動作について簡単に説明する。
【０００６】入力端子１から入力された角度変調信号
は、第１アナログ／デジタル変換回路３に直接供給され
ると共に、移相回路２にてπ／２移相された後、第２ア
ナログ／デジタル変換回路４に供給され、各々デジタル
信号に変換される。
は、第１アナログ／デジタル変換回路３に直接供給され
ると共に、移相回路２にてπ／２移相された後、第２ア
ナログ／デジタル変換回路４に供給され、各々デジタル
信号に変換される。
【０００７】斯るデジタル信号は、割算回路５に供給さ
れ、割算回路５において、第１アナログ／デジタル変換
回路３からの出力信号が第２アナログ／デジタル変換回
路４からの出力信号にて割算される。そして、割算回路
５からの出力信号は、ＴＡＮ -1演算回路６に供給され、
角度変調信号の位相情報に変換され、当該位相情報を差
分回路７にて差分することにより、近似的に情報信号が
抽出される。
れ、割算回路５において、第１アナログ／デジタル変換
回路３からの出力信号が第２アナログ／デジタル変換回
路４からの出力信号にて割算される。そして、割算回路
５からの出力信号は、ＴＡＮ -1演算回路６に供給され、
角度変調信号の位相情報に変換され、当該位相情報を差
分回路７にて差分することにより、近似的に情報信号が
抽出される。
【０００８】
【発明が解決しようとする課題】上記従来の技術によれ
ば、デジタル回路にて構成することができるので、ＩＣ
化に適しているという利点を有するものの、ＴＡＮ-1演
算回路、割算回路などの複雑な回路を必要とするため、
高価なるという問題を有しており、またゲート数や端子
数の増加、消費電力の増加等の問題を生じるものであっ
た。
ば、デジタル回路にて構成することができるので、ＩＣ
化に適しているという利点を有するものの、ＴＡＮ-1演
算回路、割算回路などの複雑な回路を必要とするため、
高価なるという問題を有しており、またゲート数や端子
数の増加、消費電力の増加等の問題を生じるものであっ
た。
【０００９】
【課題を解決するための手段】上記の課題に鑑み、本発
明は、角度変調信号を受信する受信手段と、この受信手
段にて受信された信号をデジタル信号に変換する変換手
段と、この変換手段にて変換されたデジタル信号のエッ
ジを検出するエッジ検出手段と、このエッジ検出手段か
ら出力される検出信号の時間間隔を計数する計数手段
と、この計数手段の計数値に基づき復調信号を出力する
復調信号出力手段とを具備したことを特徴とする。
明は、角度変調信号を受信する受信手段と、この受信手
段にて受信された信号をデジタル信号に変換する変換手
段と、この変換手段にて変換されたデジタル信号のエッ
ジを検出するエッジ検出手段と、このエッジ検出手段か
ら出力される検出信号の時間間隔を計数する計数手段
と、この計数手段の計数値に基づき復調信号を出力する
復調信号出力手段とを具備したことを特徴とする。
【００１０】
【作用】本発明によれば、受信された角度変調信号をデ
ジタル信号に変換した後、このデジタル信号のエッジの
時間間隔を計数し、この計数結果に基づき復調信号を導
出する。
ジタル信号に変換した後、このデジタル信号のエッジの
時間間隔を計数し、この計数結果に基づき復調信号を導
出する。
【００１１】
【実施例】図１は、本発明の一実施例を示す図である。
図１において、１０はアンテナ、１１はアンテナ１０か
らの角度変調信号を受信する受信回路で、例えば受信高
周波信号を増幅する高周波増幅回路と、この高周波増幅
回路からの高周波信号を所定の中間周波信号に周波数変
換する周波数変換回路とを含んでいる。１２は受信回路
１１からの出力信号をデジタル信号に変換するデジタル
変換回路で、例えばゼロクロス検出回路にて構成され
る。１３はデジタル変換回路１２から出力されるデジタ
ル信号の立ち上がりエッジを第１クロック信号発生回路
１４からのクロック信号に基づき検出するエッジ検出回
路で、例えば図２に示すように第１クロック信号発生回
路１４からのクロック信号に基づき動作するＤフリッッ
プフロップ１５と、ゲート回路１６とより構成される。
１７は第１クロック信号発生回路１４からのクロック信
号に基づき計数動作を行い、エッジ検出回路１３からの
検出信号にてリセットされる計数回路、１８はエッジ検
出回路１３からの検出信号に基づき計数回路１７の計数
値を保持する保持回路、１９は第２クロック信号発生回
路２０からのクロック信号に基づき保持回路１８に保持
された計数値が順次供給される複数のシフトレジスタ、
２１はシフトレジスタ１９に保持された値を加算する加
算回路、２２は加算回路２１からの加算出力に基づき情
報信号を判定する判定回路である。尚、保持回路１８、
シフトレジスタ１９、第２クロック信号発生回路２０、
加算回路２１及び判定回路２２にて、復調信号出力回路
Ａを構成している。
図１において、１０はアンテナ、１１はアンテナ１０か
らの角度変調信号を受信する受信回路で、例えば受信高
周波信号を増幅する高周波増幅回路と、この高周波増幅
回路からの高周波信号を所定の中間周波信号に周波数変
換する周波数変換回路とを含んでいる。１２は受信回路
１１からの出力信号をデジタル信号に変換するデジタル
変換回路で、例えばゼロクロス検出回路にて構成され
る。１３はデジタル変換回路１２から出力されるデジタ
ル信号の立ち上がりエッジを第１クロック信号発生回路
１４からのクロック信号に基づき検出するエッジ検出回
路で、例えば図２に示すように第１クロック信号発生回
路１４からのクロック信号に基づき動作するＤフリッッ
プフロップ１５と、ゲート回路１６とより構成される。
１７は第１クロック信号発生回路１４からのクロック信
号に基づき計数動作を行い、エッジ検出回路１３からの
検出信号にてリセットされる計数回路、１８はエッジ検
出回路１３からの検出信号に基づき計数回路１７の計数
値を保持する保持回路、１９は第２クロック信号発生回
路２０からのクロック信号に基づき保持回路１８に保持
された計数値が順次供給される複数のシフトレジスタ、
２１はシフトレジスタ１９に保持された値を加算する加
算回路、２２は加算回路２１からの加算出力に基づき情
報信号を判定する判定回路である。尚、保持回路１８、
シフトレジスタ１９、第２クロック信号発生回路２０、
加算回路２１及び判定回路２２にて、復調信号出力回路
Ａを構成している。
【００１２】次に、動作について説明する。
【００１３】アンテナ１０にて受信された高周波信号
は、受信回路１１にて高周波増幅、周波数変換等の受信
信号処理が施された後、デジタル変換回路１２にてデジ
タル信号（２値信号）に変換され、エッジ検出回路１３
に供給される。
は、受信回路１１にて高周波増幅、周波数変換等の受信
信号処理が施された後、デジタル変換回路１２にてデジ
タル信号（２値信号）に変換され、エッジ検出回路１３
に供給される。
【００１４】エッジ検出回路１３では、デジタル変換回
路１２からの出力デジタル信号を第１クロック信号発生
回路１４からのクロック信号の立上がりに応じてＤフリ
ップフロップ１５にて保持し、このＤフリップフロップ
１５の反転出力端子からの出力信号とデジタル変換回路
１２から供給される現在のデジタル信号との論理積をゲ
ート回路１６にて取ることにより、デジタル信号の立上
がりを検出する。
路１２からの出力デジタル信号を第１クロック信号発生
回路１４からのクロック信号の立上がりに応じてＤフリ
ップフロップ１５にて保持し、このＤフリップフロップ
１５の反転出力端子からの出力信号とデジタル変換回路
１２から供給される現在のデジタル信号との論理積をゲ
ート回路１６にて取ることにより、デジタル信号の立上
がりを検出する。
【００１５】斯るエッジ検出回路１３からの検出信号は
計数回路１７にリセット信号として供給され、一方、計
数回路１７は、第１クロック信号発生回路１４からのク
ロック信号を計数するようになされているので、計数回
路１７の計数値は、エッジ検出回路１３から出力される
検出信号の時間間隔（即ち、デジタル変換回路１２から
出力されたデジタル信号の立上がりエッジの発生時間間
隔）を示すことになり、この計数値に基づき周波数遷移
情報を得ることが出来る。
計数回路１７にリセット信号として供給され、一方、計
数回路１７は、第１クロック信号発生回路１４からのク
ロック信号を計数するようになされているので、計数回
路１７の計数値は、エッジ検出回路１３から出力される
検出信号の時間間隔（即ち、デジタル変換回路１２から
出力されたデジタル信号の立上がりエッジの発生時間間
隔）を示すことになり、この計数値に基づき周波数遷移
情報を得ることが出来る。
【００１６】即ち、搬送波信号の周波数を１００ＫＨ
ｚ、第１クロック信号発生回路１４から出力されるクロ
ック信号の周波数を１０ＭＨｚとすると、無変調搬送波
信号を受信したときの計数回路１７の計数値は、１００
となり、搬送波信号が１ＫＨｚ遷移して１０１ＫＨｚに
なると、計数値は約９９に、一方、搬送波信号が遷移し
て９９ＫＨｚになると、計数値は約１０１になるので、
計数値から１００を差し引いた値は、周波数遷移量に関
連することになる。
ｚ、第１クロック信号発生回路１４から出力されるクロ
ック信号の周波数を１０ＭＨｚとすると、無変調搬送波
信号を受信したときの計数回路１７の計数値は、１００
となり、搬送波信号が１ＫＨｚ遷移して１０１ＫＨｚに
なると、計数値は約９９に、一方、搬送波信号が遷移し
て９９ＫＨｚになると、計数値は約１０１になるので、
計数値から１００を差し引いた値は、周波数遷移量に関
連することになる。
【００１７】また、この計数値は次の検出信号がエッジ
検出回路１３から出力されて計数回路１７の内容がリセ
ットされる前に、保持回路１８に供給される。
検出回路１３から出力されて計数回路１７の内容がリセ
ットされる前に、保持回路１８に供給される。
【００１８】斯る保持回路１８に保持された値は、受信
信号よりも高い周波数を有する第２クロック信号発生回
路２０からのクロック信号にて順次シフトレジスタ１９
に供給される。
信号よりも高い周波数を有する第２クロック信号発生回
路２０からのクロック信号にて順次シフトレジスタ１９
に供給される。
【００１９】斯様に第２クロック信号発生回路２０から
のクロック信号にてサンプリングされた値は、ローパス
フィルタにより平滑化することが望ましいが、この平滑
は有限長のデータの平均にて行うことが出来、本実施例
ではシフトレジスタ１９に保持された各サンプリング値
を全て加算回路２１で加算することにより達成してい
る。尚、この加算回路２１からの出力は、２値信号をガ
ウスフィルタにて帯域制限した形となる。
のクロック信号にてサンプリングされた値は、ローパス
フィルタにより平滑化することが望ましいが、この平滑
は有限長のデータの平均にて行うことが出来、本実施例
ではシフトレジスタ１９に保持された各サンプリング値
を全て加算回路２１で加算することにより達成してい
る。尚、この加算回路２１からの出力は、２値信号をガ
ウスフィルタにて帯域制限した形となる。
【００２０】斯る加算回路２１からの出力信号は、判定
回路２２に供給され、当該判定回路２２にて元の２値信
号に変換される。
回路２２に供給され、当該判定回路２２にて元の２値信
号に変換される。
【００２１】また、保持回路１８に保持された値の平滑
のために、図１では保持回路１８に保持された値を受信
信号よりも高い周波数を有するクロック信号にてサンプ
リングし、これらを加算するようにしたが、図３に示す
ごとく保持回路１８の出力が供給される加算器２３と、
この加算器２３の出力信号を例えば第２クロック信号発
生回路２０からのクロック信号にて保持するＤフィリッ
プフロップ２４と、このＤフリップフロップ２４からの
出力信号に１未満の計数を積算して加算器２３に供給す
る計数器２５とよりなるリーク積分回路２６にて前記平
滑を行うようにしても良い。この場合、Ｄフリップフロ
ップ２４の出力信号が判定回路２２に供給される。
のために、図１では保持回路１８に保持された値を受信
信号よりも高い周波数を有するクロック信号にてサンプ
リングし、これらを加算するようにしたが、図３に示す
ごとく保持回路１８の出力が供給される加算器２３と、
この加算器２３の出力信号を例えば第２クロック信号発
生回路２０からのクロック信号にて保持するＤフィリッ
プフロップ２４と、このＤフリップフロップ２４からの
出力信号に１未満の計数を積算して加算器２３に供給す
る計数器２５とよりなるリーク積分回路２６にて前記平
滑を行うようにしても良い。この場合、Ｄフリップフロ
ップ２４の出力信号が判定回路２２に供給される。
【００２２】ところで、図１の構成ではフェージング等
により受信信号が減衰した場合、エッジ検出回路１３に
てデジタル信号の立上がりが検出されず、その結果、計
数回路１７にて計数される計数値が不所望に大きくな
り、正確な復調ができなくなることがある。図４はこの
点を改善した実施例を示す図であり、図１と同一部分に
は同一の符号を付してその説明を省略する。図１の構成
と異なる点は計数回路１７と保持回路１８との間に比較
回路２７及び選択回路２８からなるエッジ未検出処理回
路Ｂを挿入した点である。このエッジ未検出処理回路
Ｂ、保持回路１８及び復調信号出力回路Ａにて復調信号
出力手段が構成される。
により受信信号が減衰した場合、エッジ検出回路１３に
てデジタル信号の立上がりが検出されず、その結果、計
数回路１７にて計数される計数値が不所望に大きくな
り、正確な復調ができなくなることがある。図４はこの
点を改善した実施例を示す図であり、図１と同一部分に
は同一の符号を付してその説明を省略する。図１の構成
と異なる点は計数回路１７と保持回路１８との間に比較
回路２７及び選択回路２８からなるエッジ未検出処理回
路Ｂを挿入した点である。このエッジ未検出処理回路
Ｂ、保持回路１８及び復調信号出力回路Ａにて復調信号
出力手段が構成される。
【００２３】比較回路２７は、計数回路１７からの計数
値が入力され、この計数値と所定値とを比較し、この結
果に基づいてエッジ検出回路１３にてにデジタル信号の
エッジが正常に検出されたか否かを判定し、これに応じ
た選択信号を出力する。選択回路２８は、計数回路１７
から計数値が入力されると共に、保持回路１８から保持
された計数値が入力され、比較回路２７からの選択信号
に応じて両入力のうちの一方を選択して保持回路１８に
入力する。
値が入力され、この計数値と所定値とを比較し、この結
果に基づいてエッジ検出回路１３にてにデジタル信号の
エッジが正常に検出されたか否かを判定し、これに応じ
た選択信号を出力する。選択回路２８は、計数回路１７
から計数値が入力されると共に、保持回路１８から保持
された計数値が入力され、比較回路２７からの選択信号
に応じて両入力のうちの一方を選択して保持回路１８に
入力する。
【００２４】次にエッジ未検出処理回路Ｂの動作につい
て説明する。
て説明する。
【００２５】比較回路２７では計数回路１７から入力さ
れた計数値を所定値と比較する。所定値は、良好な受信
状態では常に計数値よりも大きくなるように設定され
る。従って、通常は比較回路２７は選択回路２８を計数
回路１７からの計数値を保持回路１８に入力するように
制御する選択信号を出力する。
れた計数値を所定値と比較する。所定値は、良好な受信
状態では常に計数値よりも大きくなるように設定され
る。従って、通常は比較回路２７は選択回路２８を計数
回路１７からの計数値を保持回路１８に入力するように
制御する選択信号を出力する。
【００２６】一方、受信信号が減衰し、エッジ検出回路
１３にてデジタル信号の本来検出されるべきエッジが検
出されない場合、計数回路１７における計数値が通常よ
り大きくなる。そして、計数値が所定値以上の値になる
と、比較回路２７は選択回路２８を、保持回路１８から
の保持された計数値を保持回路１８に入力するように制
御する選択信号を出力する。すなわち、この場合、保持
回路１８は前回保持した計数値と同じ値を保持する。
１３にてデジタル信号の本来検出されるべきエッジが検
出されない場合、計数回路１７における計数値が通常よ
り大きくなる。そして、計数値が所定値以上の値になる
と、比較回路２７は選択回路２８を、保持回路１８から
の保持された計数値を保持回路１８に入力するように制
御する選択信号を出力する。すなわち、この場合、保持
回路１８は前回保持した計数値と同じ値を保持する。
【００２７】このように、エッジ検出回路１３において
デジタル信号のエッジが正確に検出されたか否かを比較
回路２７にて判定し、その判定結果に基づいて選択回路
１８にて保持回路に入力する計数値を選択するので、フ
ェージングによる影響を軽減することが出来る。
デジタル信号のエッジが正確に検出されたか否かを比較
回路２７にて判定し、その判定結果に基づいて選択回路
１８にて保持回路に入力する計数値を選択するので、フ
ェージングによる影響を軽減することが出来る。
【００２８】また、エッジ未検出処理回路Ｂの他の構成
として、図４と同様の比較回路と、この比較回路にてデ
ジタル信号のエッジが正常に検出されなかったと判定し
たとき、保持回路１８への保持信号を禁止する手段とで
構成し、デジタル信号のエッジが正常に検出されなかっ
た場合、保持回路にて保持した計数値の更新を行わない
ようにすることもできる。
として、図４と同様の比較回路と、この比較回路にてデ
ジタル信号のエッジが正常に検出されなかったと判定し
たとき、保持回路１８への保持信号を禁止する手段とで
構成し、デジタル信号のエッジが正常に検出されなかっ
た場合、保持回路にて保持した計数値の更新を行わない
ようにすることもできる。
【００２９】斯くして、本発明の動作は達成されるが、
本発明は上述した実施例に限定されるものではなく、例
えばエッジ検出回路１３にて、入力されたデジタル信号
の立ち下がりエッジを検出するようにしたり、または立
上がりと立下がりの両エッジを検出するように構成する
等種々の変更を行うことができる。
本発明は上述した実施例に限定されるものではなく、例
えばエッジ検出回路１３にて、入力されたデジタル信号
の立ち下がりエッジを検出するようにしたり、または立
上がりと立下がりの両エッジを検出するように構成する
等種々の変更を行うことができる。
【００３０】
【発明の効果】本発明によれば、角度変調信号を受信す
る受信手段と、この受信手段にて受信された信号をデジ
タル信号に変換する変換手段と、この変換手段にて変換
されたデジタル信号のエッジを検出するエッジ検出手段
と、このエッジ検出手段から出力される検出信号の時間
間隔を計数する計数手段と、この計数手段の計数値に基
づき復調信号を出力する復調信号出力手段とを具備した
ので、従来の如く複雑な回路を用いる必要がなく、簡単
な回路構成にて角度変調信号をデジタル的に復調するこ
とができる。
る受信手段と、この受信手段にて受信された信号をデジ
タル信号に変換する変換手段と、この変換手段にて変換
されたデジタル信号のエッジを検出するエッジ検出手段
と、このエッジ検出手段から出力される検出信号の時間
間隔を計数する計数手段と、この計数手段の計数値に基
づき復調信号を出力する復調信号出力手段とを具備した
ので、従来の如く複雑な回路を用いる必要がなく、簡単
な回路構成にて角度変調信号をデジタル的に復調するこ
とができる。
【００３１】また、復調信号出力手段が、エッジ検出手
段からの検出信号に基づき計数手段の計数値を保持する
保持手段と、計数手段の計数値と所定値とを比較する比
較手段とを備えるので、フェージングの影響を軽減する
ことが出来、高精度の復調が行える。
段からの検出信号に基づき計数手段の計数値を保持する
保持手段と、計数手段の計数値と所定値とを比較する比
較手段とを備えるので、フェージングの影響を軽減する
ことが出来、高精度の復調が行える。
【図１】本発明の一実施例を示すブロック図である。
【図２】エッジ検出回路の一例を示す図である。
【図３】リーク積分回路の一例を示す図である。
【図４】本発明の他の実施例を示すブロック図である。
【図５】従来の角度変調信号復調回路を示すブロック図
である。
である。
１０ アンテナ １１ 受信回路 １２ デジタル変換回路 １３ エッジ検出回路 １４ 第１クロック信号発生回路 １７ 計数回路 １８ 保持回路 １９ シフトレジスタ ２０ 第２クロック信号発生回路 ２１ 加算回路 ２２ 判定回路 ２６ リーク積分回路 ２７ 比較回路 Ａ 復調信号出力回路
Claims (8)
- 【請求項１】 角度変調信号を受信する受信手段と、こ
の受信手段にて受信された信号をデジタル信号に変換す
る変換手段と、この変換手段にて変換されたデジタル信
号のエッジを検出するエッジ検出手段と、このエッジ検
出手段から出力される検出信号の時間間隔を計数する計
数手段と、この計数手段の計数値に基づき復調信号を出
力する復調信号出力手段とを具備したことを特徴とする
角度変調信号復調回路。 - 【請求項２】 前記復調信号出力手段が、前記エッジ検
出手段からの検出信号に基づき前記計数手段の計数値を
保持する保持手段と、前記計数手段の計数値と所定値と
を比較する比較手段とを備え、前記比較手段の比較結果
に基づいて、前記エッジ検出手段にて前記デジタル信号
のエッジが正常に検出されたか否かを判定し、前記エッ
ジが正常に検出されなかったと判定された場合、前記保
持回路に保持された前回の計数値に基づいて復調信号を
出力することを特徴とする請求項１記載の角度変調信号
復調回路。 - 【請求項３】 前記復調信号出力手段が、前記計数手段
の計数値を入力信号周波数よりも高い周波数を有するク
ロック信号にてサンプリングするサンプリング手段と、
このサンプリング手段からの出力信号を演算する演算手
段と、この演算手段からの演算出力に基づき出力すべき
データを判定する判定手段とを含むことを特徴とする請
求項１または２記載の角度変調信号復調回路。 - 【請求項４】 前記復調信号出力手段が、前記計数手段
からの出力信号を平滑するフィルタ手段を含み、このフ
ィルタ手段からの出力信号に基づき復調信号を出力する
ことを特徴とする請求項１または２記載の角度変調信号
復調回路。 - 【請求項５】 前記フィルタ手段が、リーク積分回路で
あることを特徴とする請求項４記載の角度変調信号復調
回路。 - 【請求項６】 前記エッジ検出手段は、入力されたデジ
タル信号の立上がりエッジを検出するようになされてい
ることを特徴とする請求項１、２、３、４または５記載
の角度変調信号復調回路。 - 【請求項７】 前記エッジ検出手段は、入力されたデジ
タル信号の立下がりエッジを検出するようになされてい
ることを特徴とする請求項１、２、３、４または５記載
の角度変調信号復調回路。 - 【請求項８】 前記エッジ検出手段は、入力されたデジ
タル信号の立上がり及び立下がりエッジを検出するよう
になされていることを特徴とする請求項１、２、３、４
または５記載の角度変調信号復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3644792A JPH05110613A (ja) | 1991-02-25 | 1992-02-24 | 角度変調信号復調回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-30130 | 1991-02-25 | ||
| JP3013091 | 1991-02-25 | ||
| JP3644792A JPH05110613A (ja) | 1991-02-25 | 1992-02-24 | 角度変調信号復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05110613A true JPH05110613A (ja) | 1993-04-30 |
Family
ID=26368416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3644792A Pending JPH05110613A (ja) | 1991-02-25 | 1992-02-24 | 角度変調信号復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05110613A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007074683A (ja) * | 2005-09-09 | 2007-03-22 | Ricoh Co Ltd | 受信装置及び受信信号のデータ復調方法 |
| JP2014030269A (ja) * | 2008-05-29 | 2014-02-13 | Sk Telecom Kk | デジタル高周波処理技術を利用した近距離無線信号送受信装置及び方法 |
-
1992
- 1992-02-24 JP JP3644792A patent/JPH05110613A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007074683A (ja) * | 2005-09-09 | 2007-03-22 | Ricoh Co Ltd | 受信装置及び受信信号のデータ復調方法 |
| JP2014030269A (ja) * | 2008-05-29 | 2014-02-13 | Sk Telecom Kk | デジタル高周波処理技術を利用した近距離無線信号送受信装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5122758A (en) | Differential phase demodulator for psk-modulated signals | |
| JPH06216651A (ja) | デジタルｆｍ復調装置 | |
| US8625720B2 (en) | Demodulation of a digitally frequency-modulated analog received signal by evaluation of the time intervals between the zero crossings | |
| JP3419567B2 (ja) | デジタル信号のシンボル識別点検出回路 | |
| US5933053A (en) | Burst demodulator | |
| JPH05110613A (ja) | 角度変調信号復調回路 | |
| WO2000005834A1 (en) | Carrier frequency estimator for a signal receiver | |
| EP0151394B1 (en) | Demodulator for ditital fm signals | |
| JPH11145896A (ja) | 携帯電話受信装置に送信された信号の同期を回復する方法及び装置 | |
| JPH08237314A (ja) | ４値ｆｓｋ復調回路及び多値レベル信号のディジタル復調方法 | |
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| JP3178217B2 (ja) | 直接変換受信機 | |
| US6990157B2 (en) | All-digital FSK demodulation with selectable data rate and adjustable resolution | |
| EP0822689B1 (en) | Carrier recovery in a PSK receiver | |
| US6163209A (en) | Demodulation of angle modulated carriers using a noncoherent reference | |
| JP3850887B2 (ja) | 位相変調信号に使用する方法及び装置 | |
| JP3167341B2 (ja) | 連続位相変調信号復調回路 | |
| JPH06224960A (ja) | デジタル位相変調信号を復調する方法及び装置 | |
| JPH1188449A (ja) | Ａｓｋ復調装置 | |
| US6639458B2 (en) | FM demodulator capable of providing demodulated data with high determination accuracy | |
| JP3036972B2 (ja) | 復調器 | |
| JP2744542B2 (ja) | デジタル信号受信装置 | |
| JPH0823361A (ja) | Ｔｄｍａデータ受信装置 | |
| JP2000224246A (ja) | ４値ｆｓｋ復調回路 | |
| JPH0775358B2 (ja) | 信号受信装置 |