JP3036972B2 - 復調器 - Google Patents
復調器Info
- Publication number
- JP3036972B2 JP3036972B2 JP4162297A JP16229792A JP3036972B2 JP 3036972 B2 JP3036972 B2 JP 3036972B2 JP 4162297 A JP4162297 A JP 4162297A JP 16229792 A JP16229792 A JP 16229792A JP 3036972 B2 JP3036972 B2 JP 3036972B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- demodulated
- circuit
- error pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル変調信号の
復調器に係り、特にエラーパルスの発生方式の改良に関
する。
復調器に係り、特にエラーパルスの発生方式の改良に関
する。
【０００２】
【従来の技術】図６は、従来の復調器の構成例を示す。
図６において、この復調器は、直交同期検波器（ミキサ
２、同３、移相器４、搬送波再生回路５）と、低域通過
ろ波器（６、７）と、識別器（フリップフロップ回路
（Ｆ／Ｆ）１７、同１８）と、クロック信号発生回路１
０と、エラーパルス発生回路１９とを基本的に備える。
以下、動作を説明する。
図６において、この復調器は、直交同期検波器（ミキサ
２、同３、移相器４、搬送波再生回路５）と、低域通過
ろ波器（６、７）と、識別器（フリップフロップ回路
（Ｆ／Ｆ）１７、同１８）と、クロック信号発生回路１
０と、エラーパルス発生回路１９とを基本的に備える。
以下、動作を説明する。
【０００３】端子１から入力される受信ディジタル変調
信号（例えば４ＰＳＫ）が２分岐され、一方はミキサ２
の一方の入力となり、他方はミキサ３の一方の入力とな
る。また、搬送波再生回路５で再生された搬送波信号は
直接ミキサ３の他方の入力となると共に、移相器４でπ
／２移相されてミキサ２の他方の入力となる。これによ
り、受信ディジタル変調信号は、搬相波信号とこれをπ
／２移相したものとで直交同期検波され、ミキサ２と同
３から互いに直交するアナログ復調信号（ベースバンド
信号）が出力される。
信号（例えば４ＰＳＫ）が２分岐され、一方はミキサ２
の一方の入力となり、他方はミキサ３の一方の入力とな
る。また、搬送波再生回路５で再生された搬送波信号は
直接ミキサ３の他方の入力となると共に、移相器４でπ
／２移相されてミキサ２の他方の入力となる。これによ
り、受信ディジタル変調信号は、搬相波信号とこれをπ
／２移相したものとで直交同期検波され、ミキサ２と同
３から互いに直交するアナログ復調信号（ベースバンド
信号）が出力される。
【０００４】この直交同期検波器の出力たる２系列のベ
ースバンド信号は、低域通過ろ波器（６、７）にて高調
波成分の除去処理を受けて識別器（１７、１８）とエラ
ーパルス発生回路１９とに入力する。
ースバンド信号は、低域通過ろ波器（６、７）にて高調
波成分の除去処理を受けて識別器（１７、１８）とエラ
ーパルス発生回路１９とに入力する。
【０００５】識別器（１７、１８）では、クロック信号
発生回路１０からサンプリングクロックを受けて対応す
るベースバンド信号を識別しディジタル信号を再生出力
する。図示例では、Ｆ／Ｆ１７がＰチャネルのディジタ
ル信号を端子１２とエラーパルス発生回路１９とに再生
出力し、Ｆ／Ｆ１８がＱチャネルのディジタル信号を端
子１３に再生出力する。
発生回路１０からサンプリングクロックを受けて対応す
るベースバンド信号を識別しディジタル信号を再生出力
する。図示例では、Ｆ／Ｆ１７がＰチャネルのディジタ
ル信号を端子１２とエラーパルス発生回路１９とに再生
出力し、Ｆ／Ｆ１８がＱチャネルのディジタル信号を端
子１３に再生出力する。
【０００６】エラーパルス発生回路１９は、例えば図７
に示すように構成される。図７において、Ｑチャネルの
アナログ復調信号（ベースバンド信号）は減衰器２２に
てノイズレベルまで減衰させられ雑音信号となり、合成
器２１にてＱチャネルのアナログ復調信号（ベースバン
ド信号）と合成され、Ｆ／Ｆ２３に入力する。
に示すように構成される。図７において、Ｑチャネルの
アナログ復調信号（ベースバンド信号）は減衰器２２に
てノイズレベルまで減衰させられ雑音信号となり、合成
器２１にてＱチャネルのアナログ復調信号（ベースバン
ド信号）と合成され、Ｆ／Ｆ２３に入力する。
【０００７】Ｆ／Ｆ２３は、クロック信号発生回路１０
の出力（ＣＬＫ）により合成器２１の出力を識別し、雑
音の付加されたディジタル信号を復調する。
の出力（ＣＬＫ）により合成器２１の出力を識別し、雑
音の付加されたディジタル信号を復調する。
【０００８】排他的論理和回路２４では、Ｆ／Ｆ１７の
出力（Ｐチャネルの復調ディジタル信号）とＦ／Ｆ２３
の出力（雑音の付加されたＰチャネルの復調ディジタル
信号）との相関排他的論理和を求めることによって取
り、一致しているときは“０”レベルを出力し、不一致
のときは“１”レベルを出力する。このことは、フェー
ジングや、Ｐチャネル及びＱチャネル間での符号間干渉
が生起して正しい受信レベルが確保できてない場合に
は、排他的論理和回路２４に入力するＰチャネルの復調
ディジタル信号が、ノイズの影響で直に符号誤りを生
じ、不一致を表現する“１”レベルを出力し、これがエ
ラーパルスとして出力されることを意味している。
出力（Ｐチャネルの復調ディジタル信号）とＦ／Ｆ２３
の出力（雑音の付加されたＰチャネルの復調ディジタル
信号）との相関排他的論理和を求めることによって取
り、一致しているときは“０”レベルを出力し、不一致
のときは“１”レベルを出力する。このことは、フェー
ジングや、Ｐチャネル及びＱチャネル間での符号間干渉
が生起して正しい受信レベルが確保できてない場合に
は、排他的論理和回路２４に入力するＰチャネルの復調
ディジタル信号が、ノイズの影響で直に符号誤りを生
じ、不一致を表現する“１”レベルを出力し、これがエ
ラーパルスとして出力されることを意味している。
【０００９】論理積回路２５では、排他的論理和回路２
４の出力とクロック信号発生回路１０の出力（ＣＬＫ）
との論理積を取り、排他的論理和回路２４の出力が
“１”レベルのとき、即ち、復調ディジタル信号が誤っ
ているときは、端子１４にエラーパルス信号を出力す
る。
４の出力とクロック信号発生回路１０の出力（ＣＬＫ）
との論理積を取り、排他的論理和回路２４の出力が
“１”レベルのとき、即ち、復調ディジタル信号が誤っ
ているときは、端子１４にエラーパルス信号を出力す
る。
【００１０】なお、このエラーパルス信号は、回線品質
監視システムでの監視信号、回線切替システムでの切替
信号等として利用される。
監視システムでの監視信号、回線切替システムでの切替
信号等として利用される。
【００１１】
【発明が解決しようとする課題】上述した従来の復調器
では、エラーパルス信号を発生するのに、一方のアナロ
グ復調信号から雑音信号を形成し、それを他方のアナロ
グ復調信号に付加してフリップフロップで雑音の付加さ
れたディジタル信号を識別復調し、これと本来の復調デ
ィジタル信号との相関判定をするようにしているが、ア
ナログ回路を含むので回路が複雑化し、復調器全体のＬ
ＳＩ化による小型化、低価格化が困難であるという問題
がある。
では、エラーパルス信号を発生するのに、一方のアナロ
グ復調信号から雑音信号を形成し、それを他方のアナロ
グ復調信号に付加してフリップフロップで雑音の付加さ
れたディジタル信号を識別復調し、これと本来の復調デ
ィジタル信号との相関判定をするようにしているが、ア
ナログ回路を含むので回路が複雑化し、復調器全体のＬ
ＳＩ化による小型化、低価格化が困難であるという問題
がある。
【００１２】本発明の目的は、ＬＳＩ化による小型化、
低価格化を可能にする復調器を提供することにある。
低価格化を可能にする復調器を提供することにある。
【００１３】
【課題を解決するための手段】 前記目的を達成するた
めに、本発明の復調器は、受信入力されるディジタル変
調信号について直交同期検波を行ない、互いに直交する
２系統のアナログ復調信号（ベースバンド信号）を出力
する直交同期検波器と； 前記２系統のアナログ復調信号の各々について識別処理
を共通のサンプリングクロックにより行い複数ビットの
復調ディジタル信号を出力する２つのＡ／Ｄ変換器と； 前記２つのＡ／Ｄ変換器の一方の出力及び前記サンプリ
ングクロックを受けて、前記アナログ復調信号の信号点
が前記復調ディジタル信号の最上位ビットにより識別さ
れる主信号識別点と前記最上位ビット以下の下位ビット
で規定される判定領域の内外何れにあるかを判定し、前
記判定領域内のときは前記サンプリングクロックをエラ
ーパルス信号として出力するエラーパルス発生回路と； を備えたことを特徴とする。
めに、本発明の復調器は、受信入力されるディジタル変
調信号について直交同期検波を行ない、互いに直交する
２系統のアナログ復調信号（ベースバンド信号）を出力
する直交同期検波器と； 前記２系統のアナログ復調信号の各々について識別処理
を共通のサンプリングクロックにより行い複数ビットの
復調ディジタル信号を出力する２つのＡ／Ｄ変換器と； 前記２つのＡ／Ｄ変換器の一方の出力及び前記サンプリ
ングクロックを受けて、前記アナログ復調信号の信号点
が前記復調ディジタル信号の最上位ビットにより識別さ
れる主信号識別点と前記最上位ビット以下の下位ビット
で規定される判定領域の内外何れにあるかを判定し、前
記判定領域内のときは前記サンプリングクロックをエラ
ーパルス信号として出力するエラーパルス発生回路と； を備えたことを特徴とする。
【００１４】
【作用】次に、前記の如く構成される本発明の復調器の
作用を説明する。本発明では、直交同期検波後の２系列
のベースバンド信号をそれぞれＡ／Ｄ変換器で識別し、
一方のＡ／Ｄ変換器の出力をエラーパルス発生回路に入
力し、ベースバンド信号の信号点が信号点におけるレベ
ルが正常か異常かを判定すべく、２系列のベースバンド
信号のそれぞれについて、最上位ビットの「１」と
「０」の弁別点を中心として受信レベルの異常を判定す
べく設定する判定領域の内外何れにあるかを判定し、判
定領域内のときは、受信入力が正常でなく正しい復調デ
ータが得られないという誤動作を示すパルス信号（エラ
ーパルス信号）を出力する。
作用を説明する。本発明では、直交同期検波後の２系列
のベースバンド信号をそれぞれＡ／Ｄ変換器で識別し、
一方のＡ／Ｄ変換器の出力をエラーパルス発生回路に入
力し、ベースバンド信号の信号点が信号点におけるレベ
ルが正常か異常かを判定すべく、２系列のベースバンド
信号のそれぞれについて、最上位ビットの「１」と
「０」の弁別点を中心として受信レベルの異常を判定す
べく設定する判定領域の内外何れにあるかを判定し、判
定領域内のときは、受信入力が正常でなく正しい復調デ
ータが得られないという誤動作を示すパルス信号（エラ
ーパルス信号）を出力する。
【００１５】ここに、エラーパルス発生回路は論理回路
により構成されるので、判定領域の範囲は任意に設定で
きる。従って、伝送路の品質等に柔軟に対応でき、適切
な監視信号ないしは切替信号等としてのエラーパルスを
発生できる。また、エラーパルス発生回路はアナログ回
路を含まないので、復調器全体のＬＳＩ化が可能とな
り、復調器の小型化、低価格化が可能となる。
により構成されるので、判定領域の範囲は任意に設定で
きる。従って、伝送路の品質等に柔軟に対応でき、適切
な監視信号ないしは切替信号等としてのエラーパルスを
発生できる。また、エラーパルス発生回路はアナログ回
路を含まないので、復調器全体のＬＳＩ化が可能とな
り、復調器の小型化、低価格化が可能となる。
【００１６】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は、本発明の一実施例に係る復調器を示す。
この復調器は、識別器としてＡ／Ｄ変換器（８、９）を
用い、一方のＡ／Ｄ変換器８の出力をエラーパルス発生
回路１１に入力し、誤動作の有無を判断するようにした
ものである。従って、エラーパルス発生回路１１は論理
回路で構成される。
する。図１は、本発明の一実施例に係る復調器を示す。
この復調器は、識別器としてＡ／Ｄ変換器（８、９）を
用い、一方のＡ／Ｄ変換器８の出力をエラーパルス発生
回路１１に入力し、誤動作の有無を判断するようにした
ものである。従って、エラーパルス発生回路１１は論理
回路で構成される。
【００１７】Ａ／Ｄ変換器８と同９は、その識別ビット
数はディジタル変調方式の種類（４ＰＳＫ、１６ＱＡ
Ｍ、６４ＱＡＭ、２５６ＱＡＭ等）で異なるが、以下、
４ビット構成の場合について説明する。
数はディジタル変調方式の種類（４ＰＳＫ、１６ＱＡ
Ｍ、６４ＱＡＭ、２５６ＱＡＭ等）で異なるが、以下、
４ビット構成の場合について説明する。
【００１８】Ａ／Ｄ変換器８と同９は、クロック信号発
生回路１０の出力クロックを共通のサンプリングクロッ
クとして低域通過ろ波器（６、７）でろ波処理された２
系列のベースバンド信号の対応するものを識別し、その
内容を４ビットのディジタル信号として出力する。具体
的には、Ａ／Ｄ変換器８（９）は図２に示すように動作
する。
生回路１０の出力クロックを共通のサンプリングクロッ
クとして低域通過ろ波器（６、７）でろ波処理された２
系列のベースバンド信号の対応するものを識別し、その
内容を４ビットのディジタル信号として出力する。具体
的には、Ａ／Ｄ変換器８（９）は図２に示すように動作
する。
【００１９】図２において、例として示すＰチャネルの
アナログ復調信号の主信号識別点はアイパターンのサン
プリング点即ち、アナログ復調信号のレベルの「１」も
しくは「０」を弁別する識別点であり、この主信号識別
点とアナログ復調信号（入力ベースバンド信号）のレベ
ル「１」及び「０」に対応する上下２つの信号点●との
間の距離の値がＤ１、Ｄ２、Ｄ３、Ｄ４の４ビットで示
される。Ｄ１は受信レベルを表現する最上位ビット（Ｍ
ＳＢ）であり、復調信号として１２（Ｐチャネル出力端
子）と１３（Ｑチャネル出力端子）から図外へ送出され
る一方、Ａ／Ｄ変換器８の全出力４ビットはエラーパル
ス発生回路１１の判定回路１５に与えられる（図３）。
アナログ復調信号の主信号識別点はアイパターンのサン
プリング点即ち、アナログ復調信号のレベルの「１」も
しくは「０」を弁別する識別点であり、この主信号識別
点とアナログ復調信号（入力ベースバンド信号）のレベ
ル「１」及び「０」に対応する上下２つの信号点●との
間の距離の値がＤ１、Ｄ２、Ｄ３、Ｄ４の４ビットで示
される。Ｄ１は受信レベルを表現する最上位ビット（Ｍ
ＳＢ）であり、復調信号として１２（Ｐチャネル出力端
子）と１３（Ｑチャネル出力端子）から図外へ送出され
る一方、Ａ／Ｄ変換器８の全出力４ビットはエラーパル
ス発生回路１１の判定回路１５に与えられる（図３）。
【００２０】図３において、エラーパルス発生回路１１
は、判定回路１５と論理積回路１６とで構成される。
は、判定回路１５と論理積回路１６とで構成される。
【００２１】判定回路１５は、４ビットのディジタル信
号（Ｄ１、Ｄ２、Ｄ３、Ｄ４）を受けてアナログ復調信
号の最上位ビットとしてのＤ１が「１」（上方）もしく
は「０」（下方）であることを示す信号点●（図２）が
主信号識別点を含む所定範囲に設定した判定領域の内外
何れにあるかを判定し、その判定信号を出力する。具体
的には、判定回路１５は、例えば図４に示すように構成
され、図５に示すように動作する。
号（Ｄ１、Ｄ２、Ｄ３、Ｄ４）を受けてアナログ復調信
号の最上位ビットとしてのＤ１が「１」（上方）もしく
は「０」（下方）であることを示す信号点●（図２）が
主信号識別点を含む所定範囲に設定した判定領域の内外
何れにあるかを判定し、その判定信号を出力する。具体
的には、判定回路１５は、例えば図４に示すように構成
され、図５に示すように動作する。
【００２２】即ち、判定領域は、図５に示すように、主
信号識別点から図中上方のＤ１＝１、Ｄ２＝０、Ｄ３＝
０、Ｄ４＝０で規定される範囲と主信号識別点から図中
下方のＤ１＝０、Ｄ２＝１、Ｄ３＝１、Ｄ４＝１で規定
される範囲とに設定され、アナログ復調信号の信号点●
が、この判定領域の外（例えばＡ）にあるときは復調デ
ータのレベルは正常であると判定して論理和回路２８か
ら“０”が出力され、この判定領域の内側（Ｂ）にある
ときは復調データのレベルは異常であると判定して論理
和回路２８から“１”が出力される。
信号識別点から図中上方のＤ１＝１、Ｄ２＝０、Ｄ３＝
０、Ｄ４＝０で規定される範囲と主信号識別点から図中
下方のＤ１＝０、Ｄ２＝１、Ｄ３＝１、Ｄ４＝１で規定
される範囲とに設定され、アナログ復調信号の信号点●
が、この判定領域の外（例えばＡ）にあるときは復調デ
ータのレベルは正常であると判定して論理和回路２８か
ら“０”が出力され、この判定領域の内側（Ｂ）にある
ときは復調データのレベルは異常であると判定して論理
和回路２８から“１”が出力される。
【００２３】論理積回路１６では、判定回路１５の出力
（“１”または“０”）とクロック信号発生回路１０の
出力クロックＣＬＫとの論理積を取り、判定回路１５の
出力が“０”レベルのときは、“０”レベルをエラーパ
ルス信号として出力する。これにより外部へ送出した復
調ディジタル信号の正しいことが示される。
（“１”または“０”）とクロック信号発生回路１０の
出力クロックＣＬＫとの論理積を取り、判定回路１５の
出力が“０”レベルのときは、“０”レベルをエラーパ
ルス信号として出力する。これにより外部へ送出した復
調ディジタル信号の正しいことが示される。
【００２４】一方、論理積回路１６は、クロック信号発
生回路１０の出力クロックＣＬＫとの論理積を取り、判
定回路１５の出力が“１”レベルのときはクロックＣＬ
Ｋをエラーパルス信号として出力する。これにより外部
へ送出した復調ディジタル信号が誤りであることが示さ
れる。
生回路１０の出力クロックＣＬＫとの論理積を取り、判
定回路１５の出力が“１”レベルのときはクロックＣＬ
Ｋをエラーパルス信号として出力する。これにより外部
へ送出した復調ディジタル信号が誤りであることが示さ
れる。
【００２５】なお、判定回路１５での判定領域の範囲は
伝送路の品質等を勘案してシステム設計時に予め定めら
れるが、その設定は論理回路の組み合わせで任意になし
得ることは以上の説明から明らかである。
伝送路の品質等を勘案してシステム設計時に予め定めら
れるが、その設定は論理回路の組み合わせで任意になし
得ることは以上の説明から明らかである。
【００２６】
【発明の効果】以上説明したように、本発明の復調器に
よれば、直交同期検波後の２系列のベースバンド信号を
それぞれＡ／Ｄ変換器で識別し、一方のＡ／Ｄ変換器の
出力をエラーパルス発生回路に入力し、ベースバンド信
号の信号点が判定領域の内外何れにあるかを判定し、領
域外のとき誤動作を示すパルス信号（エラーパルス信
号）を出力するが、エラーパルス発生回路は論理回路に
より構成されるので、判定領域の範囲は任意に設定でき
る。従って、伝送路の品質等に柔軟に対応でき、適切な
監視信号ないしは切替信号等としてのエラーパルスを発
生できる。また、エラーパルス発生回路はアナログ回路
を含まないので、復調器全体のＬＳＩ化が可能となり、
復調器の小型化、低価格化が可能となる効果がある。
よれば、直交同期検波後の２系列のベースバンド信号を
それぞれＡ／Ｄ変換器で識別し、一方のＡ／Ｄ変換器の
出力をエラーパルス発生回路に入力し、ベースバンド信
号の信号点が判定領域の内外何れにあるかを判定し、領
域外のとき誤動作を示すパルス信号（エラーパルス信
号）を出力するが、エラーパルス発生回路は論理回路に
より構成されるので、判定領域の範囲は任意に設定でき
る。従って、伝送路の品質等に柔軟に対応でき、適切な
監視信号ないしは切替信号等としてのエラーパルスを発
生できる。また、エラーパルス発生回路はアナログ回路
を含まないので、復調器全体のＬＳＩ化が可能となり、
復調器の小型化、低価格化が可能となる効果がある。
【図１】本発明の一実施例に係る復調器の構成ブロック
図である。
図である。
【図２】Ａ／Ｄ変換器の入出力関係図である。
【図３】エラーパルス発生回路の構成及びＡ／Ｄ変換器
との関係図である。
との関係図である。
【図４】判定回路の回路図である。
【図５】エラーパルス発生回路の動作説明図である。
【図６】従来の復調器の構成ブロック図である。
【図７】従来のエラーパルス発生回路の回路図である。
２，３ ミキサ ４ 移相器 ５ 搬送波再生回路 ６，７ 低域通過ろ波器 ８，９ Ａ／Ｄ変換器 １０ クロック信号発生回路 １１ エラーパルス発生回路 １５ 判定回路 １６ 論理積回路
Claims (1)
- 【請求項１】受信入力されるディジタル変調信号につい
て直交同期検波を行ない、互いに直交する２系統のアナ
ログ復調信号（ベースバンド信号）を出力する直交同期
検波器と； 前記２系統のアナログ復調信号の各々について識別処理
を共通のサンプリングクロックにより行い複数ビットの
復調ディジタル信号を出力する２つのＡ／Ｄ変換器と； 前記２つのＡ／Ｄ変換器の一方の出力及び前記サンプリ
ングクロックを受けて、前記アナログ復調信号の信号点
が前記復調ディジタル信号の最上位ビットにより識別さ
れる主信号識別点と前記最上位ビット以下の下位ビット
で規定される判定領域の内外何れにあるかを判定し、前
記判定領域内のときは前記サンプリングクロックをエラ
ーパルス信号として出力するエラーパルス発生回路と； を備えたことを特徴とする復調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4162297A JP3036972B2 (ja) | 1992-05-28 | 1992-05-28 | 復調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4162297A JP3036972B2 (ja) | 1992-05-28 | 1992-05-28 | 復調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05336182A JPH05336182A (ja) | 1993-12-17 |
| JP3036972B2 true JP3036972B2 (ja) | 2000-04-24 |
Family
ID=15751822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4162297A Expired - Fee Related JP3036972B2 (ja) | 1992-05-28 | 1992-05-28 | 復調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3036972B2 (ja) |
-
1992
- 1992-05-28 JP JP4162297A patent/JP3036972B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05336182A (ja) | 1993-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1287127C (en) | Fsk demodulation circuit | |
| JP3414052B2 (ja) | 位相変調信号復調方式 | |
| EP0464814B1 (en) | Demodulator circuit for demodulating PSK modulated signals | |
| CA1232035A (en) | Frequency demodulator for recovering digital signals | |
| JPH09214578A (ja) | 搬送波再生回路 | |
| US4439863A (en) | Partial response system with simplified detection | |
| JP3403849B2 (ja) | 多重無線装置の受信部に設けられるクロック位相検出回路及びクロック再生回路 | |
| US4283682A (en) | Erasure zone decision feedback phase lock loop for carrier recovery in data modems | |
| JPH0621992A (ja) | 復調器 | |
| JP3108364B2 (ja) | データ復調装置 | |
| US5081650A (en) | Data receiver | |
| JP3036972B2 (ja) | 復調器 | |
| EP0643511B1 (en) | Synchronization circuit for subcarrier signal | |
| JPH09247226A (ja) | 直交変調波復調装置 | |
| JP3076519B2 (ja) | ビット同期回路及びビット同期方法 | |
| JPH09289504A (ja) | データ復調装置 | |
| JPH09181779A (ja) | Ｆｓｋ復調回路 | |
| EP0534180B1 (en) | MSK signal demodulating circuit | |
| JPH0748677B2 (ja) | 等化器 | |
| JP2853920B2 (ja) | 伝送路状態検出装置 | |
| JP3561595B2 (ja) | Ｒｄｓ受信装置 | |
| US7366233B1 (en) | Assembly for measurement demodulation and modulation error detection of a digitally modulated receive signal | |
| JP3167341B2 (ja) | 連続位相変調信号復調回路 | |
| JPH043552A (ja) | Ｇｍｓｋ変調波の符号識別再生装置 | |
| JPH07114424B2 (ja) | 搬送波同期復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |