JP2931454B2 - ディジタル位相変調信号復調回路 - Google Patents
ディジタル位相変調信号復調回路Info
- Publication number
- JP2931454B2 JP2931454B2 JP24368391A JP24368391A JP2931454B2 JP 2931454 B2 JP2931454 B2 JP 2931454B2 JP 24368391 A JP24368391 A JP 24368391A JP 24368391 A JP24368391 A JP 24368391A JP 2931454 B2 JP2931454 B2 JP 2931454B2
- Authority
- JP
- Japan
- Prior art keywords
- carrier signal
- phase
- signal
- digital
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル位相変調を
施した搬送波信号を復調してディジタル信号を再生する
ディジタル位相変調信号復調回路に関し、特に、移動通
信等に用いるために低消費電力の回路構成により高速で
動作し得るようにしたものである。
施した搬送波信号を復調してディジタル信号を再生する
ディジタル位相変調信号復調回路に関し、特に、移動通
信等に用いるために低消費電力の回路構成により高速で
動作し得るようにしたものである。
【０００２】
【従来の技術】ディジタル位相変調を施した搬送波信号
に対する復調回路方式としては、一般に、同期検波方式
と遅延検波方式とが主に用いられている。しかしなが
ら、移動通信においては、受信地点の移動に伴う受信電
界の変化、特に、多重伝搬により、変動の激しいフェー
ジングが生ずるので、同期検波に要する受信搬送波に確
実に同期した再生搬送波が得難く、同期検波特性が劣化
するので、一般に、遅延検波方式が専ら用いられてい
る。
に対する復調回路方式としては、一般に、同期検波方式
と遅延検波方式とが主に用いられている。しかしなが
ら、移動通信においては、受信地点の移動に伴う受信電
界の変化、特に、多重伝搬により、変動の激しいフェー
ジングが生ずるので、同期検波に要する受信搬送波に確
実に同期した再生搬送波が得難く、同期検波特性が劣化
するので、一般に、遅延検波方式が専ら用いられてい
る。
【０００３】
【発明が解決しようとする課題】しかして、遅延検波方
式のディジタル位相変調搬送波信号復調回路は、従来、
図１に示す回路構成が用いられていた。すなわち、図１
に示す従来構成においては、ディジタル位相変調通信で
最も普通に多用される直交位相変調搬送波信号を遅延検
波方式によって復調するにあたり、入力被変調搬送波信
号を、乗算器２および４に導くとともに、遅延器10に導
いてディジタル変調信号における１タイムスロットＴだ
け遅延させたうえで、移相器12および13を介し、π／４
および−π／４、すなわち、45°および−45°だけそれ
ぞれ位相シフトを加えたものを乗算器２および４に供給
して入力被変調搬送波信号にそれぞれ乗算し、それらの
乗算出力を低域通過フィルタ(LPF) ５および７にそれぞ
れ供給し、搬送波周波数の成分を除去して取出した変調
ディジタル信号成分を判定器14に導き、タイミング信号
の制御のもとに、１タイムスロット距った被変調搬送波
信号相互間の位相比較により差動変換に基づいて変調デ
ィジタル信号を再生し、その再生出力ディジタル信号を
シリアル・パラレル変換器11を介して各ビット並列に取
出していた。
式のディジタル位相変調搬送波信号復調回路は、従来、
図１に示す回路構成が用いられていた。すなわち、図１
に示す従来構成においては、ディジタル位相変調通信で
最も普通に多用される直交位相変調搬送波信号を遅延検
波方式によって復調するにあたり、入力被変調搬送波信
号を、乗算器２および４に導くとともに、遅延器10に導
いてディジタル変調信号における１タイムスロットＴだ
け遅延させたうえで、移相器12および13を介し、π／４
および−π／４、すなわち、45°および−45°だけそれ
ぞれ位相シフトを加えたものを乗算器２および４に供給
して入力被変調搬送波信号にそれぞれ乗算し、それらの
乗算出力を低域通過フィルタ(LPF) ５および７にそれぞ
れ供給し、搬送波周波数の成分を除去して取出した変調
ディジタル信号成分を判定器14に導き、タイミング信号
の制御のもとに、１タイムスロット距った被変調搬送波
信号相互間の位相比較により差動変換に基づいて変調デ
ィジタル信号を再生し、その再生出力ディジタル信号を
シリアル・パラレル変換器11を介して各ビット並列に取
出していた。
【０００４】かかる従来構成の遅延検波方式復調回路に
おいては、遅延器10により入力搬送波信号を１タイムス
ロット間隔Ｔだけ遅延させる際にディジタル回路を使用
した場合には、搬送波周波数より遥かに高い繰返し周波
数のクロック信号により入力搬送波信号をオーバサンプ
ルして遅延させなければならないが、ディジタル回路は
消費電力が回路動作の速度に比例して増大するので、復
調回路の消費電力が大きくなるという問題があり、さら
に、入力搬送波とは位相同期していない局部搬送波を用
いて１タイムスロット間隔だけ遅延した入力搬送波信号
との間の位相差を検出して位相変調ディジタル信号を再
生するための演算処理過程が極めて複雑で回路構成が複
雑化するという問題があった。かかる消費電力増大の問
題と回路構成の複雑大型化の問題とは、ディジタル位相
変調を多用する移動通信機、特に、使用可能の電力に限
りがある携帯電話機などの携帯用通信機にとっては早急
な解決を要する課題であった。
おいては、遅延器10により入力搬送波信号を１タイムス
ロット間隔Ｔだけ遅延させる際にディジタル回路を使用
した場合には、搬送波周波数より遥かに高い繰返し周波
数のクロック信号により入力搬送波信号をオーバサンプ
ルして遅延させなければならないが、ディジタル回路は
消費電力が回路動作の速度に比例して増大するので、復
調回路の消費電力が大きくなるという問題があり、さら
に、入力搬送波とは位相同期していない局部搬送波を用
いて１タイムスロット間隔だけ遅延した入力搬送波信号
との間の位相差を検出して位相変調ディジタル信号を再
生するための演算処理過程が極めて複雑で回路構成が複
雑化するという問題があった。かかる消費電力増大の問
題と回路構成の複雑大型化の問題とは、ディジタル位相
変調を多用する移動通信機、特に、使用可能の電力に限
りがある携帯電話機などの携帯用通信機にとっては早急
な解決を要する課題であった。
【０００５】
【課題を解決するための手段】本発明の目的は、上述し
た従来の課題を解決し、簡単な回路構成による低消費電
力のディジタル位相変調信号復調回路を提供することに
ある。すなわち、本発明ディジタル位相変調信号復調回
路は、ディジタル位相変調した入力搬送波信号とほぼ同
一の周波数を有する任意位相の局部搬送波信号を発生さ
せる局部搬送波発生器と、前記入力搬送波信号と前記局
部搬送波信号との相対位相に対応する位相情報と当該位
相情報とは前記ディジタル位相変調における１タイムス
ロット分の期間だけずらした前記相対位相に対応する位
相情報との差を表わす差動値を前記相対位相の所要範囲
に亘りあらかじめ順次に記憶するとともに、当該順次の
差動値にそれぞれ対応した前記入力搬送波信号復調出力
のディジタル信号をあらかじめ順次に記憶した記憶装置
とを備え、新たに入来した前記入力搬送波信号に対応し
た前記差動値により前記記憶装置をアクセスして取出し
た前記ディジタル信号を当該新たに入来した入力搬送波
信号の復調出力とするディジタル位相変調信号復調回路
において、該ディジタル位相変調信号復調回路は、前記
局部搬送波信号の位相を360/N 度ずつ順次にシフトさせ
てそれぞれクロック入力とした順次のＮ個のレジスタを
備え、当該順次のＮ個のレジスタに前記新たに入来した
入力搬送波信号を並列に供給したときに、当該順次のＮ
個のレジスタのうち、順次の出力が“０”から“１”
に、もしくは、“１”から“０”に変わったレジスタの
前記クロック位相シフトの順位を前記相対位相に対応す
る位相情報としたことを特徴とするものである。
た従来の課題を解決し、簡単な回路構成による低消費電
力のディジタル位相変調信号復調回路を提供することに
ある。すなわち、本発明ディジタル位相変調信号復調回
路は、ディジタル位相変調した入力搬送波信号とほぼ同
一の周波数を有する任意位相の局部搬送波信号を発生さ
せる局部搬送波発生器と、前記入力搬送波信号と前記局
部搬送波信号との相対位相に対応する位相情報と当該位
相情報とは前記ディジタル位相変調における１タイムス
ロット分の期間だけずらした前記相対位相に対応する位
相情報との差を表わす差動値を前記相対位相の所要範囲
に亘りあらかじめ順次に記憶するとともに、当該順次の
差動値にそれぞれ対応した前記入力搬送波信号復調出力
のディジタル信号をあらかじめ順次に記憶した記憶装置
とを備え、新たに入来した前記入力搬送波信号に対応し
た前記差動値により前記記憶装置をアクセスして取出し
た前記ディジタル信号を当該新たに入来した入力搬送波
信号の復調出力とするディジタル位相変調信号復調回路
において、該ディジタル位相変調信号復調回路は、前記
局部搬送波信号の位相を360/N 度ずつ順次にシフトさせ
てそれぞれクロック入力とした順次のＮ個のレジスタを
備え、当該順次のＮ個のレジスタに前記新たに入来した
入力搬送波信号を並列に供給したときに、当該順次のＮ
個のレジスタのうち、順次の出力が“０”から“１”
に、もしくは、“１”から“０”に変わったレジスタの
前記クロック位相シフトの順位を前記相対位相に対応す
る位相情報としたことを特徴とするものである。
【０００６】
【作用】したがって、本発明ディジタル位相変調信号復
調回路においては、比較的簡易な信号処理を行なう簡単
な回路構成によって低消費電力のディジタル位相変調信
号復調を行なうことができる。
調回路においては、比較的簡易な信号処理を行なう簡単
な回路構成によって低消費電力のディジタル位相変調信
号復調を行なうことができる。
【０００７】
【実施例】以下に図面を参照して実施例につき本発明を
詳細に説明する。本発明ディジタル位相変調信号復調回
路は、その上位概念においては、図１に示した従来の遅
延検波方式復調回路において入力搬送波信号を１タイム
スロット期間遅延させて得ていた遅延搬送波信号の替わ
りに任意位相で同一周波数の局部搬送波信号を用い、従
来判定器14で行なっていた１タイムスロット間隔相互間
の位相比較による差動変換に基づく変調ディジタル信号
再生のための複雑な演算処理を一切排し、入力・局部両
搬送波間の位相差と演算出力ディジタル信号との対応を
360 度の範囲に亘る位相差につき予め演算して記憶させ
たリードオンリメモリをルックアップ方式でアクセスす
ることにより、変調ディジタル信号を再生するようにし
たものである。
詳細に説明する。本発明ディジタル位相変調信号復調回
路は、その上位概念においては、図１に示した従来の遅
延検波方式復調回路において入力搬送波信号を１タイム
スロット期間遅延させて得ていた遅延搬送波信号の替わ
りに任意位相で同一周波数の局部搬送波信号を用い、従
来判定器14で行なっていた１タイムスロット間隔相互間
の位相比較による差動変換に基づく変調ディジタル信号
再生のための複雑な演算処理を一切排し、入力・局部両
搬送波間の位相差と演算出力ディジタル信号との対応を
360 度の範囲に亘る位相差につき予め演算して記憶させ
たリードオンリメモリをルックアップ方式でアクセスす
ることにより、変調ディジタル信号を再生するようにし
たものである。
【０００８】図２に示す上記のごとき本発明の上位概念
から派生する復調回路の構成例においては、直交位相変
調を施した入力搬送波信号の搬送波周波数f0とほぼ同一
の搬送波周波数f0l を有する任意位相の局部搬送波信号
を局部搬送波発生器１から得て乗算器２に供給するとと
もに、移相器３を介し、π／２すなわち90度の位相シフ
トを施して乗算器４にも供給する。これらの乗算器２，
４にはディジタル位相変調を施した入力搬送波信号を並
列に供給して、位相が互いにπ／２だけ異なる局部搬送
波信号と乗算する。
から派生する復調回路の構成例においては、直交位相変
調を施した入力搬送波信号の搬送波周波数f0とほぼ同一
の搬送波周波数f0l を有する任意位相の局部搬送波信号
を局部搬送波発生器１から得て乗算器２に供給するとと
もに、移相器３を介し、π／２すなわち90度の位相シフ
トを施して乗算器４にも供給する。これらの乗算器２，
４にはディジタル位相変調を施した入力搬送波信号を並
列に供給して、位相が互いにπ／２だけ異なる局部搬送
波信号と乗算する。
【０００９】入力搬送波信号と局部搬送波信号との相対
位相は、両者の周波数差f0〜f0l に相当した速度で変化
しているので、入力ディジタル位相変調搬送波信号の変
調による位相を判定すべきデータ判定時点ｔにおける位
相は、局部搬送波信号の位相に対し、上述した周波数差
に相当する速度で回転している。かかる位相関係にある
入力搬送波信号と互いに直交する２局部搬送波信号との
乗算器２および４による乗算出力を低域通過フィルタ(L
PF)５および７にそれぞれ供給し、ベースバンド信号成
分をなす直交位相変調ディジタル信号成分のみを取出
す。この直交位相変調信号成分については、図３に示す
ように、同相成分の出力電圧V1と直交成分の出力電圧V2
とが定まれば、入力搬送波信号と局部搬送波信号とのデ
ータ判定時点ｔにおける絶対位相差φt が明らかにな
る。LPF ５および７から取出したかかる状態のベースバ
ンド信号成分をアナログ・ディジタル変換器(A/D) ６お
よび８にそれぞれ供給して、ディジタル変調信号と同等
の繰返し周期のクロック信号によりそれぞれディジタル
データに変換し、それらのディジタルデータをリードオ
ンリメモリ(ROM) ９に供給するとともに、Ｄフリップフ
ロップよりなる遅延器10を介して１タイムスロット間隔
Ｔだけ遅延させたうえで同じくリードオンリメモリ(RO
M) ９に供給する。
位相は、両者の周波数差f0〜f0l に相当した速度で変化
しているので、入力ディジタル位相変調搬送波信号の変
調による位相を判定すべきデータ判定時点ｔにおける位
相は、局部搬送波信号の位相に対し、上述した周波数差
に相当する速度で回転している。かかる位相関係にある
入力搬送波信号と互いに直交する２局部搬送波信号との
乗算器２および４による乗算出力を低域通過フィルタ(L
PF)５および７にそれぞれ供給し、ベースバンド信号成
分をなす直交位相変調ディジタル信号成分のみを取出
す。この直交位相変調信号成分については、図３に示す
ように、同相成分の出力電圧V1と直交成分の出力電圧V2
とが定まれば、入力搬送波信号と局部搬送波信号とのデ
ータ判定時点ｔにおける絶対位相差φt が明らかにな
る。LPF ５および７から取出したかかる状態のベースバ
ンド信号成分をアナログ・ディジタル変換器(A/D) ６お
よび８にそれぞれ供給して、ディジタル変調信号と同等
の繰返し周期のクロック信号によりそれぞれディジタル
データに変換し、それらのディジタルデータをリードオ
ンリメモリ(ROM) ９に供給するとともに、Ｄフリップフ
ロップよりなる遅延器10を介して１タイムスロット間隔
Ｔだけ遅延させたうえで同じくリードオンリメモリ(RO
M) ９に供給する。
【００１０】そのリードオンリメモリ(ROM) ９において
は、前述したように同相成分と直交成分とによって定ま
るデータ判定時点ｔにおける絶対位相φt と１タイムス
ロットＴだけ前の時点ｔ‐Ｔにおける絶対位相φt-T と
に基づき、１タイムスロット間隔のディジタル位相変調
信号における位相差から差動変換により演算して求める
演算結果として得られる遅延検波出力のディジタル信号
データを２πすなわち360 度の範囲の位相差について予
め順次に記憶させてあり、新たな入力ディジタル位相変
調搬送波信号について前述したようにして求めた新たな
位相差データによりアクセスして、タイミング信号の制
御のもとに、その位相差データに対応したディジタル信
号データを遅延検波出力として取出し、シリアル・パラ
レル変換器11を介して出力する。
は、前述したように同相成分と直交成分とによって定ま
るデータ判定時点ｔにおける絶対位相φt と１タイムス
ロットＴだけ前の時点ｔ‐Ｔにおける絶対位相φt-T と
に基づき、１タイムスロット間隔のディジタル位相変調
信号における位相差から差動変換により演算して求める
演算結果として得られる遅延検波出力のディジタル信号
データを２πすなわち360 度の範囲の位相差について予
め順次に記憶させてあり、新たな入力ディジタル位相変
調搬送波信号について前述したようにして求めた新たな
位相差データによりアクセスして、タイミング信号の制
御のもとに、その位相差データに対応したディジタル信
号データを遅延検波出力として取出し、シリアル・パラ
レル変換器11を介して出力する。
【００１１】なお、直交位相変調搬送波信号の１タイム
スロット間隔の位相差に基づく差動変換による遅延検波
出力データの判定としては、本来あるべき位相差に対し
て±π／４の範囲においては同一符号のデータが得られ
るものと判定する。例えば、１タイムスロット前のデー
タとの位相変化がπ／２である変調ディジタル信号
（０，１）が入来したときに、遅延検波される位相差が
π／４乃至３π／４の範囲にあれば、適正な変調ディジ
タル信号（０，１）であると判定する。変調ディジタル
信号により位相変調した入力搬送波信号と局部搬送波信
号との周波数差に相当する速度で両者間の位相関係が変
化しているのであるから、正しい位相差π／２にその変
化分Δφを加算した位相差π／２＋Δφとはなるが、変
化分Δφが比較的小さいので、変調ディジタル信号は適
正に判定される。さらに、かかる位相差の変化分Δφの
大きさを判定すれば、入力搬送波信号と局部搬送波信号
との周波数差を測定することができるので、その測定結
果に基づく自動負帰還周波数制御を行えば、入力搬送波
信号を受信するための受信機におけるいわゆる局部発振
周波数を適正に自動調整することができ、かかる受信周
波数の負帰還制御回路を図２に示した復調回路に組合わ
せたときの構成例を図４に示す。
スロット間隔の位相差に基づく差動変換による遅延検波
出力データの判定としては、本来あるべき位相差に対し
て±π／４の範囲においては同一符号のデータが得られ
るものと判定する。例えば、１タイムスロット前のデー
タとの位相変化がπ／２である変調ディジタル信号
（０，１）が入来したときに、遅延検波される位相差が
π／４乃至３π／４の範囲にあれば、適正な変調ディジ
タル信号（０，１）であると判定する。変調ディジタル
信号により位相変調した入力搬送波信号と局部搬送波信
号との周波数差に相当する速度で両者間の位相関係が変
化しているのであるから、正しい位相差π／２にその変
化分Δφを加算した位相差π／２＋Δφとはなるが、変
化分Δφが比較的小さいので、変調ディジタル信号は適
正に判定される。さらに、かかる位相差の変化分Δφの
大きさを判定すれば、入力搬送波信号と局部搬送波信号
との周波数差を測定することができるので、その測定結
果に基づく自動負帰還周波数制御を行えば、入力搬送波
信号を受信するための受信機におけるいわゆる局部発振
周波数を適正に自動調整することができ、かかる受信周
波数の負帰還制御回路を図２に示した復調回路に組合わ
せたときの構成例を図４に示す。
【００１２】図４に示す構成例においては、図２に示し
た構成例におけるリードオンリメモリ(ROM) ９に、上述
した位相差の変化分Δφと両搬送波周波数の差とを、位
相差変化分Δφの所要範囲に亘り、順次に対応させて予
め記憶させておき、新たに入来した入力搬送波信号に対
する位相差変化分Δφによりアクセスして対応する周波
数差を取出し、周波数制御器20を介して局部発振器17の
局部発振周波数を制御し、受信アンテナ15からRF増幅器
16を介して供給する受信波信号と局部発振出力とを検波
器18により乗算して得たIF信号としての入力搬送波信号
をIF増幅器19を介して図１に示した構成例の復調回路に
供給し、かかる自動負帰還制御により局部発振周波数を
適切に制御する。なお、かかる局部発振周波数の自動負
帰還制御は、本発明復調回路の他の構成例についても上
述と同様に適用し得ること勿論である。
た構成例におけるリードオンリメモリ(ROM) ９に、上述
した位相差の変化分Δφと両搬送波周波数の差とを、位
相差変化分Δφの所要範囲に亘り、順次に対応させて予
め記憶させておき、新たに入来した入力搬送波信号に対
する位相差変化分Δφによりアクセスして対応する周波
数差を取出し、周波数制御器20を介して局部発振器17の
局部発振周波数を制御し、受信アンテナ15からRF増幅器
16を介して供給する受信波信号と局部発振出力とを検波
器18により乗算して得たIF信号としての入力搬送波信号
をIF増幅器19を介して図１に示した構成例の復調回路に
供給し、かかる自動負帰還制御により局部発振周波数を
適切に制御する。なお、かかる局部発振周波数の自動負
帰還制御は、本発明復調回路の他の構成例についても上
述と同様に適用し得ること勿論である。
【００１３】つぎに、図２に示した構成例における入力
搬送波信号の１タイムスロット距てた位相差を検出する
ための直交復調器の替わりに、少なくとも４個のＤフリ
ップフロップよりなるディジタル回路を用いた場合にお
ける本発明復調回路の構成例を図５に示し、その各部動
作波形の例を図６(a) 〜(g)に順次に示す。図５に示す
構成例においては、入力ディジタル位相変調搬送波信号
を少なくとも４個、すなわち、複数Ｎ個のＤフリップフ
ロップ22-1〜22-NのＤ入力端子に並列に供給するととも
に、各Ｄフリップフロップ22-1〜22-Nのクロック入力端
子には、入力搬送波信号とほぼ同一の周波数を有する任
意位相の局部搬送波信号を局部搬送波発生器１からシフ
トレジスタ21に供給して、同等の繰返し周波数を有する
クロック信号の制御のもとに、位相を順次に２π／Ｎず
つシフトさせたものを順次に供給する。かかる構成のデ
ィジタル復調器において、入力搬送波信号の位相が、図
６の各部動作波形に示すように、局部搬送波信号に比べ
て３π／４だけ遅れている場合には、１番目および２番
目のＤフリップフロップ22-1および22-2の出力Q1および
Q2はローレベル(L) の“０”となるが、３番目以降のＤ
フリップフロップ21-3, 21-4, ……の出力Q3, Q4, ……
はハイレベル(H) の“１”となり、かかるＱ出力が
“０”から“１”に変化したＤフリップフロップのクロ
ック・シフト順位から、各Ｄフリップフロップ22-1〜22
-NのＱ出力を供給した判定器14により判定して入力・局
部両搬送波信号相互間の絶対位相差を知ることができ、
その判定出力をリードオンリメモリ(ROM) ９に供給する
とともに、１タイムスロット間隔Ｔだけ遅延させる遅延
器10を介して同じくリードオンリメモリ(ROM) ９に供給
し、１タイムスロット期間前の絶対位相差との差を求め
ることによって差動変換に基づく遅延検波を行なうこと
ができる。なお、Ｎ個のＤフリップフロップ22-1〜22-N
においてＱ出力がハイレベル(H) の“１”からローレベ
ル(L) の“０”に変化したＤフリップフロップのクロッ
ク・シフト順位からも同様に絶対位相差を知ることがで
きる。
搬送波信号の１タイムスロット距てた位相差を検出する
ための直交復調器の替わりに、少なくとも４個のＤフリ
ップフロップよりなるディジタル回路を用いた場合にお
ける本発明復調回路の構成例を図５に示し、その各部動
作波形の例を図６(a) 〜(g)に順次に示す。図５に示す
構成例においては、入力ディジタル位相変調搬送波信号
を少なくとも４個、すなわち、複数Ｎ個のＤフリップフ
ロップ22-1〜22-NのＤ入力端子に並列に供給するととも
に、各Ｄフリップフロップ22-1〜22-Nのクロック入力端
子には、入力搬送波信号とほぼ同一の周波数を有する任
意位相の局部搬送波信号を局部搬送波発生器１からシフ
トレジスタ21に供給して、同等の繰返し周波数を有する
クロック信号の制御のもとに、位相を順次に２π／Ｎず
つシフトさせたものを順次に供給する。かかる構成のデ
ィジタル復調器において、入力搬送波信号の位相が、図
６の各部動作波形に示すように、局部搬送波信号に比べ
て３π／４だけ遅れている場合には、１番目および２番
目のＤフリップフロップ22-1および22-2の出力Q1および
Q2はローレベル(L) の“０”となるが、３番目以降のＤ
フリップフロップ21-3, 21-4, ……の出力Q3, Q4, ……
はハイレベル(H) の“１”となり、かかるＱ出力が
“０”から“１”に変化したＤフリップフロップのクロ
ック・シフト順位から、各Ｄフリップフロップ22-1〜22
-NのＱ出力を供給した判定器14により判定して入力・局
部両搬送波信号相互間の絶対位相差を知ることができ、
その判定出力をリードオンリメモリ(ROM) ９に供給する
とともに、１タイムスロット間隔Ｔだけ遅延させる遅延
器10を介して同じくリードオンリメモリ(ROM) ９に供給
し、１タイムスロット期間前の絶対位相差との差を求め
ることによって差動変換に基づく遅延検波を行なうこと
ができる。なお、Ｎ個のＤフリップフロップ22-1〜22-N
においてＱ出力がハイレベル(H) の“１”からローレベ
ル(L) の“０”に変化したＤフリップフロップのクロッ
ク・シフト順位からも同様に絶対位相差を知ることがで
きる。
【００１４】すなわち、図５に示す本発明復調回路の構
成例においては、Ｑ出力が“０”から“１”もしくは
“１”から“０”に変化するＤフリップフロップのクロ
ック・シフト順位のデータと１タイムスロット期間前の
Ｄフリップフロップのクロック・シフト順位のデータと
について予め計算した位相差のデータをリードオンメモ
リ(ROM) ９に記憶させておき、新たな入力搬送波信号に
対するかかるクロック・シフト順位のデータによりアク
セスして得たメモリ出力から遅延検波出力データを得る
ことができる。例えば、１タイムスロット期間前のクロ
ック・シフト順位のデータが“２”であって絶対位相差
がπ／４であり、現判定時点におけるクロック・シフト
順位のデータが４であって絶対位相差が３π／４のとき
には、メモリ出力として復調出力（０，１）が得られる
ようにしたデータをリードオンメモリ(ROM) ９に予め記
憶させておく。なお、かかるＤフリップフロップ群の使
用により、図２の構成中のアナログ・ディジタル変換器
(A/D) が不要になる、という利点も得られる。なお、本
例においても、図４に示したのと同様、入力搬送波信号
を受信する受信装置の局部発振器の発振周波数を帰還制
御するように構成することができること勿論である。
成例においては、Ｑ出力が“０”から“１”もしくは
“１”から“０”に変化するＤフリップフロップのクロ
ック・シフト順位のデータと１タイムスロット期間前の
Ｄフリップフロップのクロック・シフト順位のデータと
について予め計算した位相差のデータをリードオンメモ
リ(ROM) ９に記憶させておき、新たな入力搬送波信号に
対するかかるクロック・シフト順位のデータによりアク
セスして得たメモリ出力から遅延検波出力データを得る
ことができる。例えば、１タイムスロット期間前のクロ
ック・シフト順位のデータが“２”であって絶対位相差
がπ／４であり、現判定時点におけるクロック・シフト
順位のデータが４であって絶対位相差が３π／４のとき
には、メモリ出力として復調出力（０，１）が得られる
ようにしたデータをリードオンメモリ(ROM) ９に予め記
憶させておく。なお、かかるＤフリップフロップ群の使
用により、図２の構成中のアナログ・ディジタル変換器
(A/D) が不要になる、という利点も得られる。なお、本
例においても、図４に示したのと同様、入力搬送波信号
を受信する受信装置の局部発振器の発振周波数を帰還制
御するように構成することができること勿論である。
【００１５】
【発明の効果】以上の説明から明らかなように、本発明
によれば、ディジタル位相変調搬送波信号に対して差動
変換による遅延検波を行なうに必要な１タイムスロット
遅延を、入力・局部両搬送波信号相互間の位相差を変調
ディジタル信号のクロック周期と同等の繰返し周期のク
ロック信号によりディジタル化したものについて行って
おり、従来のように入力搬送波信号をオーバサンプルと
するための極めて高速のクロック信号を必要としないの
で、ディジタル回路動作に要する消費電力が従来に比し
て格段に低減され、また、１タイムスロット前の絶対位
相との位相差を求める複雑な演算処理を入力搬送波信号
に対して逐一行なう必要がなく、予め演算結果を記憶さ
せたメモリをルックアップ方式でアクセスするだけの簡
易な信号処理によって容易に達成することができ、回路
構成が格段に簡単になる、という顕著な効果が得られ
る。
によれば、ディジタル位相変調搬送波信号に対して差動
変換による遅延検波を行なうに必要な１タイムスロット
遅延を、入力・局部両搬送波信号相互間の位相差を変調
ディジタル信号のクロック周期と同等の繰返し周期のク
ロック信号によりディジタル化したものについて行って
おり、従来のように入力搬送波信号をオーバサンプルと
するための極めて高速のクロック信号を必要としないの
で、ディジタル回路動作に要する消費電力が従来に比し
て格段に低減され、また、１タイムスロット前の絶対位
相との位相差を求める複雑な演算処理を入力搬送波信号
に対して逐一行なう必要がなく、予め演算結果を記憶さ
せたメモリをルックアップ方式でアクセスするだけの簡
易な信号処理によって容易に達成することができ、回路
構成が格段に簡単になる、という顕著な効果が得られ
る。
【図１】従来の遅延検波方式復調回路の構成を示すブロ
ック線図である。
ック線図である。
【図２】本発明の上位概念から派生する遅延検波方式復
調回路の構成例を示すブロック線図である。
調回路の構成例を示すブロック線図である。
【図３】入力ディジタル位相変調搬送波信号と局部搬送
波信号との位相関係を示すベクトル線図である。
波信号との位相関係を示すベクトル線図である。
【図４】局部発振器の発振周波数の帰還制御を図２に示
した復調回路に組合わせたときの構成例を示すブロック
線図である。
した復調回路に組合わせたときの構成例を示すブロック
線図である。
【図５】本発明復調回路の構成例を示すブロック線図で
ある。
ある。
【図６】(a) 〜(g) は図５に示す構成例の各部動作波形
を順次に示す信号波形図である。
を順次に示す信号波形図である。
１ 局部搬送波発生器 ２，４，18 乗算器 ３，12, 13 移相器 ５，７ 低域通過フィルタ(LPF) ６，８ アナログ・ディジタル変換器(A/D) ９ リードオンリメモリ(ROM) 10 遅延器 11 シリアル・パラレル変換器 14 判定器 15 受信アンテナ 16 RF増幅器 17 局部発振器 19 IF増幅器 20 周波数制御器 21 シフトレジスタ 22-1〜22-N Ｄフリップフロップ
Claims (2)
- 【請求項１】 ディジタル位相変調した入力搬送波信号
とほぼ同一の周波数を有する任意位相の局部搬送波信号
を発生させる局部搬送波発生器と、前記入力搬送波信号
と前記局部搬送波信号との相対位相に対応する位相情報
と当該位相情報とは前記ディジタル位相変調における１
タイムスロット分の期間だけずらした前記相対位相に対
応する位相情報との差を表わす差動値を前記相対位相の
所要範囲に亘りあらかじめ順次に記憶するとともに、当
該順次の差動値にそれぞれ対応した前記入力搬送波信号
復調出力のディジタル信号をあらかじめ順次に記憶した
記憶装置とを備え、 新たに入来した前記入力搬送波信号に対応した前記差動
値により前記記憶装置をアクセスして取出した前記ディ
ジタル信号を当該新たに入来した入力搬送波信号の復調
出力とするディジタル位相変調信号復調回路において、
該ディジタル位相変調信号復調回路は、 前記局部搬送波信号の位相を360/N 度ずつ順次にシフト
させてそれぞれクロック入力とした順次のＮ個のレジス
タを備え、 当該順次のＮ個のレジスタに前記新たに入来した入力搬
送波信号を並列に供給したときに、当該順次のＮ個のレ
ジスタのうち、順次の出力が“０”から“１”に、もし
くは、“１”から“０”に変わったレジスタの前記クロ
ック位相シフトの順位を前記相対位相に対応する位相情
報としたことを特徴とするディジタル位相変調信号復調
回路。 - 【請求項２】 前記入力搬送波信号と前記局部搬送波信
号との周波数の差を所要範囲に亘りあらかじめ順次に前
記記録装置に記憶させ、 前記新たに入来した入力搬送波信号に対応した前記差動
値により当該記憶装置をアクセスして取出した前記周波
数の差に応じ、前記入力搬送波信号を受信する受信装置
における局部発振器の発振周波数を帰還制御することを
特徴とする請求項１記載のディジタル位相変調信号復調
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24368391A JP2931454B2 (ja) | 1991-09-24 | 1991-09-24 | ディジタル位相変調信号復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24368391A JP2931454B2 (ja) | 1991-09-24 | 1991-09-24 | ディジタル位相変調信号復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0583317A JPH0583317A (ja) | 1993-04-02 |
| JP2931454B2 true JP2931454B2 (ja) | 1999-08-09 |
Family
ID=17107436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24368391A Expired - Fee Related JP2931454B2 (ja) | 1991-09-24 | 1991-09-24 | ディジタル位相変調信号復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2931454B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101167023B1 (ko) | 2011-12-30 | 2012-07-24 | 인하대학교 산학협력단 | 저전력용 비동기식 고속 위상 편이 복조 방법 |
| KR101316966B1 (ko) * | 2012-01-25 | 2013-10-11 | 인하대학교 산학협력단 | 아날로그 글리치 제거회로를 사용한 생체 이식용 저전력 비동기식 위상 편이 복조 회로 |
| KR101326439B1 (ko) * | 2012-03-16 | 2013-11-07 | 인하대학교 산학협력단 | 양측파 대역을 차동 출력 비교기들을 통해 상보적 신호를 분리 및 결합을 이용한 생체 이식용 저전력 비동기식 위상 편이 복조 회로 |
| KR101332161B1 (ko) | 2012-03-02 | 2013-11-21 | 인하대학교 산학협력단 | 디지털 글리치 제거회로를 사용한 생체 이식용 저전력 비동기식 위상 편이 복조 회로 |
| WO2016032191A3 (ko) * | 2014-08-25 | 2016-04-14 | 피 월커슨벤자민 | 위상 영도로 정렬한 1차 측파대 필터들을 이용한 초저전력용 광대역 비동기식 이산 위상 편이 복조 회로 |
| WO2016060497A1 (ko) * | 2014-10-15 | 2016-04-21 | 윌커슨벤자민피 | 위상 180도로 정렬한 1차 측파대 필터들을 이용하고 측파대 차동출력 비교기들의 위상을 맞춰 지터를 줄인 저전력용 광대역 비동기식 이산 위상 편이 복조 회로 |
-
1991
- 1991-09-24 JP JP24368391A patent/JP2931454B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101167023B1 (ko) | 2011-12-30 | 2012-07-24 | 인하대학교 산학협력단 | 저전력용 비동기식 고속 위상 편이 복조 방법 |
| KR101316966B1 (ko) * | 2012-01-25 | 2013-10-11 | 인하대학교 산학협력단 | 아날로그 글리치 제거회로를 사용한 생체 이식용 저전력 비동기식 위상 편이 복조 회로 |
| KR101332161B1 (ko) | 2012-03-02 | 2013-11-21 | 인하대학교 산학협력단 | 디지털 글리치 제거회로를 사용한 생체 이식용 저전력 비동기식 위상 편이 복조 회로 |
| KR101326439B1 (ko) * | 2012-03-16 | 2013-11-07 | 인하대학교 산학협력단 | 양측파 대역을 차동 출력 비교기들을 통해 상보적 신호를 분리 및 결합을 이용한 생체 이식용 저전력 비동기식 위상 편이 복조 회로 |
| WO2016032191A3 (ko) * | 2014-08-25 | 2016-04-14 | 피 월커슨벤자민 | 위상 영도로 정렬한 1차 측파대 필터들을 이용한 초저전력용 광대역 비동기식 이산 위상 편이 복조 회로 |
| CN106797360A (zh) * | 2014-08-25 | 2017-05-31 | 本杰明·P·威尔克森 | 相位调整成零度的利用一阶边带滤波器的超低功耗宽带的异步二进制相移键控解调电路 |
| US9860098B2 (en) | 2014-08-25 | 2018-01-02 | Benjamin P. WILKERSON | Ultra low power wideband non-coherent binary phase shift keying demodulator using first order sideband filters with phase zero alignment |
| WO2016060497A1 (ko) * | 2014-10-15 | 2016-04-21 | 윌커슨벤자민피 | 위상 180도로 정렬한 1차 측파대 필터들을 이용하고 측파대 차동출력 비교기들의 위상을 맞춰 지터를 줄인 저전력용 광대역 비동기식 이산 위상 편이 복조 회로 |
| US10419256B2 (en) | 2014-10-15 | 2019-09-17 | Benjamin P. WILKERSON | Low power wideband non-coherent binary phase shift keying demodulator to align the phase of sideband differential output comparators for reducing jitter, using first order sideband filters with phase 180 degree alignment |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0583317A (ja) | 1993-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007618B1 (ko) | 자동 주파수 제어(afc)회로 | |
| CA2078705C (en) | Method and arrangement of coherently demodulating psk signals using a feedback loop including a filter bank | |
| US5828707A (en) | Differential detecting apparatus for detecting phase difference of phase-modulated signal | |
| US5517689A (en) | Phase detecting method and phase detector and FM receiver using phase detecting method | |
| US4674105A (en) | Digital signal processor | |
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| US4608540A (en) | Phase-shift keying demodulator | |
| USRE38932E1 (en) | Digital demodulator | |
| US7457375B2 (en) | Timing extractor, timing extraction method, and demodulator having the timing extractor | |
| JPH0779363B2 (ja) | 遅延検波回路 | |
| JP3552183B2 (ja) | 搬送波再生方法および装置 | |
| JPH0870332A (ja) | クロック再生装置 | |
| JP2876906B2 (ja) | ユニークワード検出回路及び復調回路 | |
| JPH06237277A (ja) | Ｐｓｋ搬送波信号再生装置 | |
| JPH0583314A (ja) | 復調回路 | |
| JPH05103027A (ja) | 遅延検波回路 | |
| JP2553643B2 (ja) | キャリア同期装置 | |
| JPH066397A (ja) | 遅延検波器 | |
| JP2523750B2 (ja) | キャリア再生回路 | |
| JPH03205940A (ja) | ディジタル復調器 | |
| JPH07221802A (ja) | ディジタル復調器 | |
| JPH07105765B2 (ja) | 位相変調信号のグループ化復調装置 | |
| JPH06268702A (ja) | Ｐｓｋ復調方式 | |
| JPH02206263A (ja) | 遅延検波回路 | |
| JPH0479183B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990420 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |