JPH0583314A - 復調回路 - Google Patents
復調回路Info
- Publication number
- JPH0583314A JPH0583314A JP3239969A JP23996991A JPH0583314A JP H0583314 A JPH0583314 A JP H0583314A JP 3239969 A JP3239969 A JP 3239969A JP 23996991 A JP23996991 A JP 23996991A JP H0583314 A JPH0583314 A JP H0583314A
- Authority
- JP
- Japan
- Prior art keywords
- output
- complex
- multiplier
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/003—Correction of carrier offset at baseband only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0046—Open loops
- H04L2027/0048—Frequency multiplication
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Amplitude Modulation (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 バースト動作に適した復調回路を実現する。
【構成】 受信々号を準同期検波の上Ａ／Ｄ変換し、デ
ィジタル信号処理により復調する。Ａ／Ｄ変換器出力を
ｍ逓倍（ｍは変調相数）しその出力を０Hzに同調した第
１のタンク回路１１に入力する。他方変調クロック周波
数に殆ど等しい周波数の複素ローカルクロック信号によ
り前記逓倍器の出力をクロック周波数だけ正及び負方向
に周波数移動し、それぞれ第２，３のタンク回路１２，
１３に入力する。上記第２，３のタンク回路の出力を各
々係数ｗ及びその複素共役値と乗算した上で第１のタン
クの出力と信号加算し、それをｍ逓降する事により再生
搬送波を得て同期検波を行う。 【効果】 低Ｃ／Ｎ条件の下で確実にバースト動作を行
うことが可能となる。
ィジタル信号処理により復調する。Ａ／Ｄ変換器出力を
ｍ逓倍（ｍは変調相数）しその出力を０Hzに同調した第
１のタンク回路１１に入力する。他方変調クロック周波
数に殆ど等しい周波数の複素ローカルクロック信号によ
り前記逓倍器の出力をクロック周波数だけ正及び負方向
に周波数移動し、それぞれ第２，３のタンク回路１２，
１３に入力する。上記第２，３のタンク回路の出力を各
々係数ｗ及びその複素共役値と乗算した上で第１のタン
クの出力と信号加算し、それをｍ逓降する事により再生
搬送波を得て同期検波を行う。 【効果】 低Ｃ／Ｎ条件の下で確実にバースト動作を行
うことが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は復調回路、特に通信分野
に応汎に用いられる同期検波復調回路に関する。
に応汎に用いられる同期検波復調回路に関する。
【０００２】
【従来の技術】移動体通信分野に於ては頻繁に起きる瞬
断のためにバースト動作を行う変復調装置（ＭＯＤＥ
Ｍ）が必要不可欠である。又通常低いＣ／Ｎ条件の下で
動作しなくてはならないので、搬送波（キャリヤ）再生
回路は狭帯域となる。従来の復調回路を図３に示す。
断のためにバースト動作を行う変復調装置（ＭＯＤＥ
Ｍ）が必要不可欠である。又通常低いＣ／Ｎ条件の下で
動作しなくてはならないので、搬送波（キャリヤ）再生
回路は狭帯域となる。従来の復調回路を図３に示す。
【０００３】図３において、１はｍ相位相変調された受
信々号を受け、該受信々号と、ほぼ周波数が等しい余
弦、正弦波信号を発生する複素ローカル発振器、２はπ
／２移相器、３−１，３−２は該複素ローカル発振器の
出力により、前記受信々号をベースバンド帯の複素信号
に周波数変換するミキサ、４−１，４−２はローパスフ
ィルタ（以下ＬＰＦと略称する。）、５−１，５−２は
ミキサの出力を受けてディジタル値に変換するＡ／Ｄ変
換回路、６はＡ／Ｄ変換回路にサンプルタイミングを、
下記のディジタル信号処理に用いる処理タイミングを供
給するタイミング発生回路、７はＡ／Ｄ変換回路の出力
を受けてｍ乗算を行うｍ逓倍器、１１，１２，１３はタ
ンク回路（単同調フィルタ）、２２はｍ逓降器、２３は
復調用複素乗算器である。
信々号を受け、該受信々号と、ほぼ周波数が等しい余
弦、正弦波信号を発生する複素ローカル発振器、２はπ
／２移相器、３−１，３−２は該複素ローカル発振器の
出力により、前記受信々号をベースバンド帯の複素信号
に周波数変換するミキサ、４−１，４−２はローパスフ
ィルタ（以下ＬＰＦと略称する。）、５−１，５−２は
ミキサの出力を受けてディジタル値に変換するＡ／Ｄ変
換回路、６はＡ／Ｄ変換回路にサンプルタイミングを、
下記のディジタル信号処理に用いる処理タイミングを供
給するタイミング発生回路、７はＡ／Ｄ変換回路の出力
を受けてｍ乗算を行うｍ逓倍器、１１，１２，１３はタ
ンク回路（単同調フィルタ）、２２はｍ逓降器、２３は
復調用複素乗算器である。
【０００４】いま受信信号を下記の数式１で表わされ
る。また複素ローカル発振器１とπ／２移相器２の出力
は下記の数式２で表わせる。但しωc とθc は受信信号
のキャリヤ周波数および位相であり、ωL ，θL はロー
カル信号の周波数と位相であって、ωc とωL はほぼ等
しい。ｊは虚数単位でｊ2 ＝−１で表わされる。
る。また複素ローカル発振器１とπ／２移相器２の出力
は下記の数式２で表わせる。但しωc とθc は受信信号
のキャリヤ周波数および位相であり、ωL ，θL はロー
カル信号の周波数と位相であって、ωc とωL はほぼ等
しい。ｊは虚数単位でｊ2 ＝−１で表わされる。
【０００５】
【数１】
【０００６】
【数２】
【０００７】ミキサ３−１，３−２の出力は数式１のＶ
j と数式２のＶL の複素共役ＶL * を乗じて下記の数式
３で表わせる。数式３において、ＬＰＦ４−１，ＬＰＦ
４−２によりその第２項は除去され、Ａ／Ｄ変換器５−
１，５−２の出力は下記の数式４のようになる。この数
式４の第２因子を再生し、その複素共役を数式４に乗ず
ることにより、変調信号ｐ，ｑが再生できる。すなわち
同期検波複調が行われる。
j と数式２のＶL の複素共役ＶL * を乗じて下記の数式
３で表わせる。数式３において、ＬＰＦ４−１，ＬＰＦ
４−２によりその第２項は除去され、Ａ／Ｄ変換器５−
１，５−２の出力は下記の数式４のようになる。この数
式４の第２因子を再生し、その複素共役を数式４に乗ず
ることにより、変調信号ｐ，ｑが再生できる。すなわち
同期検波複調が行われる。
【０００８】
【数３】
【０００９】
【数４】
【００１０】キャリヤ再生のため数式４をｍ逓倍器７で
ｍ逓倍すると、ｍ相位相変調信号からｍ倍の周波数位置
に線スペクトル成分が得られる。その一例を図４に示
す。ここではｍ＝２すなわち２相ＰＳＫの場合、ｐ＝ｑ
を示す。ｍが２のｍ逓倍回路の出力にはＤＣ成分とクロ
ック成分が示される。すなわちｍ＝２の場合には数式４
からｐ＝ｑとして下記の数式５が得られる。但しＱR ′
＝ＱR ＋π／４であり、これを更めてキャリヤ位相とす
ればよい。この数式５をｍ＝２乗すると下記の数式６が
得られる。但しａ（ｔ）はＤＣ成分の振幅、ｂ（ｔ）は
クロック成分の振幅を表わす。
ｍ逓倍すると、ｍ相位相変調信号からｍ倍の周波数位置
に線スペクトル成分が得られる。その一例を図４に示
す。ここではｍ＝２すなわち２相ＰＳＫの場合、ｐ＝ｑ
を示す。ｍが２のｍ逓倍回路の出力にはＤＣ成分とクロ
ック成分が示される。すなわちｍ＝２の場合には数式４
からｐ＝ｑとして下記の数式５が得られる。但しＱR ′
＝ＱR ＋π／４であり、これを更めてキャリヤ位相とす
ればよい。この数式５をｍ＝２乗すると下記の数式６が
得られる。但しａ（ｔ）はＤＣ成分の振幅、ｂ（ｔ）は
クロック成分の振幅を表わす。
【００１１】
【数５】
【００１２】
【数６】
【００１３】タンク回路１１は０Hzに中心周波数を有す
る単位同調フィルタであり、数式６の第１項すなわちＤ
Ｃ成分のみを通す。タンク回路の帯域幅が充分狭く、平
均化が充分長時間にわたって行われれば、ＤＣ成分が抽
出される。
る単位同調フィルタであり、数式６の第１項すなわちＤ
Ｃ成分のみを通す。タンク回路の帯域幅が充分狭く、平
均化が充分長時間にわたって行われれば、ＤＣ成分が抽
出される。
【００１４】図５はよく使われるタンク回路の構成の一
例を示す。３０は加算器、３１は１サンプル遅延器、３
２はα倍器である。その伝達関数は下記の数式７で表わ
される。ここにＺは下記の数式８で与えられる。但しＴ
はサンプル周期、Ｓは微分演算子である。
例を示す。３０は加算器、３１は１サンプル遅延器、３
２はα倍器である。その伝達関数は下記の数式７で表わ
される。ここにＺは下記の数式８で与えられる。但しＴ
はサンプル周期、Ｓは微分演算子である。
【００１５】
【数７】
【００１６】
【数８】
【００１７】低周波動作は係数を除いては下記の数式９
と数式１０で表されるＬＰＦで表わされる。従ってタン
ク回路１１の出力は下記の数式１１のようになる。これ
がｍ逓降回路でｍ逓降され、下記の数式１２のように目
的とするキャリヤが再生される。
と数式１０で表されるＬＰＦで表わされる。従ってタン
ク回路１１の出力は下記の数式１１のようになる。これ
がｍ逓降回路でｍ逓降され、下記の数式１２のように目
的とするキャリヤが再生される。
【００１８】
【数９】
【００１９】
【数１０】
【００２０】
【数１１】
【００２１】
【数１２】
【００２２】復調器２３の出力は下記の数式１３とな
り、ωR τ＝０の場合には変調信号が正しく復調され
る。
り、ωR τ＝０の場合には変調信号が正しく復調され
る。
【００２３】
【数１３】
【００２４】
【発明が解決しようとする課題】ここで従来法は以下の
本質的な問題に直面する。即ち図４に見られる様に、ｍ
逓倍器７の出力に表われるＤＣ成分は連続ではないとい
う事である。即ち変調信号の変化点が長らく続くと、逓
倍器出力に於ては、クロック成分に信号が現われ、ＤＣ
成分には表われないという事である。従って切れ目なく
キャリヤ成分を抽出するためには、タンク回路１１を充
分狭帯域、即ち数式１１の時定数τを充分大きくしなく
てはならない。さもなければタンク回路１１の出力が途
切れ途切れになりｍ逓降回路２２に於て頻繁な相とびが
起る。ところが時定数τを大きくすると、上記の数式１
４から分る様に、復調信号に大きな位相誤差を生じ、ｐ
（Ａ）とｑ（ｔ）の分離が不可能になるという問題点が
起る。
本質的な問題に直面する。即ち図４に見られる様に、ｍ
逓倍器７の出力に表われるＤＣ成分は連続ではないとい
う事である。即ち変調信号の変化点が長らく続くと、逓
倍器出力に於ては、クロック成分に信号が現われ、ＤＣ
成分には表われないという事である。従って切れ目なく
キャリヤ成分を抽出するためには、タンク回路１１を充
分狭帯域、即ち数式１１の時定数τを充分大きくしなく
てはならない。さもなければタンク回路１１の出力が途
切れ途切れになりｍ逓降回路２２に於て頻繁な相とびが
起る。ところが時定数τを大きくすると、上記の数式１
４から分る様に、復調信号に大きな位相誤差を生じ、ｐ
（Ａ）とｑ（ｔ）の分離が不可能になるという問題点が
起る。
【００２５】本発明は上述の従来法の問題点を克服し、
逓倍法で連続的なキャリヤを再生できる復調回路を提供
するものである。
逓倍法で連続的なキャリヤを再生できる復調回路を提供
するものである。
【００２６】
【課題を解決するための手段】本発明復調回路はｍ相位
相変調された受信々号を受け、前記受信々号と、ほぼ周
波数が等しい余弦、正弦波信号を発生する複素ローカル
発振器と、該複素ローカル発振器の出力により、前記受
信々号をベースバンド帯の複素信号に周波数変換するミ
キサ回路と、該ミキサ回路の出力を受けてディジタル値
に変換するＡ／Ｄ変換回路と、上記Ａ／Ｄ変換回路にサ
ンプルタイミングを供給するタイミング発生回路と、前
記Ａ／Ｄ変換回路の出力を受け、ｍ乗算を行うｍ逓倍器
と、該ｍ逓倍器の出力を受けて、低域ろ液を行う第１の
タンク（単同調フィルタ）と、前記受信々号の前記変調
信号のクロック周波数に殆んど等しい周波数の複素信号
を発生する複素ローカルクロック信号発生回路と、該複
素ローカルクロック信号の複素共役信号と、前記ｍ逓倍
器の出力の複素乗算を行う第１の周波数シフト乗算器
と、該第１の周波数シフト乗算器の出力を受ける第２の
タンクと、前記ｍ逓倍器の出力と前記複素ローカルクロ
ック信号との複素乗算を行う第２の周波数シフト乗算器
と、該第２の周波数シフト乗算器の出力を受ける第３の
タンクと、該第３のタンクの出力と外部より供給される
係数の複素共役との複素乗算を行う第１の係数乗算器
と、前記第２のタンク出力と前記係数との複素乗算を行
う第２の係数乗算器を有し、該第２及び前記第１の係数
乗算器の出力と、前記第１のタンクの出力の信号加算を
行う信号加算器と、該信号加算器の出力を受け、ｍ逓降
降を行うｍ逓降回路と、該ｍ逓降回路の出力により、前
記Ａ／Ｄ変換器の出力を同期検波するための復調用複素
乗算器を有し、該復調用乗算器の出力に於て、目的とす
る復調信号を得ることを特徴とする。
相変調された受信々号を受け、前記受信々号と、ほぼ周
波数が等しい余弦、正弦波信号を発生する複素ローカル
発振器と、該複素ローカル発振器の出力により、前記受
信々号をベースバンド帯の複素信号に周波数変換するミ
キサ回路と、該ミキサ回路の出力を受けてディジタル値
に変換するＡ／Ｄ変換回路と、上記Ａ／Ｄ変換回路にサ
ンプルタイミングを供給するタイミング発生回路と、前
記Ａ／Ｄ変換回路の出力を受け、ｍ乗算を行うｍ逓倍器
と、該ｍ逓倍器の出力を受けて、低域ろ液を行う第１の
タンク（単同調フィルタ）と、前記受信々号の前記変調
信号のクロック周波数に殆んど等しい周波数の複素信号
を発生する複素ローカルクロック信号発生回路と、該複
素ローカルクロック信号の複素共役信号と、前記ｍ逓倍
器の出力の複素乗算を行う第１の周波数シフト乗算器
と、該第１の周波数シフト乗算器の出力を受ける第２の
タンクと、前記ｍ逓倍器の出力と前記複素ローカルクロ
ック信号との複素乗算を行う第２の周波数シフト乗算器
と、該第２の周波数シフト乗算器の出力を受ける第３の
タンクと、該第３のタンクの出力と外部より供給される
係数の複素共役との複素乗算を行う第１の係数乗算器
と、前記第２のタンク出力と前記係数との複素乗算を行
う第２の係数乗算器を有し、該第２及び前記第１の係数
乗算器の出力と、前記第１のタンクの出力の信号加算を
行う信号加算器と、該信号加算器の出力を受け、ｍ逓降
降を行うｍ逓降回路と、該ｍ逓降回路の出力により、前
記Ａ／Ｄ変換器の出力を同期検波するための復調用複素
乗算器を有し、該復調用乗算器の出力に於て、目的とす
る復調信号を得ることを特徴とする。
【００２７】本発明はまた、上記の発明において、前記
信号加算器の出力と前記第２のタンク回路の出力の複素
共役との複素乗算を行う第１の相関検出器と、前記信号
加算器出力の複素共役と前記第３のタンク回路出力の複
素乗算を行う第２の相関検出器と、該第２及び前記第１
の相関検出器の出力の和をとる係数加算器と、該係数加
算器の出力を受けて平均化を行うローパスフィルタと、
該ローパスフィルタの出力振幅を一定にする複素ハード
リミタと、該複素ハードリミタの出力を前記係数とし
て、前記第１第２の係数乗算器に帰還する事を特徴とす
る。
信号加算器の出力と前記第２のタンク回路の出力の複素
共役との複素乗算を行う第１の相関検出器と、前記信号
加算器出力の複素共役と前記第３のタンク回路出力の複
素乗算を行う第２の相関検出器と、該第２及び前記第１
の相関検出器の出力の和をとる係数加算器と、該係数加
算器の出力を受けて平均化を行うローパスフィルタと、
該ローパスフィルタの出力振幅を一定にする複素ハード
リミタと、該複素ハードリミタの出力を前記係数とし
て、前記第１第２の係数乗算器に帰還する事を特徴とす
る。
【００２８】本発明はさらに、先に示した本発明に於い
て、タンク回路が、出力を遅延させる１サンプル遅延器
と、該遅延器の出力をα倍するα倍器と、該α倍器の出
力と入力とを加算する加算器とよりなることを特徴とし
ている。
て、タンク回路が、出力を遅延させる１サンプル遅延器
と、該遅延器の出力をα倍するα倍器と、該α倍器の出
力と入力とを加算する加算器とよりなることを特徴とし
ている。
【００２９】
【実施例】図１は本発明の一実施例の構成を示す回路図
である。受信信号とほぼ等しい周波数の信号を発する複
素ローカル発振器１、π／２移相器２、ミキサ３−１，
３−２、ＬＰＦ４−１，４−２、Ａ／Ｄ変換器５−１，
５−２，タイミング発生器６、ｍ逓倍器７までは図３の
従来装置の場合と同じである。８は受信信号の変調信号
のクロック周波数と殆んど等しい周波数の複素信号を発
生する複素ローカルクロック信号発生回路、９はこの複
素ローカルクロック信号発生回路８からの信号の複素共
役と前記ｍ逓倍器７の出力の複素乗算を行って周波数シ
フトを行う第１の周波数シフト乗算器、１０はｍ逓倍器
７の出力と複素ローカルクロック信号発生回路の出力を
乗算する第２の周波数シフト乗算器、１１は前記ｍ逓倍
器７の出力をうける第１のタンク回路（単同調フィル
タ）、１２は第１の周波数シフト乗算器９の出力を受け
る第２のタンク回路、１３は第２の周波数シフト乗算器
１０の出力を受ける第３のタンク回路である。
である。受信信号とほぼ等しい周波数の信号を発する複
素ローカル発振器１、π／２移相器２、ミキサ３−１，
３−２、ＬＰＦ４−１，４−２、Ａ／Ｄ変換器５−１，
５−２，タイミング発生器６、ｍ逓倍器７までは図３の
従来装置の場合と同じである。８は受信信号の変調信号
のクロック周波数と殆んど等しい周波数の複素信号を発
生する複素ローカルクロック信号発生回路、９はこの複
素ローカルクロック信号発生回路８からの信号の複素共
役と前記ｍ逓倍器７の出力の複素乗算を行って周波数シ
フトを行う第１の周波数シフト乗算器、１０はｍ逓倍器
７の出力と複素ローカルクロック信号発生回路の出力を
乗算する第２の周波数シフト乗算器、１１は前記ｍ逓倍
器７の出力をうける第１のタンク回路（単同調フィル
タ）、１２は第１の周波数シフト乗算器９の出力を受け
る第２のタンク回路、１３は第２の周波数シフト乗算器
１０の出力を受ける第３のタンク回路である。
【００３０】１４は該第３のタンク回路１３の出力と外
部より供給される係数の複素共役との複素乗算を行う第
１の係数乗算器である。１５は前記第２のタンク１２の
出力と前記係数との複素乗算を行う第２の係数乗算器、
１６は該第２及び前記第１の係数乗算器１４，１５の出
力と第１のタンク回路１１の出力の信号加算を行う信号
加算器、２２は信号加算器の出力を受け、ｍ逓降を行う
ｍ逓降回路、２３は該ｍ逓降回路２２の出力により、前
記Ａ／Ｄ変換器５-1，５-2の出力を同期検波して復調デ
ータを出力する復調用複素乗算器である。
部より供給される係数の複素共役との複素乗算を行う第
１の係数乗算器である。１５は前記第２のタンク１２の
出力と前記係数との複素乗算を行う第２の係数乗算器、
１６は該第２及び前記第１の係数乗算器１４，１５の出
力と第１のタンク回路１１の出力の信号加算を行う信号
加算器、２２は信号加算器の出力を受け、ｍ逓降を行う
ｍ逓降回路、２３は該ｍ逓降回路２２の出力により、前
記Ａ／Ｄ変換器５-1，５-2の出力を同期検波して復調デ
ータを出力する復調用複素乗算器である。
【００３１】また、１７は前記信号加算器１６の出力と
前記第２のタンク回路１２の出力の複素共役との複素乗
算を行う第１の相関検出器、１８は前記信号加算器１６
の出力の複素共役と、前記第３のタンク回路３３の出力
の複素乗算を行う第２の相関検出器、１９は上記第２及
び前記第１の相関検出器１７，１８の出力の和をとる係
数加算器、２０はこの係数加算器１９の出力を受けて平
均化を行うＬＰＦ、２１は該ＬＰＦの出力振幅を一定に
する複素ハードリミタで、この複素ハードリミタの出力
を前記外部より供給される係数として前記第１、第２の
係数乗算器１５，１７に帰還する。
前記第２のタンク回路１２の出力の複素共役との複素乗
算を行う第１の相関検出器、１８は前記信号加算器１６
の出力の複素共役と、前記第３のタンク回路３３の出力
の複素乗算を行う第２の相関検出器、１９は上記第２及
び前記第１の相関検出器１７，１８の出力の和をとる係
数加算器、２０はこの係数加算器１９の出力を受けて平
均化を行うＬＰＦ、２１は該ＬＰＦの出力振幅を一定に
する複素ハードリミタで、この複素ハードリミタの出力
を前記外部より供給される係数として前記第１、第２の
係数乗算器１５，１７に帰還する。
【００３２】本発明の動作を以下に説明する。一般にｍ
逓倍器７の出力には、図２に示すようにＤＣ成分の外に
＋ωK 成分、−ωK 成分及びその他の変調雑音成分が発
生する。即ち、一般には下記の数式１４なる３つの成分
がある。ただし、ａ，ｂ，ｃは正の実数をとる。
逓倍器７の出力には、図２に示すようにＤＣ成分の外に
＋ωK 成分、−ωK 成分及びその他の変調雑音成分が発
生する。即ち、一般には下記の数式１４なる３つの成分
がある。ただし、ａ，ｂ，ｃは正の実数をとる。
【００３３】
【数１４】
【００３４】図４から分る様に数式１４のａ（ｔ），ｂ
（ｔ），ｃ（ｔ）は有限となる時間を異にしている。例
えば変調信号に変化がある時には、ｂかｃかが０でな
く、その時ａは０になっている。言いかえればＤＣ成分
が０の時には出力には＋ωK 、又は−ωK 成分に信号が
出現している。本発明は、クロック成分へ逃げているエ
ネルギーをＤＣ成分にもどす事によりタンク回路１１出
力に於て連続的な信号を得るものである。
（ｔ），ｃ（ｔ）は有限となる時間を異にしている。例
えば変調信号に変化がある時には、ｂかｃかが０でな
く、その時ａは０になっている。言いかえればＤＣ成分
が０の時には出力には＋ωK 、又は−ωK 成分に信号が
出現している。本発明は、クロック成分へ逃げているエ
ネルギーをＤＣ成分にもどす事によりタンク回路１１出
力に於て連続的な信号を得るものである。
【００３５】複素ローカルクロック発生器８の出力は下
記の数式１５で表される。
記の数式１５で表される。
【００３６】
【数１５】
【００３７】又、複素乗算器９，１０の出力は下記の数
式１６，１７となる。
式１６，１７となる。
【００３８】
【数１６】
【００３９】
【数１７】
【００４０】タンク回路１１，１２，１３出力はそれぞ
れえ下記の数式１８，１９，２０となる。
れえ下記の数式１８，１９，２０となる。
【００４１】
【数１８】
【００４２】
【数１９】
【００４３】
【数２０】
【００４４】ここで係数として下記の数式２１により、
下記の数式２２が最大になるようにｗを制御する。
下記の数式２２が最大になるようにｗを制御する。
【００４５】
【数２１】
【００４６】
【数２２】
【００４７】そこで下記数式２３と置くことにより、下
記の数式２４が得られる。但し、Ａはｗの振幅を１にす
るための係数である。これは複素ハードリミッタ２１で
実行される。即ち複素数値ｗに対してその絶対値｜ｗ｜
を計算し、ｗ／｜ｗ｜なる演算を行えば数式２１の様に
振幅１の複素係数となる。
記の数式２４が得られる。但し、Ａはｗの振幅を１にす
るための係数である。これは複素ハードリミッタ２１で
実行される。即ち複素数値ｗに対してその絶対値｜ｗ｜
を計算し、ｗ／｜ｗ｜なる演算を行えば数式２１の様に
振幅１の複素係数となる。
【００４８】
【数２３】
【００４９】
【数２４】
【００５０】図１の回路は上記の数式２２と数式２３を
実現する回路である。ここで上記の数式２２を最大にす
るには下記の数式２５であればよいことは明らかであ
る。この時、上記の数式２２の各項はすべて位相が揃
い、そのベクトル和が最大となるからである。従って、
図１の複素乗算器２４に於いて、ＬＰＦ２０の出力即
ち、上記の数式２５のｗを複素ローカルクロック発生器
８の出力、即ち数式１５と複素乗算することにより、数
式１７から下記の数式２６が求まる。これからクロック
再生が実行できる。
実現する回路である。ここで上記の数式２２を最大にす
るには下記の数式２５であればよいことは明らかであ
る。この時、上記の数式２２の各項はすべて位相が揃
い、そのベクトル和が最大となるからである。従って、
図１の複素乗算器２４に於いて、ＬＰＦ２０の出力即
ち、上記の数式２５のｗを複素ローカルクロック発生器
８の出力、即ち数式１５と複素乗算することにより、数
式１７から下記の数式２６が求まる。これからクロック
再生が実行できる。
【００５１】
【数２５】
【００５２】
【数２６】
【００５３】数式２２から分る様に、本発明に於いて
は、ｍ逓倍器７の出力に於て表われる線スペクトル信号
の和をとる。それらの線スペクトル信号は、時間を異に
して出現するが、３者の和は常に信号が存在する。こう
して信号加算器１６の出力は連続信号となり、出力Ｃ／
Ｎが改善されるばかりでなく、ｍ逓降器２２に於て相と
びなしにｍ逓降が行われる。
は、ｍ逓倍器７の出力に於て表われる線スペクトル信号
の和をとる。それらの線スペクトル信号は、時間を異に
して出現するが、３者の和は常に信号が存在する。こう
して信号加算器１６の出力は連続信号となり、出力Ｃ／
Ｎが改善されるばかりでなく、ｍ逓降器２２に於て相と
びなしにｍ逓降が行われる。
【００５４】
【発明の効果】本発明により次の効果を実現できる。す
なわち逓倍−タンク法に於て、タンク出力に於て連続的
な信号を得る事により再生キャリヤのＳ／Ｎを改善しか
つ相跳びの起らないキャリヤ再生が可能となり、これに
より低Ｃ／Ｎ条件の下でバースト動作を行うＭＯＤＥＭ
が可能となり、移動体衛星通信等の新分野の開拓が可能
となる。
なわち逓倍−タンク法に於て、タンク出力に於て連続的
な信号を得る事により再生キャリヤのＳ／Ｎを改善しか
つ相跳びの起らないキャリヤ再生が可能となり、これに
より低Ｃ／Ｎ条件の下でバースト動作を行うＭＯＤＥＭ
が可能となり、移動体衛星通信等の新分野の開拓が可能
となる。
【図１】本発明の一実施例の回路図である。
【図２】ｍ逓倍器出力信号スペクトルの一例を示す図で
ある。
ある。
【図３】従来の復調回路の一例を示す図である。
【図４】ｍが２の場合のｍ逓倍器の出力信号の時間波形
を示す図である。
を示す図である。
【図５】タンク回路の一例の回路図を示す図である。
１ 複素ローカル発振器 ２ π／２移相器 ３−１，３−２ ミキサ ４−１，４−２ ローパスフィルタ（ＬＰＦ） ５−１，５−２ Ａ／Ｄ（Ａ／Ｄ変換器） ６ タイミング発生器 ７ ｍ逓倍器 ８ 複素ローカルクロック信号発生回路 ９ 第１の周波数シフト乗算器 １０ 第２の周波数シフト乗算器 １１，１２，１３ タンク回路（単同調フィルタ） １４ 第１の係数乗算器 １５ 第２の係数乗算器 １６ 加算器（信号） １７ 第１の相関検出器 １８ 第２の相関検出器 １９ 加算器（係数） ２０ ＬＰＦ ２１ 複素ハードリミタ ２２ ｍ逓降器 ３０ 加算器 ３１ １サンプル遅延器 ３２ α倍器
Claims (3)
- 【請求項１】 ｍ相位相変調された受信々号を受け前記
受信々号と、ほぼ周波数が等しい余弦、正弦波信号を発
生する複素ローカル発振器と、該複素ローカル発振器の
出力により、前記受信々号をベースバンド帯の複素信号
に周波数変換するミキサ回路と、該ミキサ回路の出力を
受けてディジタル値に変換するＡ／Ｄ変換回路と、該Ａ
／Ｄ変換回路にサンプルタイミングを供給するタイミン
グ発生回路と、前記Ａ／Ｄ変換回路の出力を受け、ｍ乗
算を行うｍ逓倍器と、該ｍ逓倍器の出力を受けて、低域
ろ液を行う第１のタンク回路（単同調フィルタ）と、前
記受信々号の前記変調信号のクロック周波数に殆んど等
しい周波数の複素信号を発生する複素ローカルクロック
信号発生回路と、該複素ローカルクロック信号の複素共
役信号と、前記ｍ逓倍器の出力の複素乗算を行う第１の
周波数シフト乗算器と、該第１の周波数シフト乗算器の
出力を受ける第２のタンク回路と、前記ｍ逓倍器の出力
と前記複素ローカルクロック信号との複素乗算を行う第
２の周波数シフト乗算器と、該第２の周波数シフト乗算
器の出力を受ける第３のタンク回路と、該第３のタンク
回路の出力と外部より供給される係数の複素共役との複
素乗算を行う第１の係数乗算器と、前記第２のタンク回
路出力と前記係数との複素乗算を行う第２の係数乗算器
を有し、該第２及び前記第１の係数乗算器の出力と、前
記第１のタンク回路の出力の信号加算を行う信号加算器
と、該信号加算器の出力を受け、ｍ逓降を行うｍ逓降降
回路と、該ｍ逓降回路の出力により、前記Ａ／Ｄ変換器
の出力を同期検波するための復調用複素乗算器を有し、
該復調用乗算器の出力より復調信号を得ることを特徴と
する復調回路。 - 【請求項２】 前記信号加算器の出力と前記第２のタン
ク回路の出力の複素共役との複素乗算を行う第１の相関
検出器と、前記信号加算器出力の複素共役と、前記第３
のタンク回路出力の複素乗算を行う第２の相関検出器
と、該第２及び前記第１の相関検出器の出力の和をとる
係数加算器と、該係数加算器の出力を受けて平均化を行
うローパスフィルタと、該ローパスフィルタの出力振幅
を一定にする複素ハードリミタと、該複素ハードリミタ
の出力を前記係数として、前記第１、第２の係数乗算器
に帰還する事を特徴とする請求項１の復調回路。 - 【請求項３】 タンク回路は、出力を遅延させる１サン
プル遅延器と、該遅延器の出力をα倍するα倍器と、該
α倍器の出力と入力とを加算する加算器とよりなること
を特徴とする請求項１の復調回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3239969A JP2765601B2 (ja) | 1991-09-19 | 1991-09-19 | 復調回路 |
| EP92116016A EP0533191B1 (en) | 1991-09-19 | 1992-09-18 | PSK demodulator with freqency multiplication for the correction of phase and frequency errors |
| DE69233486T DE69233486T2 (de) | 1991-09-19 | 1992-09-18 | PSK-Demodulator mit Frequenzmultiplikation zur Phasen- und Frequenzkorrektur |
| CA002078636A CA2078636C (en) | 1991-09-19 | 1992-09-18 | Demodulator for continuously and accurately carrying out demodulating operation by a frequency multiplication method |
| US07/947,603 US5270665A (en) | 1991-09-19 | 1992-09-21 | Demodulator for continuously and accurately carrying out demodulating operation by a frequency multiplication method |
| AU25313/92A AU656100B2 (en) | 1991-09-19 | 1992-09-22 | Demodulator for continuously and accurately carrying out demodulating operation by a frequency multiplication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3239969A JP2765601B2 (ja) | 1991-09-19 | 1991-09-19 | 復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0583314A true JPH0583314A (ja) | 1993-04-02 |
| JP2765601B2 JP2765601B2 (ja) | 1998-06-18 |
Family
ID=17052530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3239969A Expired - Fee Related JP2765601B2 (ja) | 1991-09-19 | 1991-09-19 | 復調回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5270665A (ja) |
| EP (1) | EP0533191B1 (ja) |
| JP (1) | JP2765601B2 (ja) |
| AU (1) | AU656100B2 (ja) |
| CA (1) | CA2078636C (ja) |
| DE (1) | DE69233486T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432819A (en) * | 1994-03-09 | 1995-07-11 | Martin Marietta Corporation | DPSK communications with Doppler compensation |
| US6023491A (en) * | 1994-06-21 | 2000-02-08 | Matsushita Electric Industrail Co., Ltd. | Demodulation apparatus performing different frequency control functions using separately provided oscillators |
| CA2230589C (en) * | 1998-02-25 | 2004-02-10 | Wen Tong | Determining sir in a communications system |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1553654A (en) * | 1978-02-17 | 1979-09-26 | Marconi Co Ltd | Marconi co ltd |
| US4466108A (en) * | 1981-10-06 | 1984-08-14 | Communications Satellite Corporation | TDMA/PSK Carrier synchronization without preamble |
| CA1288878C (en) * | 1988-08-15 | 1991-09-10 | John D. Mcnicol | Timing and carrier recovery in tdma without preamable sequence |
| CA2018855C (en) * | 1989-06-14 | 1993-09-21 | Shousei Yoshida | Burst demodulator for establishing carrier and clock timing from a sequence of alternating symbols |
-
1991
- 1991-09-19 JP JP3239969A patent/JP2765601B2/ja not_active Expired - Fee Related
-
1992
- 1992-09-18 EP EP92116016A patent/EP0533191B1/en not_active Expired - Lifetime
- 1992-09-18 DE DE69233486T patent/DE69233486T2/de not_active Expired - Fee Related
- 1992-09-18 CA CA002078636A patent/CA2078636C/en not_active Expired - Fee Related
- 1992-09-21 US US07/947,603 patent/US5270665A/en not_active Expired - Fee Related
- 1992-09-22 AU AU25313/92A patent/AU656100B2/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| CA2078636A1 (en) | 1993-03-20 |
| AU656100B2 (en) | 1995-01-19 |
| AU2531392A (en) | 1993-03-25 |
| JP2765601B2 (ja) | 1998-06-18 |
| US5270665A (en) | 1993-12-14 |
| EP0533191A2 (en) | 1993-03-24 |
| CA2078636C (en) | 1998-05-26 |
| EP0533191B1 (en) | 2005-03-02 |
| DE69233486T2 (de) | 2005-07-28 |
| DE69233486D1 (de) | 2005-04-07 |
| EP0533191A3 (en) | 1993-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101140333B1 (ko) | 직교 검출기 및 그것을 이용한 직교 복조기 및 샘플링직교 복조기 | |
| US20060120472A1 (en) | System and method for multi-carrier modulation | |
| EP0533208A2 (en) | PSK demodulator with feedback circuit for correcting phase and freqency errors | |
| US20070140382A1 (en) | Bandpass sampling receiver and the sampling method | |
| JP3144457B2 (ja) | 自動周波数調節方法及びその装置 | |
| KR100406224B1 (ko) | 주파수변조신호복조회로및이를채용한통신단말장비 | |
| US5627861A (en) | Carrier phase estimation system using filter | |
| US5914985A (en) | Digital demodulator | |
| US5090027A (en) | Coherent PSK demodulator with adaptive line enhancer | |
| US3991377A (en) | Differential phase shift keying demodulator | |
| EP0486839B1 (en) | Quasi-coherent MPSK demodulator | |
| US7778359B2 (en) | Method and device for clock synchronisation with a vestigial-sideband-modulated transmitted signal | |
| JP2765601B2 (ja) | 復調回路 | |
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| US7277501B2 (en) | Data receiving device | |
| KR100676568B1 (ko) | 타이밍추출장치 및 방법 그리고 그 타이밍추출장치를구비한 복조장치 | |
| JPH0779363B2 (ja) | 遅延検波回路 | |
| JP2540931B2 (ja) | Ｐｓｋ信号復調方法 | |
| JPH0870332A (ja) | クロック再生装置 | |
| JPH06237277A (ja) | Ｐｓｋ搬送波信号再生装置 | |
| EP2797225B1 (en) | Method of and apparatus for demodulating an amplitude modulated signal | |
| KR0157498B1 (ko) | 자동주파수조절장치 | |
| JPH0646094A (ja) | ユニークワード検出回路及び復調回路 | |
| JPH06105898B2 (ja) | 干渉補償回路 | |
| JPH0795176A (ja) | ディジタル変調装置およびディジタル復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980304 |
|
| LAPS | Cancellation because of no payment of annual fees |