JPH0646094A - ユニークワード検出回路及び復調回路 - Google Patents
ユニークワード検出回路及び復調回路Info
- Publication number
- JPH0646094A JPH0646094A JP19573592A JP19573592A JPH0646094A JP H0646094 A JPH0646094 A JP H0646094A JP 19573592 A JP19573592 A JP 19573592A JP 19573592 A JP19573592 A JP 19573592A JP H0646094 A JPH0646094 A JP H0646094A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unique word
- complex
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 本発明は、受信信号に対して受信機の周波数
が誤差を持った場合にも安定に動作するユニークワード
検出回路を実現する。 【構成】 受信信号にほぼ同調した局部発振器１により
準同期検波を行い複素規定帯域信号に変換し、Ａ／Ｄ変
換器６，７で標本化してＡ／Ｄ変換する。この標本化値
をＮサンプル長のシフトレジスタ８，９に入力する、他
方ユニークワードパターン発生器１１は既知のユニーク
ワードパターンを複素形式で発生し、複素乗算器１０1
〜１０n で前記シフトレジスタの各タップとを複素乗算
する。上記複素乗算器のＮ個の並列出力を受けて、フィ
ルタバンク１２でＦＦＴを行い、このＦＦＴのＮ個の出
力の絶対値を比較し、平均値より規定値の閾値を越える
大きな絶対値出力があればユニークワード有りと判定す
ると共に、その出力端子により受信信号の周波数誤差を
も同時に検出するユニークワード検出回路。
が誤差を持った場合にも安定に動作するユニークワード
検出回路を実現する。 【構成】 受信信号にほぼ同調した局部発振器１により
準同期検波を行い複素規定帯域信号に変換し、Ａ／Ｄ変
換器６，７で標本化してＡ／Ｄ変換する。この標本化値
をＮサンプル長のシフトレジスタ８，９に入力する、他
方ユニークワードパターン発生器１１は既知のユニーク
ワードパターンを複素形式で発生し、複素乗算器１０1
〜１０n で前記シフトレジスタの各タップとを複素乗算
する。上記複素乗算器のＮ個の並列出力を受けて、フィ
ルタバンク１２でＦＦＴを行い、このＦＦＴのＮ個の出
力の絶対値を比較し、平均値より規定値の閾値を越える
大きな絶対値出力があればユニークワード有りと判定す
ると共に、その出力端子により受信信号の周波数誤差を
も同時に検出するユニークワード検出回路。
Description
【０００１】
【産業上の利用分野】本発明はＴＤＭＡ通信等におけ
る、基準バーストを検出し、受信フレームを確立して受
信同期を確立する、その過程で、基準バースト内に含ま
れるユニークワードを検出するユニークワード検出回路
及び復調回路に関するものである。
る、基準バーストを検出し、受信フレームを確立して受
信同期を確立する、その過程で、基準バースト内に含ま
れるユニークワードを検出するユニークワード検出回路
及び復調回路に関するものである。
【０００２】
【従来の技術】ディジタル通信において、２進系列の語
同期を確立するためには、ビット系列中に一定周期で挿
入される一定ビット長の固定パターン、所謂ユニークワ
ード（Unique Word,ＵＷ）を検出することが基本とな
る。その従来のユニークワード検出器を図３に示す。
同期を確立するためには、ビット系列中に一定周期で挿
入される一定ビット長の固定パターン、所謂ユニークワ
ード（Unique Word,ＵＷ）を検出することが基本とな
る。その従来のユニークワード検出器を図３に示す。
【０００３】この図３に示す従来のユニークワード検出
回路は、受信信号がそれぞれ入力されるミキサ３，４
と、そのミキサ３に受信ＩＦ信号の搬送波の周波数に近
似した周波数を有する基準搬送波をそのまま入力する局
部発振器１と、この基準搬送波をπ／２位相ずらして上
記ミキサ４に出力するπ／２移相器２と、ミキサ３，４
それぞれの２相位相変調波をＡ／Ｄ変換するＡ／Ｄ変換
器６，７と、このＡ／Ｄ変換器６，７にサンプリング信
号を出力するサンプルパルス発生器５と、Ａ／Ｄ変換器
６，７の出力ディジタルデータより信号を復調する復調
回路１４と、この復調回路１４の再生データ系列をシフ
トするシフトレジスタ１５，１６と、これらシフトレジ
スタ１５，１６の各出力信号とユニークワードパターン
発生器１８からの各出力信号との排他的論理和を取る排
他的論理和１７1 〜１７2nと、これら排他的論理和１７
1 〜１７2nの出力信号の加算を行う加算器１９と、閾値
検出を行う閾値検出器２０とからなる。
回路は、受信信号がそれぞれ入力されるミキサ３，４
と、そのミキサ３に受信ＩＦ信号の搬送波の周波数に近
似した周波数を有する基準搬送波をそのまま入力する局
部発振器１と、この基準搬送波をπ／２位相ずらして上
記ミキサ４に出力するπ／２移相器２と、ミキサ３，４
それぞれの２相位相変調波をＡ／Ｄ変換するＡ／Ｄ変換
器６，７と、このＡ／Ｄ変換器６，７にサンプリング信
号を出力するサンプルパルス発生器５と、Ａ／Ｄ変換器
６，７の出力ディジタルデータより信号を復調する復調
回路１４と、この復調回路１４の再生データ系列をシフ
トするシフトレジスタ１５，１６と、これらシフトレジ
スタ１５，１６の各出力信号とユニークワードパターン
発生器１８からの各出力信号との排他的論理和を取る排
他的論理和１７1 〜１７2nと、これら排他的論理和１７
1 〜１７2nの出力信号の加算を行う加算器１９と、閾値
検出を行う閾値検出器２０とからなる。
【０００４】以上の構成におけるその動作は、復調回路
１４からの再生データ系列を受けるシフトレジスタ１
５，１６は、Ｎ段（Ｎは自然数）あり、このＮはユニー
クワードパターン長と同じである。その並列出力とユニ
ークワードパターン発生器１８の出力との各ビット毎の
一致を排他的論理和１７1 〜１７2nで検出し、これら排
他的論理和１７1 〜１７2nによる一致ビット数の総和を
加算器１９で求め、この加算数が予め定められた閾値よ
り大きい時に、ユニークワードを検出したと判定してい
る。
１４からの再生データ系列を受けるシフトレジスタ１
５，１６は、Ｎ段（Ｎは自然数）あり、このＮはユニー
クワードパターン長と同じである。その並列出力とユニ
ークワードパターン発生器１８の出力との各ビット毎の
一致を排他的論理和１７1 〜１７2nで検出し、これら排
他的論理和１７1 〜１７2nによる一致ビット数の総和を
加算器１９で求め、この加算数が予め定められた閾値よ
り大きい時に、ユニークワードを検出したと判定してい
る。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ような従来のユニークワード検出回路は、構造が簡単で
あるが、次のような欠点を有している。それは、復調回
路１４において正しくデータが再生されることが、ユニ
ークワード検出の絶対的条件であるが、移動体衛星通信
に典型的に見られるように最近のディジタル通信は、誤
り訂正符号を用いること等により低Ｃ／Ｎ比時にも良好
な回線品質を得られるため、極めて低いＣ／Ｎ条件の下
で使用されることが要求されるようになってきている。
このような低Ｃ／Ｎ比条件下では、復調回路１４の信号
補足が非常に困難となってきている。従って、従来のユ
ニークワード検出器では、Ｃ／Ｎ比が悪いと復調回路１
４が正しく動作せず、いつまでもユニークワード検出が
できず、通信ができないといった状況に陥ることが多々
ある。
ような従来のユニークワード検出回路は、構造が簡単で
あるが、次のような欠点を有している。それは、復調回
路１４において正しくデータが再生されることが、ユニ
ークワード検出の絶対的条件であるが、移動体衛星通信
に典型的に見られるように最近のディジタル通信は、誤
り訂正符号を用いること等により低Ｃ／Ｎ比時にも良好
な回線品質を得られるため、極めて低いＣ／Ｎ条件の下
で使用されることが要求されるようになってきている。
このような低Ｃ／Ｎ比条件下では、復調回路１４の信号
補足が非常に困難となってきている。従って、従来のユ
ニークワード検出器では、Ｃ／Ｎ比が悪いと復調回路１
４が正しく動作せず、いつまでもユニークワード検出が
できず、通信ができないといった状況に陥ることが多々
ある。
【０００６】そこで、本発明は、上述した従来のユニー
クワード検出回路の欠点を解消し、復調器の動作に拘ら
ず、より確実にユニークワード検出が行えるとともに、
復調回路の同期確立をより速めるように助けることがで
きるユニークワード検出回路及び復調回路を提供しよう
とするものである。
クワード検出回路の欠点を解消し、復調器の動作に拘ら
ず、より確実にユニークワード検出が行えるとともに、
復調回路の同期確立をより速めるように助けることがで
きるユニークワード検出回路及び復調回路を提供しよう
とするものである。
【０００７】
【課題を解決するための手段】上記課題を解決するため
の本発明の第一解決手段は、受信ＩＦ信号の搬送波周波
数に近似するπ／２位相の異なる二つの基準搬送波を用
いて前記ＩＦ信号を実部及び虚部からなる複素ベースバ
ンド変調し、さらにこの複素ベースバンド信号をサンプ
ルパルスで標本化してディジタル値に変換する実部及び
虚部用のＡ／Ｄ変換器を備えるユニークワード検出回路
において、前記実部及び虚部用Ａ／Ｄ変換器の出力を各
々Ｎサンプル、パイプライン形式で保持する第一及び第
二シフトレジスタと、複素信号形式のユニークワードを
発生するユニークワード発生器と、このユニークワード
発生器の第ｎ（ｎ＝０，１，２，…Ｎ−１）番目の出力
と前記第一及び第二のシフトレジスタの第ｎ番目の出力
との複素乗算をそれぞれ行うＮ個の複素乗算器と、この
複素乗算器Ｎ個の出力を受けて、周波数帯域毎の分離を
行うフィルタバンクと、このフィルタバンクのＮ個の出
力を受けて絶対値を算出し、前記フィルタバンクの特定
の要素フィルタ出力に規定以上の値が得られたことをも
ってユニークワード検出と判定し、ユニークワード有無
検出信号を出力すると共に、前記要素フィルタの周波数
位置によりキャリア周波数誤差信号を出力する比較回路
とからなることを特徴とする。
の本発明の第一解決手段は、受信ＩＦ信号の搬送波周波
数に近似するπ／２位相の異なる二つの基準搬送波を用
いて前記ＩＦ信号を実部及び虚部からなる複素ベースバ
ンド変調し、さらにこの複素ベースバンド信号をサンプ
ルパルスで標本化してディジタル値に変換する実部及び
虚部用のＡ／Ｄ変換器を備えるユニークワード検出回路
において、前記実部及び虚部用Ａ／Ｄ変換器の出力を各
々Ｎサンプル、パイプライン形式で保持する第一及び第
二シフトレジスタと、複素信号形式のユニークワードを
発生するユニークワード発生器と、このユニークワード
発生器の第ｎ（ｎ＝０，１，２，…Ｎ−１）番目の出力
と前記第一及び第二のシフトレジスタの第ｎ番目の出力
との複素乗算をそれぞれ行うＮ個の複素乗算器と、この
複素乗算器Ｎ個の出力を受けて、周波数帯域毎の分離を
行うフィルタバンクと、このフィルタバンクのＮ個の出
力を受けて絶対値を算出し、前記フィルタバンクの特定
の要素フィルタ出力に規定以上の値が得られたことをも
ってユニークワード検出と判定し、ユニークワード有無
検出信号を出力すると共に、前記要素フィルタの周波数
位置によりキャリア周波数誤差信号を出力する比較回路
とからなることを特徴とする。
【０００８】上記第一解決手段を用いて復調回路の同期
確立を速めるための解決手段としての本発明では、受信
ＩＦ信号の搬送波周波数に近似するπ／２位相の異なる
二つの基準搬送波を用いて前記ＩＦ信号を実部及び虚部
からなる複素ベースバンド変調し、さらにこの複素ベー
スバンド信号をサンプルパルスで標本化してディジタル
値に変換する実部及び虚部用のＡ／Ｄ変換器を備え、複
素乗算器、キャリア位相検出器、ループフィルタ、第一
加算器、数値制御発振器、余弦値発生ＲＯＭ、正弦値発
生ＲＯＭからなる位相同期回路に前記実部及び虚部用の
Ａ／Ｄ変換器出力を入力して前記受信ＩＦ信号の復調を
行う復調回路において、請求項１記載の第一及び第二シ
フトレジスタに前記複素乗算器の２系列出力を入力し、
前記ユニークワード有無検出信号及びキャリア周波数誤
差信号を得る、前記ユニークワード発生器、Ｎ個の複素
乗算器、フィルタバンク、比較回路とからなるユニーク
ワード検出器と、前記キャリア周波数誤差信号を、前記
ユニークワード有無検出信号とＡＦＣタイミング信号と
の論理積信号に同期して保持するラッチ回路と、このラ
ッチ回路の出力と前記キャリア周波数誤差信号との和を
求めて前記ラッチ回路に出力する第二加算器とを備え、
前記ラッチ回路出力を前記第一加算器に入力して前記位
相同期回路の同期引き込みを助けることを特徴とする。
確立を速めるための解決手段としての本発明では、受信
ＩＦ信号の搬送波周波数に近似するπ／２位相の異なる
二つの基準搬送波を用いて前記ＩＦ信号を実部及び虚部
からなる複素ベースバンド変調し、さらにこの複素ベー
スバンド信号をサンプルパルスで標本化してディジタル
値に変換する実部及び虚部用のＡ／Ｄ変換器を備え、複
素乗算器、キャリア位相検出器、ループフィルタ、第一
加算器、数値制御発振器、余弦値発生ＲＯＭ、正弦値発
生ＲＯＭからなる位相同期回路に前記実部及び虚部用の
Ａ／Ｄ変換器出力を入力して前記受信ＩＦ信号の復調を
行う復調回路において、請求項１記載の第一及び第二シ
フトレジスタに前記複素乗算器の２系列出力を入力し、
前記ユニークワード有無検出信号及びキャリア周波数誤
差信号を得る、前記ユニークワード発生器、Ｎ個の複素
乗算器、フィルタバンク、比較回路とからなるユニーク
ワード検出器と、前記キャリア周波数誤差信号を、前記
ユニークワード有無検出信号とＡＦＣタイミング信号と
の論理積信号に同期して保持するラッチ回路と、このラ
ッチ回路の出力と前記キャリア周波数誤差信号との和を
求めて前記ラッチ回路に出力する第二加算器とを備え、
前記ラッチ回路出力を前記第一加算器に入力して前記位
相同期回路の同期引き込みを助けることを特徴とする。
【０００９】
【実施例】次に本発明の一実施例について図面を参照し
つつ以下に説明する。図１は、本発明のユニークワード
検出回路の構成を示し、この図１で図３の従来例と同一
物には同一符号を付してある。図１において、受信ＩＦ
変調信号がそれぞれ入力されるミキサ３，４と、そのミ
キサ３に受信ＩＦ信号の搬送波周波数と近似した基準搬
送波を生成してそのまま出力する局部発振器１と、この
局部発振器１の基準搬送波をπ／２位相ずらして上記ミ
キサ４に出力するπ／２移相器２と、上記受信ＩＦ信号
とそれぞれ位相の異なる基準搬送波とを乗算するミキサ
３，４と、このミキサ３，４それぞれの２相位相変調波
を実部及び虚部とした複素ベースバンド信号を、サンプ
ルパルス発生器５から入力されるサンプルパルスによっ
て標本化してディジタル表示値に変換する実部用のＡ／
Ｄ変換器６及び虚部用のＡ／Ｄ変換器７と、このＡ／Ｄ
変換器６，７の出力ディジタルデータを各々Ｎサンプ
ル、パイプライン形式（ここで、Ｎとはユニークワード
パターン長を表している）で保持する実部用のシフトレ
ジスタ８及び虚部用のシフトレジスタ９と、予め定めら
れたＮビットの実部と虚部とからなる複素ユニークワー
ドパターン（実部のパターンと虚部のパターンは異な
る）を発生して複素乗算器１０1 〜１０n に出力する複
素ユニークワードパターン発生器１１と、前記シフトレ
ジスタ８，９の第ｎ（ｎ＝０，１，２，…Ｎ−１）番目
の出力と複素ユニークワードパターン発生器１１の同じ
ｎ番目の出力との複素乗算を行う複素乗算器１０1 〜１
０n と、複素乗算器１０1 〜１０n の複素乗算結果のＮ
個のデータをスペクトル数値解析を行うために周波数帯
分離を行うフィルタバンク１２と、このフィルタバンク
１２のＮ個の出力から絶対値を算出する絶対値検出器２
１1 〜２１n と、この絶対値検出器２１1 〜２１n の出
力からフィルタバンク１２の特定要素フィルタ出力に規
定以上の値が得られたことによりユニークワードを検出
したと判定して検出有無信号４０を出力すると共に、上
記規定以上の出力がある周波数位置をキャリア周波数誤
差信号４１として出力する比較回路２２と、前記フィル
タバンク１２のＮ個の要素フィルタ出力から信号４１の
示す要素フィルタ出力を選択して後の信号処理用回路
（図示せず）に出力する選択回路２３とからなる。
つつ以下に説明する。図１は、本発明のユニークワード
検出回路の構成を示し、この図１で図３の従来例と同一
物には同一符号を付してある。図１において、受信ＩＦ
変調信号がそれぞれ入力されるミキサ３，４と、そのミ
キサ３に受信ＩＦ信号の搬送波周波数と近似した基準搬
送波を生成してそのまま出力する局部発振器１と、この
局部発振器１の基準搬送波をπ／２位相ずらして上記ミ
キサ４に出力するπ／２移相器２と、上記受信ＩＦ信号
とそれぞれ位相の異なる基準搬送波とを乗算するミキサ
３，４と、このミキサ３，４それぞれの２相位相変調波
を実部及び虚部とした複素ベースバンド信号を、サンプ
ルパルス発生器５から入力されるサンプルパルスによっ
て標本化してディジタル表示値に変換する実部用のＡ／
Ｄ変換器６及び虚部用のＡ／Ｄ変換器７と、このＡ／Ｄ
変換器６，７の出力ディジタルデータを各々Ｎサンプ
ル、パイプライン形式（ここで、Ｎとはユニークワード
パターン長を表している）で保持する実部用のシフトレ
ジスタ８及び虚部用のシフトレジスタ９と、予め定めら
れたＮビットの実部と虚部とからなる複素ユニークワー
ドパターン（実部のパターンと虚部のパターンは異な
る）を発生して複素乗算器１０1 〜１０n に出力する複
素ユニークワードパターン発生器１１と、前記シフトレ
ジスタ８，９の第ｎ（ｎ＝０，１，２，…Ｎ−１）番目
の出力と複素ユニークワードパターン発生器１１の同じ
ｎ番目の出力との複素乗算を行う複素乗算器１０1 〜１
０n と、複素乗算器１０1 〜１０n の複素乗算結果のＮ
個のデータをスペクトル数値解析を行うために周波数帯
分離を行うフィルタバンク１２と、このフィルタバンク
１２のＮ個の出力から絶対値を算出する絶対値検出器２
１1 〜２１n と、この絶対値検出器２１1 〜２１n の出
力からフィルタバンク１２の特定要素フィルタ出力に規
定以上の値が得られたことによりユニークワードを検出
したと判定して検出有無信号４０を出力すると共に、上
記規定以上の出力がある周波数位置をキャリア周波数誤
差信号４１として出力する比較回路２２と、前記フィル
タバンク１２のＮ個の要素フィルタ出力から信号４１の
示す要素フィルタ出力を選択して後の信号処理用回路
（図示せず）に出力する選択回路２３とからなる。
【００１０】図２は本発明に用いるフィルタバンク１２
の周波数特性を示す。フィルタバンク１２としては高速
フーリエ変換若しくは、一般化トランスマルチプレクサ
分波回路等を用いることができる。本発明のユニークワ
ード検出回路の動作を図２を参照して説明する。まず、
シフトレジスタ８，９のＮ個のデータと、複素ユニーク
ワードパターン発生器１１の出力複素ユニークワードパ
ターンとが一致すると、複素乗算器１０1 〜１０n の出
力は単一正弦波をＮサンプル採取したものとなる。この
ことを式で示せば、入力信号
の周波数特性を示す。フィルタバンク１２としては高速
フーリエ変換若しくは、一般化トランスマルチプレクサ
分波回路等を用いることができる。本発明のユニークワ
ード検出回路の動作を図２を参照して説明する。まず、
シフトレジスタ８，９のＮ個のデータと、複素ユニーク
ワードパターン発生器１１の出力複素ユニークワードパ
ターンとが一致すると、複素乗算器１０1 〜１０n の出
力は単一正弦波をＮサンプル採取したものとなる。この
ことを式で示せば、入力信号
【００１１】
【数１】
【００１２】と表せる。但し、Ｔはサンプル周期であ
る。ここで、ＷC ，θC は各々Ａ／Ｄ変換器６，７出力
におけるキャリア周波数及び位相である。理想的にはＷ
C ＝０であるが、受信ＩＦ変調信号と局部発信器１の発
振周波数の違いにより実際には０ではない。今、シフト
レジスタ８，９には総合的に複素値
る。ここで、ＷC ，θC は各々Ａ／Ｄ変換器６，７出力
におけるキャリア周波数及び位相である。理想的にはＷ
C ＝０であるが、受信ＩＦ変調信号と局部発信器１の発
振周波数の違いにより実際には０ではない。今、シフト
レジスタ８，９には総合的に複素値
【００１３】
【数２】
【００１４】が保持されている。
【００１５】ユニークワード発生器１１は複素ユニーク
ワードパターン
ワードパターン
【００１６】
【数３】
【００１７】を発生し複素乗算器１０1 〜１０n に出力
している。
している。
【００１８】複素乗算器１０1 ，１０2 ，・・・・・１
０N の出力は各々
０N の出力は各々
【００１９】
【数４】
【００２０】
【数５】
【００２１】
【数６】
【００２２】
【数７】
【００２３】となる。そこで今、受信入力信号がユニー
クワードパターンと一致した場合、つまり、
クワードパターンと一致した場合、つまり、
【００２４】
【数８】
【００２５】となった場合には、
【００２６】
【数９】
【００２７】となる。
【００２８】即ち、単一調和波をＮサンプルだけ標本化
保持した場合に他ならない。従ってフィルタバンク１２
により図２に示すように、各要素フィルタ出力の何れか
に振幅の大きな信号４５が一つ出現するので、ユニーク
ワード検出と信号の周波数位相のずれとを容易に検出す
ることができる。より詳しくは、サンプル周波数を
ｆ0 ，ユニークワードパターン長をＮ（サンプル）とす
ると、ＦＦＴや一般化トランスマルチプレクサにおいて
ステップ周波数Δｆは、
保持した場合に他ならない。従ってフィルタバンク１２
により図２に示すように、各要素フィルタ出力の何れか
に振幅の大きな信号４５が一つ出現するので、ユニーク
ワード検出と信号の周波数位相のずれとを容易に検出す
ることができる。より詳しくは、サンプル周波数を
ｆ0 ，ユニークワードパターン長をＮ（サンプル）とす
ると、ＦＦＴや一般化トランスマルチプレクサにおいて
ステップ周波数Δｆは、
【００２９】
【数１０】
【００３０】の精度で周波数分析が可能となる。ここで
Ｎが大きい程、各要素フィルタの帯域幅は狭くなるの
で、キャリア成分の在るフィルタ１２出力におけるＳ／
Ｎ比は高くなる。即ち、Ａ／Ｄ変換器６，７の出力にお
ける全体パワーを一定とすると、キャリア信号の存在す
るフィルタ１２の出力、つまり複素ユニークワードパタ
ーン発生器１１の出力する複素ユニークワードとシフト
レジスタ８，９から出力される信号のパターンとが一致
した場合、は相対的に出力振幅が大きくなるので容易に
検出ができる。逆に、シフトレジスタ８，９のパターン
がユニークワードに一致しなければ、絶対値検出器２１
1 〜２１n の各出力はほぼ同じ信号レベルとなる。そこ
で、絶対値検出器２１1 〜２１n 及び比較回路２２で図
２に示す信号４５の識別が実行され、ユニークワード有
無検出信号４０とキャリア周波数誤差信号４１が出力さ
れる。また、選択回路２３は比較回路２２からの信号４
１に基いてフィルタバンク１２各出力から信号４５の現
出した要素フィルタ出力を選択して信号４２として外部
へ出力する。この信号４２は、複素ユニークワードパタ
ーン発生器１１のユニークワードパターンと受信信号と
の相関等の情報を含んでいる。
Ｎが大きい程、各要素フィルタの帯域幅は狭くなるの
で、キャリア成分の在るフィルタ１２出力におけるＳ／
Ｎ比は高くなる。即ち、Ａ／Ｄ変換器６，７の出力にお
ける全体パワーを一定とすると、キャリア信号の存在す
るフィルタ１２の出力、つまり複素ユニークワードパタ
ーン発生器１１の出力する複素ユニークワードとシフト
レジスタ８，９から出力される信号のパターンとが一致
した場合、は相対的に出力振幅が大きくなるので容易に
検出ができる。逆に、シフトレジスタ８，９のパターン
がユニークワードに一致しなければ、絶対値検出器２１
1 〜２１n の各出力はほぼ同じ信号レベルとなる。そこ
で、絶対値検出器２１1 〜２１n 及び比較回路２２で図
２に示す信号４５の識別が実行され、ユニークワード有
無検出信号４０とキャリア周波数誤差信号４１が出力さ
れる。また、選択回路２３は比較回路２２からの信号４
１に基いてフィルタバンク１２各出力から信号４５の現
出した要素フィルタ出力を選択して信号４２として外部
へ出力する。この信号４２は、複素ユニークワードパタ
ーン発生器１１のユニークワードパターンと受信信号と
の相関等の情報を含んでいる。
【００３１】次に本発明の一つの応用例を図４に示す。
局部発振器１からＡ／Ｄ変換器６，７までの部分は、図
１に説明した回路構成と同じであるが、Ａ／Ｄ変換器
６，７の各出力を複素乗算器３０に入力し、さらのこの
複素乗算器３０の複素ベースバンド信号をユニークワー
ド検出回路３１と、キャリアの位相を再生するキャリア
位相検出器２４とに入力している。キャリア位相検出器
２４の出力はループフィルタ２５、加算器２６を介して
数値制御発振器（以下ＮＣＯ）２７を制御する。このＮ
ＣＯ２７の出力は余弦値発生ＲＯＭ２８及び正弦値発生
ＲＯＭ２９に入力され、さらに各余弦値発生ＲＯＭ２
８，正弦値発生ＲＯＭ２９の出力を複素乗算器３０に入
力している。
局部発振器１からＡ／Ｄ変換器６，７までの部分は、図
１に説明した回路構成と同じであるが、Ａ／Ｄ変換器
６，７の各出力を複素乗算器３０に入力し、さらのこの
複素乗算器３０の複素ベースバンド信号をユニークワー
ド検出回路３１と、キャリアの位相を再生するキャリア
位相検出器２４とに入力している。キャリア位相検出器
２４の出力はループフィルタ２５、加算器２６を介して
数値制御発振器（以下ＮＣＯ）２７を制御する。このＮ
ＣＯ２７の出力は余弦値発生ＲＯＭ２８及び正弦値発生
ＲＯＭ２９に入力され、さらに各余弦値発生ＲＯＭ２
８，正弦値発生ＲＯＭ２９の出力を複素乗算器３０に入
力している。
【００３２】ユニークワード検出回路３１、加算器３
２、ラッチ３３、ＡＮＤ３４以外の上記回路部分は従来
技術として周知であり、ユニークワード検出回路３１
は、図１に示す本発明のシフトレジスタ８，９、複素乗
算器１０1 〜１０n 、複素ユニークワードパターン発生
器１１、フィルタバンク１２、絶対値検出器２１1 〜２
１n 、比較回路２２、選択回路２３からなる回路であ
る。複素乗算器３０は同期復調器として動作するが、本
発明のユニークワード検出器３１がユニークワードを検
出して検出有無信号４０を外部のフレーム同期回路へ出
力すると、そのフレーム同期回路は次のユニークワード
到来時を示すＡＦＣタイミング信号を出力する。このＡ
ＦＣタイミング信号と検出有無信号４０との一致した時
点での、キャリア周波数誤差信号４１をラッチ３３にラ
ッチさせるように、ＡＮＤ３４は動作している。なお、
外部から入力される上記ＡＦＣタイミング信号は、同期
確立引き込み前の初期状態では常に１となっている。仮
にＡＦＣタイミング信号入力時毎の周波数誤差４１が大
きくなるなるならば、そのことが加算器３２によってラ
ッチ３３の出力と誤差４１との加算によって累積され
る。このラッチ３３出力を、複素乗算器３０からキャリ
ア位相検出器２４、ループフィルタ２５、加算器２６、
ＮＣＯ２７、余弦値発生ＲＯＭ２８、正弦値発生ＲＯＭ
２９からなる位相同期回路（ＰＬＬ）の加算器２６に入
力し、この位相同期回路の補正動作による同期引き込み
で同期を確立させる。それが加算器３２、ラッチ３３、
ＡＮＤ３４の働きである。従って複素乗算器３０の同期
復調動作が未確定の場合にも、本発明のユニークワード
検出回路３１によって正確にユニークワード有無検出が
でき、かつ周波数誤差情報も合わせて得られるので、同
期引き込みをより速く確立することができる。
２、ラッチ３３、ＡＮＤ３４以外の上記回路部分は従来
技術として周知であり、ユニークワード検出回路３１
は、図１に示す本発明のシフトレジスタ８，９、複素乗
算器１０1 〜１０n 、複素ユニークワードパターン発生
器１１、フィルタバンク１２、絶対値検出器２１1 〜２
１n 、比較回路２２、選択回路２３からなる回路であ
る。複素乗算器３０は同期復調器として動作するが、本
発明のユニークワード検出器３１がユニークワードを検
出して検出有無信号４０を外部のフレーム同期回路へ出
力すると、そのフレーム同期回路は次のユニークワード
到来時を示すＡＦＣタイミング信号を出力する。このＡ
ＦＣタイミング信号と検出有無信号４０との一致した時
点での、キャリア周波数誤差信号４１をラッチ３３にラ
ッチさせるように、ＡＮＤ３４は動作している。なお、
外部から入力される上記ＡＦＣタイミング信号は、同期
確立引き込み前の初期状態では常に１となっている。仮
にＡＦＣタイミング信号入力時毎の周波数誤差４１が大
きくなるなるならば、そのことが加算器３２によってラ
ッチ３３の出力と誤差４１との加算によって累積され
る。このラッチ３３出力を、複素乗算器３０からキャリ
ア位相検出器２４、ループフィルタ２５、加算器２６、
ＮＣＯ２７、余弦値発生ＲＯＭ２８、正弦値発生ＲＯＭ
２９からなる位相同期回路（ＰＬＬ）の加算器２６に入
力し、この位相同期回路の補正動作による同期引き込み
で同期を確立させる。それが加算器３２、ラッチ３３、
ＡＮＤ３４の働きである。従って複素乗算器３０の同期
復調動作が未確定の場合にも、本発明のユニークワード
検出回路３１によって正確にユニークワード有無検出が
でき、かつ周波数誤差情報も合わせて得られるので、同
期引き込みをより速く確立することができる。
【００３３】一旦同期が確立すると複素乗算器３０の出
力には正しく変調信号が復調される。次にユニークワー
ド到来時には、周波数誤差４１は０となるので、ラッチ
３３の出力は以前の値に保持されて変化しない。
力には正しく変調信号が復調される。次にユニークワー
ド到来時には、周波数誤差４１は０となるので、ラッチ
３３の出力は以前の値に保持されて変化しない。
【００３４】このように、本発明によれば、復調回路の
未動作時にも、ユニークワード検出と同時にキャリア周
波数誤差が検出され、復調回路の初期周波数制御をより
速く行うことができる。
未動作時にも、ユニークワード検出と同時にキャリア周
波数誤差が検出され、復調回路の初期周波数制御をより
速く行うことができる。
【００３５】
【発明の効果】以上説明したように、従来では復調器に
おける同期確立後の復調信号からユニークワードを検出
してフレーム同期を確立していたものを、本発明によれ
ば先にユニークワードを検出すると共に、再生搬送波の
周波数誤差をも検出し、これによって再生搬送波の位相
誤差を修正させるので、低Ｃ／Ｎ比条件下でも安定にユ
ニークワード検出を達成することができ、しかもより速
い信号の受信同期を確立することができる。即ち、周波
数誤差のある受信信号であっても安定してユニークワー
ド検出を行うことができる。また、本発明のユニークワ
ード検出回路は、単にユニークワードの有無のみでなく
受信信号の周波数誤差をも検出することができるので、
復調回路の初期周波数制御を実行することができ、復調
回路の同期確立をより速めるのに効果がある。
おける同期確立後の復調信号からユニークワードを検出
してフレーム同期を確立していたものを、本発明によれ
ば先にユニークワードを検出すると共に、再生搬送波の
周波数誤差をも検出し、これによって再生搬送波の位相
誤差を修正させるので、低Ｃ／Ｎ比条件下でも安定にユ
ニークワード検出を達成することができ、しかもより速
い信号の受信同期を確立することができる。即ち、周波
数誤差のある受信信号であっても安定してユニークワー
ド検出を行うことができる。また、本発明のユニークワ
ード検出回路は、単にユニークワードの有無のみでなく
受信信号の周波数誤差をも検出することができるので、
復調回路の初期周波数制御を実行することができ、復調
回路の同期確立をより速めるのに効果がある。
【図１】本発明の一実施例に関するものであり、その構
成を示す回路図である。
成を示す回路図である。
【図２】本発明に用いるフィルタ群の周波数特性とユニ
ークワード到来時の出力スペクトルを示す図である。
ークワード到来時の出力スペクトルを示す図である。
【図３】従来のユニークワード検出回路の構成を示す図
である。
である。
【図４】本発明のユニークワード検出回路の周期検出復
調回路への応用を示す図である。
調回路への応用を示す図である。
１ 局部発振器 ２ π／２移相器 ３，４ ミキサ ５ 標本化パルス発生器 ６，７ Ａ／Ｄ変換器 ８，９ シフトレジスタ １０1 〜１０n 複素乗算器 １１ 複素ユニークワードパターン発生器 １２ フィルタ群 １４ 復調回路 １５，１６ シフトレジスタ １７1 〜１７2n 排他的論理和 １９ 加算器 ２０ 閾値検出器 ２１1 〜２１n 絶対値検出器 ２２ 比較回路 ２３ 選択回路 ２４ 位相検出器 ２５ ループフィルタ ２６，３２ 加算器 ２７ 数値制御発振器 ２８ 余弦値発生ＲＯＭ ２９ 正弦値発生ＲＯＭ ３０ 複素乗算器 ３１ ユニークワード検出回路 ４０ ユニークワード有無検出信号 ４１ キャリア周波数誤差信号
Claims (2)
- 【請求項１】受信ＩＦ信号の搬送波周波数に近似するπ
／２位相の異なる二つの基準搬送波を用いて前記ＩＦ信
号を実部及び虚部からなる複素ベースバンド変調し、さ
らにこの複素ベースバンド信号をサンプルパルスで標本
化してディジタル値に変換する実部及び虚部用のＡ／Ｄ
変換器を備えるユニークワード検出回路において、 前記実部及び虚部用Ａ／Ｄ変換器の出力を各々Ｎサンプ
ル、パイプライン形式で保持する第一及び第二シフトレ
ジスタと、 複素信号形式のユニークワードを発生するユニークワー
ド発生器と、 このユニークワード発生器の第ｎ（ｎ＝０，１，２，…
Ｎ−１）番目の出力と前記第一及び第二のシフトレジス
タの第ｎ番目の出力との複素乗算をそれぞれ行うＮ個の
複素乗算器と、 この複素乗算器Ｎ個の出力を受けて、周波数帯域毎の分
離を行うフィルタバンクと、 このフィルタバンクのＮ個の出力を受けて絶対値を算出
し、前記フィルタバンクの特定の要素フィルタ出力に規
定以上の値が得られたことをもってユニークワード検出
と判定し、ユニークワード有無検出信号を出力すると共
に、前記要素フィルタの周波数位置によりキャリア周波
数誤差信号を出力する比較回路とからなることを特徴と
するユニークワード検出回路。 - 【請求項２】受信ＩＦ信号の搬送波周波数に近似するπ
／２位相の異なる二つの基準搬送波を用いて前記ＩＦ信
号を実部及び虚部からなる複素ベースバンド変調し、さ
らにこの複素ベースバンド信号をサンプルパルスで標本
化してディジタル値に変換する実部及び虚部用のＡ／Ｄ
変換器を備え、複素乗算器、キャリア位相検出器、ルー
プフィルタ、第一加算器、数値制御発振器、余弦値発生
ＲＯＭ、正弦値発生ＲＯＭからなる位相同期回路に前記
実部及び虚部用のＡ／Ｄ変換器出力を入力して前記受信
ＩＦ信号の復調を行う復調回路において、 請求項１記載の第一及び第二シフトレジスタに前記複素
乗算器の２系列出力を入力し、前記ユニークワード有無
検出信号及びキャリア周波数誤差信号を得る、前記ユニ
ークワード発生器、Ｎ個の複素乗算器、フィルタバン
ク、比較回路とからなるユニークワード検出器と、 前記キャリア周波数誤差信号を、前記ユニークワード有
無検出信号とＡＦＣタイミング信号との論理積信号に同
期して保持するラッチ回路と、 このラッチ回路の出力と前記キャリア周波数誤差信号と
の和を求めて前記ラッチ回路に出力する第二加算器とを
備え、前記ラッチ回路出力を前記第一加算器に入力して
前記位相同期回路の同期引き込みを助けることを特徴と
する復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19573592A JP2876906B2 (ja) | 1992-07-23 | 1992-07-23 | ユニークワード検出回路及び復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19573592A JP2876906B2 (ja) | 1992-07-23 | 1992-07-23 | ユニークワード検出回路及び復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0646094A true JPH0646094A (ja) | 1994-02-18 |
| JP2876906B2 JP2876906B2 (ja) | 1999-03-31 |
Family
ID=16346095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19573592A Expired - Fee Related JP2876906B2 (ja) | 1992-07-23 | 1992-07-23 | ユニークワード検出回路及び復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2876906B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001026315A1 (fr) * | 1999-10-05 | 2001-04-12 | Kabushiki Kaisha Kenwood | Procede et circuit d'acquisition |
| JP2006217541A (ja) * | 2005-02-07 | 2006-08-17 | Furuno Electric Co Ltd | ユニークワード検出回路 |
| JP2007181137A (ja) * | 2005-12-28 | 2007-07-12 | Kenwood Corp | フレーム同期検出装置、フレーム同期検出方法、プログラム及び記録媒体 |
-
1992
- 1992-07-23 JP JP19573592A patent/JP2876906B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001026315A1 (fr) * | 1999-10-05 | 2001-04-12 | Kabushiki Kaisha Kenwood | Procede et circuit d'acquisition |
| US7079597B1 (en) | 1999-10-05 | 2006-07-18 | Kabushiki Kaisha Kenwood | Method and circuit for acquisition |
| JP2006217541A (ja) * | 2005-02-07 | 2006-08-17 | Furuno Electric Co Ltd | ユニークワード検出回路 |
| JP2007181137A (ja) * | 2005-12-28 | 2007-07-12 | Kenwood Corp | フレーム同期検出装置、フレーム同期検出方法、プログラム及び記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2876906B2 (ja) | 1999-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007618B1 (ko) | 자동 주파수 제어(afc)회로 | |
| EP0353779B1 (en) | Preamble detection circuit for digital communications system | |
| EP0772330A2 (en) | Receiver and method for receiving OFDM signals | |
| EP0533208A2 (en) | PSK demodulator with feedback circuit for correcting phase and freqency errors | |
| JP2988398B2 (ja) | ユニークワード遅延検波方式および復調装置 | |
| JPH07321862A (ja) | ディジタル変調波復調装置 | |
| JP3058870B1 (ja) | Ａｆｃ回路 | |
| WO1990009070A1 (en) | A method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method | |
| JP3060521B2 (ja) | 復調回路 | |
| US5995569A (en) | Method for establishing synchronization and demodulator using the same | |
| US5867059A (en) | Demodulating system for MSK and GMSK signal using a fast fourier transform converter | |
| JP2876906B2 (ja) | ユニークワード検出回路及び復調回路 | |
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| US20050129149A1 (en) | Detecting GSM downlink signal frequency correction burst | |
| JPH05211535A (ja) | 復調器のａｆｃ回路 | |
| JP3819592B2 (ja) | ６４ｑａｍ、２５６ｑａｍ変調解析方法 | |
| US7395291B2 (en) | Multiplierless correlators for HIPERLAN/2 and IEEE 802.11A wireless local area networks | |
| JP2765601B2 (ja) | 復調回路 | |
| JP4637661B2 (ja) | 変調信号の復調装置 | |
| JP3313216B2 (ja) | ディジタル信号の受信装置 | |
| JPH05344093A (ja) | スペクトラム拡散通信用復調装置 | |
| JP3260691B2 (ja) | ユニークワード検出回路 | |
| JP3017757B2 (ja) | ベースバンド遅延検波器 | |
| JP2003234791A (ja) | シンボルタイミング検出方法 | |
| JP3148319B2 (ja) | 変調位相検出装置及び復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |