JP3017757B2 - ベースバンド遅延検波器 - Google Patents

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は受信信号の復調時に生じる周波数オフセット
を除去できるベースバンド受信装置に関する。

（従来の技術） 従来の遅延検波器はIF帯で行なわれている。従来の遅
延検波器を第８図に示す。受信信号500はアンテナ501で
受信され、局部発振器506からの出力とは乗算器502によ
り乗算されIF帯の信号に変換される。IF帯の信号は遅延
回路504により時間Ｔだけ遅延させたIF帯の信号と乗算
器505で乗算され、ローパスフィルタ507を経たのち判定
回路510により判定され、その結果が出力される。

IF帯での遅延検波器は遅延回路に非常に高い精度が要
求される。遅延回路は正確に所望の時間間隔遅延させる
ことが必要であり、この遅延回路の精度の悪さは直接誤
り率特性の極端な劣化につながる。そのため、遅延回路
の遅延時間などの調整が大変となり、従来IF帯での遅延
検波器を作ることは容易ではなかった。

また、遅延検波ではあらかじめ設定されたIF周波数
（局部発振器の持っている周波数）と実際のIF帯の受信
信号の周波数の間に周波数オフセットが存在すると、著
しく誤り率特性が劣化する。この周波数オフセットを補
正するため、遅延検波回路の出力から周波数オフセット
検出回路509により周波数オフセット量を検出し、補正
値を算出した後にこの補正値により局部発振器の周波数
を変化させる自動周波数制御（Auto Frequency Contro
l:略してAFCという）回路が加えられる。

従来のAFC回路では遅延検波回路の出力から周波数オ
フセット量を検出しているためAFCループ内に遅延が存
在した。そのため周波数の引き込みが遅いという欠点が
有った。

さらに、IF帯での遅延検波器はLSI化が容易ではない
という欠点があり受信部の小型化、軽量化という要請に
適していない。

（発明が解決しようとする課題） 以上述べたように従来のIF帯での遅延検波回路では、
遅延回路に非常に高い精度が要求され、遅延回路の調整
が容易ではなかった。またAFC回路内に遅延が存在し周
波数引き込み特性が悪いという欠点があった。さらにLS
I化が容易ではなく、小型化、軽量化に適していなかっ
た。

本発明ではベースバンドで遅延検波が行え、周波数引
き込み特性の良い周波数オフセット除去機能を有し、LS
I化が容易な遅延検波器を提供することを目的とするも
のである。

〔発明の構成〕

（課題を解決するための手段） 上記目的を達成するために本発明においては、アンテ
ナで受信された無線周波数信号と局部発信器からの信号
とを乗算して中間周波数信号を得る手段と、乗算器、位
相誤差検出器、ループフィルタ及び局部発信器を環状に
接続したPLL回路からなりその局部発信器の出力信号と
前記中間周波数信号とを乗算することによりキャリア周
波数オフセットを除去すると共にベースバンド信号を得
る手段と、遅延器により１タイムスロット分遅延された
ベースバンド信号と現在のベースバンド信号とを乗算し
て遅延検波する手段とを備えたベースバンド遅延検波装
置において、PLL回路のループフィルタの出力から伝送
路のフェージングの有無を検出する手段と、ベースバン
ド信号を同期検波する手段と、フェージングのある場合
にはベースバンド信号を遅延検波し、フェージングのな
い場合にはベースバンド信号を同期検波するための切り
替え手段とを具備したことを特徴とする。

（作用） 本発明においては、無線周波数帯の受信信号を直交ベ
ースバンド信号に変換する際の直交復調回路としてPLL
回路を用いることにより、キャリア周波数のオフセット
を除去することが可能となると共に、周波数オフセット
を除去するための直交復調回路と遅延検波回路とを縦続
に接続しており、この直交復調回路では従来方式のよう
な遅延がないため高速の周波数引き込みを実現すること
が可能となる。

（実施例） 以下、図面を用いて本発明の一実施例を詳細に説明す
る。

第１図は本発明の一実施例を示したブロック図であ
る。受信信号がアンテナ100より受信され、この信号と
局部発振器102からの出力とが乗算器101により乗算され
IF周波数に周波数変換された後にローパスフィルタ103
を通った信号が搬送波抽出及び復調を行う復調回路部10
4に入力される。搬送波抽出及び復調を行う復調回路部1
04は、乗算器105、位相誤差検出器107、ループフィルタ
108および局部発振器106とから構成されるPLL回路であ
る。搬送波抽出及び復調を行う復調回路部104の局部発
振器106からはキャリア周波数オフセットが除去され、
位相の同期した基準搬送波が得られる。この基準搬送波
と受信信号が乗算器105により乗算され搬送波抽出及び
復調を行う復調回路部104からの出力信号としてベース
バンド信号が得られる。前記ベースバンド信号はローパ
スフィルタ109を通過した後、遅延回路112、乗算器113
及び判定回路115より構成される遅延検波部111に入力さ
れる。遅延回路112ではビットの集まりによりビット列
を示した１シンボルを伝送するのに必要な時間Ｔだけ入
力信号を遅延させ出力する。遅延回路112の出力信号と
ローパスフィルタ109の出力信号とが乗算器113で乗算さ
れ、ローパスフィルタ114を通って判定回路115で判定さ
れる判定回路115のクロックは遅延検波部11の前段のベ
ースバンド信号からタイミングクロック再生回路110に
より再生され与えられる。

前述した動作を、簡略に述べると以下のとおりにな
る。

復調回路部104からの出力はベースバンド信号であ
る。このベースバンド信号は遅延検波部111に入力され
る。遅延検波部111では前記ベースバンド信号を１タイ
ムスロット（時間間隔の単位）分遅延させた値と、前記
ベースバンド信号の複素共役をとった値とを乗算し、そ
の結果を判定回路115で判定することで遅延検波を行
う。上記動作を式を用いて以下に説明する前記ベースバ
ンド信号を cos（φ（ｔ））＋jsin（φ（ｔ）） とすると、１タイムスロットＴだけ遅延させた信号は cos（φ（ｔ−Ｔ））＋jsin（φ（ｔ−Ｔ）） であり、これを前記ベースバンド信号の複素共役と乗算
する事により cos(φ(t)-φ(t-T))+jsin(φ(t)-φ(t-T)) という出力を得る。この出力を実軸及び虚軸でそれぞれ
判定すれば遅延検波の結果を得る。

ここで遅延検波の操作がすべてベースバンドで行われ
ているため遅延検波内の遅延器は例えば簡単なフリップ
フロップで構成されるようなディジタルの遅延回路を用
いればその調整は非常に容易に行える。

第５図は本発明の他の１実施例を示したブロック図で
ある。本実施例は入力される変調波がQPSKで変調されて
いるものとする。第１の実施例と異なるところは局部発
信器603の周波数で準直交同期検波した受信信号をA/D変
換器によりディジタル信号とし、このA/D変換器以降の
操作をディジタル信号処理により行うことである。A/D
変換器605へのサンプリング周波数はタイミングクロッ
ク再生回路617の出力よりサンプリング回路616により与
えられる。ここで位相比較器として第６図に示す位相比
較器を用いる。前記位相比較器では、位相比較器への入
力のＩチャンネル信号の符号をＱチャンネルに、Ｑチャ
ンネル信号の符号を反転したものをＩチャンネル信号に
それぞれ乗じて、その２つを加え合わせる（第７図
（ａ）参照）ことによって、第７図（ｂ）に示す位相比
較特性を実現している。前記位相比較器は以下の操作で
入力信号とディジタルVCO（608）出力の位相の比較を行
う。入力されたＩチャンネル701、Ｑチャンネル702の各
々の信号の符号を符号判定器703,704により判定する。
前記入力されたＩチャンネル信号にＱチャンネル信号の
符号が正であれば−１を、負であれば＋１を乗算器706
により乗算する。また前記入力されたＱチャンネルの信
号にＩチャンネル信号の符号が正であれば＋１を、負で
あれば−１を乗算器707により乗算する。そしてこの２
つの乗算器706,709の出力の和を加算器708により加算す
ることで位相差を検出する。ディジタル信号処理では一
般に、信号の最上位ビット（MSB）がこの信号の符号を
表わしているので、この位相比較器では符号判定器を省
きＩチャンネル信号のMSBとＱチャンネル信号を、Ｑチ
ャンネル信号のMSBを反転したものとＱチャンネル信号
を各々乗算し、この２つを加算することで位相差を検出
できる。

ここで搬送波同期回路619の説明をする。まず、受信
信号601がアンテナを介して受信され乗算器602に入れさ
れて局部発振器603から発生された信号と乗算器602で乗
算される。この乗算された信号は、フィルタ604を通
り、A/D605に入力される。A/D605でアナログディジタル
変換された信号は、搬送波同期回路619内の複素乗算器6
06に入力される。複素乗算器606はA/D605の出力とメモ
リ627の出力と乗算してこれを位相比較器610に出力され
る。位相比較器610で位相比較されこの出力はループフ
ィルタ609に入力される。ループフィルタ609では、位相
比較器610の出力をα乗算器621とβ乗算器620に入力さ
せる。α乗算器621とβ乗算器620ではαとβの値が乗算
される。例えば一般的に の関係になるようα，βの値が決められる。β乗算器62
0の出力は加算器622に出力され、遅延回路623の出力と
加算される。この加算された信号は遅延回路623に入力
されると共に加算器624に入力される。加算器624では、
α乗算器621の出力と加算器622の出力とが加算され、こ
の結果がVCO608に入力される。VCO608内の加算器625に
加算器624の出力が入力され遅延回路625の出力と加算さ
れる。この加算結果は遅延回路6262に入力される。遅延
回路626の出力はメモリ627に入力される。メモリ627で
はSIN,COSの波形データが記憶されており、SIN,COS波形
のサンプルデータが複素乗算器606に出力される。複素
乗算器606の出力に遅延検波部618に出力される一方、搬
送波同期回路619内のループ回路で同期のとれたベース
バンド信号が得られる。

第１の実施例と異なるもう１つの点は遅延検波部618
である。この遅延検波部618では搬送波同期回路619から
の出力を遅延回路611でタイムスロット遅延させた信号
と前記搬送波同期回路619からの出力の複素共役をとっ
た信号を乗算器613によって乗算する。そしてこの乗算
器からの出力を移相器により位相を45゜回転させた後、
判定器615によってスレッシュホールド検波で判定する
ものである。移相器614による移相の回転はＩチャンネ
ルとＱチャンネルの移相器614への入力信号の和をＩチ
ャンネルの移相器614からの出力差をＱチャンネルの出
力する事で容易に実現される。本実施例ではA/D変換回
路以下がディジタル信号処理で行なわれているため、回
路のLSI化が容易である。

第２図は本発明の他の１実施例を示すブロック図であ
る。第１の実施例と異なる点は搬送波抽出及び復調回路
部204と遅延検波部216の間に判定回路214を備える経路
とを備えない経路の２つの経路を設け、スイッチ213,21
5でどちらか一方を選択するところである。判定回路は
タイミングクロック再生回路212より再生されたクロッ
クで判定し、その出力を遅延検波部216へ入力する。搬
送波抽出及び復調を行なう復調回路部204と判定回路214
の組合せは同期検波回路そのものであり遅延検波部216
は差動復号回路として働く。第４図に前記判定回路を用
いた同期検波回路と前記判定回路用いない遅延検波回路
の誤り率をフェージングのある場合とない場合で示し
た。フェージングはフェージングピッチ1/300〔Hz/伝送
速度〕で与えた場合である。第４図よりフェージングの
ない伝送路501では同期検波502の方が遅延検波503より
も誤り率特性は良い。またフェージングのある場合504
では遅延検波505の方が同期検波506よりも誤り率は良く
なる。従って、フェージングのない場合にはスイッチ21
3,215により判定回路を有する経路を選択し、フェージ
ングのある場合には判定回路のない経路を選択する。フ
ェージングの有無はPLL内のループフィルタの出力から
フェージング検出回路209により検出しスイッチ制御回
路210によりどちらの経路を選ぶか決定する。

更に他の実施例について第３図を用いて説明する。受
信信号は、アンテナ401で受信され、この受信された信
号は乗算器402に入力される。この受信された信号は、
局部発振器403で発生された信号と乗算器402で乗算され
る。この乗算された信号は、ローパスフィルタ404に入
力されA/D405でアナログディジタル変換される。このデ
ィジタル値は複素乗算器406に入力され、複素乗算され
る。この乗算された信号は、位相誤差検出回路410に入
力され、位相誤差が検出される。この位相誤差検出回路
410の出力信号はループフィルタ411を通ってディジタル
VCO409に入力されこれらの回路は同期のとれたベースバ
ンド信号を得るために動作する。複素乗算器406の出力
信号はタイミング再生回路408に入力されると共に乗算
器413と遅延回路412に入力される。乗算器413は、遅延
回路412の出力信号と複素乗算器406の出力信号との乗算
をしてこの出力はローパスフィルタ414を通って判定回
路415に入力される。判定回路415はタイミングクロック
再生回路408でタイミングをとって位相の判定を行って
いる。

尚、一方タイミングクロック再生回路408の出力はサ
ンプリング回路407に入力されサンプリング回路407によ
りA/D405のサンプルリングを行っている。

〔発明の効果〕

以上説明したように本発明ではキャリア周波数オフセ
ットを除去するための直交復調回路内に遅延させてない
ため、従来の遅延検波回路より周波数の引き込み特性が
格段に向上する。

【図面の簡単な説明】

第１図は本発明の一実施例を示したブロック図、第２
図、第３図は本発明の他の一実施例を示したブロック
図、第４図は本発明の誤り率特性を示した図、第５図は
本発明の他の一実施例を示したブロック図、第６図は第
５図における位相比較器を示したブロック図、第７図は
位相比較特性を示した図、第８図は従来例を示したブロ
ック図である。 101,105,113,201,205,218,402,413,602,613……乗算
器、101,201,402,603……局部発振器、103,109,203,21
1,219,404,414……ローパスフィルター、104,204,608…
…VCO、112,217,412,611,626,623……遅延回路、115,22
0,415,615……判定回路、111,216,618……遅延検波部。

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 27/00 - 27/38

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】アンテナで受信された無線周波数信号と局
   部発信器からの信号とを乗算して中間周波数信号を得る
   手段と、乗算器、位相誤差検出器、ループフィルタ及び
   局部発信器を環状に接続したPLL回路からなりその局部
   発信器の出力信号と前記中間周波数信号とを乗算するこ
   とによりキャリア周波数オフセットを除去すると共にベ
   ースバンド信号を得る手段と、遅延器により１タイムス
   ロット分遅延されたベースバンド信号と現在のベースバ
   ンド信号とを乗算して遅延検波する手段とを備えたベー
   スバンド遅延検波装置において、 PLL回路のループフィルタの出力から伝送路のフェージ
   ングの有無を検出する手段と、ベースバンド信号を同期
   検波する手段と、フェージングのある場合にはベースバ
   ンド信号を遅延検波し、フェージングのない場合にはベ
   ースバンド信号を同期検波するための切り替え手段とを
   具備したことを特徴とするベースバンド遅延検波装置。