KR950003666B1 - 지엠에스케이신호복조방법 및 그 장치 - Google Patents

지엠에스케이신호복조방법 및 그 장치 Download PDF

Info

Publication number
KR950003666B1
KR950003666B1 KR1019900022760A KR900022760A KR950003666B1 KR 950003666 B1 KR950003666 B1 KR 950003666B1 KR 1019900022760 A KR1019900022760 A KR 1019900022760A KR 900022760 A KR900022760 A KR 900022760A KR 950003666 B1 KR950003666 B1 KR 950003666B1
Authority
KR
South Korea
Prior art keywords
data
component
offset error
slot
signal
Prior art date
Application number
KR1019900022760A
Other languages
English (en)
Other versions
KR920013945A (ko
Inventor
임무길
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR1019900022760A priority Critical patent/KR950003666B1/ko
Priority to JP3127959A priority patent/JP2511206B2/ja
Priority to US07/723,278 priority patent/US5144256A/en
Publication of KR920013945A publication Critical patent/KR920013945A/ko
Application granted granted Critical
Publication of KR950003666B1 publication Critical patent/KR950003666B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/009—Compensating quadrature phase or amplitude imbalances
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L23/00—Apparatus or local circuits for systems other than those covered by groups H04L15/00 - H04L21/00
    • H04L23/02—Apparatus or local circuits for systems other than those covered by groups H04L15/00 - H04L21/00 adapted for orthogonal signalling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/008—Compensating DC offsets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/005—Analog to digital conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/006—Demodulation of angle-, frequency- or phase- modulated oscillations by sampling the oscillations and further processing the samples, e.g. by computing techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/003—Correction of carrier offset at baseband only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0046—Open loops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

내용 없음.

Description

지엠에스케이신호복조방법 및 그 장치
제 1 도는 종래의 GMSK신호복조장치의 회로도.
제 2 도는 본 발명에 따른 실시예의 GMSK신호복조장치의 회로도.
제 3 도는 본 발명에 따른 실시예의 GMSK신호복조방법의 흐름도.
제 4 도는 제 3 도를 수행하기 위한 시스템도.
* 도면의 주요부분에 대한 부호의 설명
10 : 대역여파기 20, 21 : 제1,2혼합기
30 : 국부발진기 40 : 위상지연기
50, 51 : 제1,2저역여파기 60,61 : 제1,2 A-D변환기
70 : 듀얼포트메모리 80 : 클록발생기
91 : 메모리 92 : 오프셋에러검출부
93 : 위상동기화부 94 : 소프트결정부
95 : GMSK복조데이터검출부
본 발명은 디지탈변복조기술에 관한 것으로, 특히 GMSK(Gaussian Filtered Minimum Shift Keying)방식으로 변조된 신호를 복조하는 방법 및 그 장치에 관한 것이다.
일반적으로, GMSK방식은 디지탈데이타(Digital Data)를 전송하기 위한 직각변조(Quadrature Modulation)방식의 일종이며, 이 방식에 의해 변조된 신호는 일정한 포락션(Constant Envelope)성질과, 비교적 좁은 점유주파수대역폭을 차지함으로 한정된 주파수 자원을 효율적으로 사용하는데 유리하다. 그러므로 GMSK변복조방식은 이동무선통신기기용 변복조장치에 적합하며, 최근 이동통신기기의 디지탈화가 급속히 진행됨에 따라 가장 유망한 이동통신방식으로 알려지게 되었다.
통상적으로, GMSK방식의 변조과정에서 한 주기의 펄스입력에 대하여 가우시안 저역통과여파기의 응답특성이 한 주기 이상의 응답시간을 가짐으로 전후 심볼데이터에 영향을 주는 심볼간의 간섭현상이 심하게 발생된다.
이로 인하여 GMSK복조장치는 자체내에 사용되는 국부잘진기의 국부발진신호를 다른 방식의 디지탈복조기의 경우와 마찬가지로 변조단에서 사용한 반송파발진주파수와 위상 및 주파수를 일치시켜야만 전송된 데이터를 정확하게 복조할 수 있다.
이를 위하여, 종래의 GMSK복조장치는 변조단에서 사용한 반송파 발진주파수와 동일한 국부발진신호를 발생하기 위하여 반송파발진주파수의 위상 및 주파수를 검출하는 회로로서 궤환회로를 포함하는 위상동기루프(Phase Locked Loop)회로를 사용한다.
이와 같이, 아날로그방식의 궤환회로를 포함하는 GMSK복조장치의 경우 시스템 전체의 제어에 상당한 정밀도를 요구되며, 구성회로도 복잡하여 소형화 어려운 문제점이 있었다.
위에서 제시한 문제점을 첨부한 도면을 참조하여 설명하기로 한다. 제 1 도는 종래 GMSK복조장치의 회로도이다. 제 1 도에 있어서, 제 1 혼합기(10)은 제 1 위상지연기(40)을 통해 유입되는만큼 위상지연된 제 1 국부발진기(30)의 출력신호와 입력단자(5)를 통해 유입되는 변조된 신호를 혼합하여 기저대역의 Q성분수신신호를 발생하고, 제 2 혼합기(11)는 제 1 국부발진기(30)의 출력신호와 입력단자(5)를 통해 유입되는 변조된 신호를 혼합하여 기저대역의 I성분수신신호를 발생한다. 클록복원회로(20)는 입력단자(5)을 통해 유입되는 변조된 신호로부터 데이터전송속도와 동일한 주파수의 클록펄스열을 복원한다. 제1,2저역통과여파기(50,51)은 각각 지저대역의 Q 및 I성분수신신호를 필터링하여 고주파잡음을 제거한다. 제1,2치환기(60,61)는 각각 클록복원회로(20)에서 복원된 클록펄스열에 맞추어 저역필터링된 기저대역의 Q성분 및 I성분수신신호를 "1" 또는 "0"의 논리상태를 갖는 디지탈 데이터 형태로 치환한다. 가산기(60)는 제1,2치환기(60,61)에서 생성되는 Q 및 I성분의 수신데이터를 가산하여 변조되기 전의 원래의 디지탈데이터를 생성한다. 그리고 루우프여파기(70), 제3,4혼합기(12,13) 및 제 2 위상지연기(41)는 궤환루프회로로서 국부발진기(30)의 출력의 위상 및 주파수를 조절하게 된다.
제 1 도에 도시된 바와 같이 종래의 GMSK복조장치는 아날로그방식의 궤환루프회로를 포함하고, 또한 클록복원회로(20)를 포함하여 제1,2치환기(60,61)를 제어하여야 함으로 회로구현에 어려움이 많으며, 회로를 소형화하여 원칩(one chip)화하는데 적합하지 않았다.
따라서 본 발명의 목적은 회로구성을 간소화하고 장치의 소형화 및 전력소모를 줄일 수 있는 GMSK복조방법 및 그 장치를 제공함에 있다.
상기 목적을 달성하기 위하여 본 발명의 방법은 수신된 GMSK신호를 기저대역으로 천이시키고 I 및 Q성분수신신호로 분리하는 주파수변환과정과, 주파수변환과정에서 분리된 기저대역의 I 및 Q성분수신신호를 소정주기로 양자화하고 양자화된 I 및 Q성분수신신호를 부호화하여 I 및 Q성분수신데이터를 발생하는 A-D변환과정과, 상기 A-D변환과정에서 발생된 I 및 Q성분수신데이터와 기준파형데이터간의 상관관계를 검사하여 슬롯구간 및 위상오프셋에러량을 검출하는 오프셋에러검출과정과, 상기 오프셋에러검출과정에서 검출된 슬롯구간정보 및 위상오프셋에러량에 의해 I 및 Q성분 슬롯데이터를 선택하고 선택된 I 및 Q성분 슬롯데이터의 오프셋에러를 보상하는 위상동기화과정과, 위상동기화과정에서 보상된 I 및 Q성분 슬롯데이터 중 소정수의 데이터를 적분하고 적분된 결과를 따라 I 및 Q성분복조데이터를 결정하는 소프트결정과정을 포함함을 특징으로 한다.
상기 목적을 달성하기 위하여 본 발명의 장치는 수신된 GMSK신호를 기저대역으로 천이시키고 I 및 Q성분수신신호로 분리하는 주파수변환수단과, 주파수변환수단에서 분리된 기저대역의 I 및 Q성분수신신호를 소정주기로 양자화하고 양자화된 I 및 Q성분수신신호를 부호화하여 I 및 Q성분수신데이터를 발생하는 A-D변환수단과, 기준파형에 대한 기준파형데이터가 저장되어 있는 메모리와, 상기 A-D변환수단에서 발생된 I 및 Q성분수신데이터와 메모리에 저장된 기준파형데이터간의 상관관계를 검사하여 슬롯구간 및 위상오프셋에어량을 검출하는 오프셋에러검출수단과, 상기 오프셋에러검출수단에서 검출된 슬롯구간정보 및 위상오프셋에러량에 의해 I 및 Q성분 슬롯데이터를 선택하고 선택된 I 및 Q성분 슬롯데이터의 오프셋에러를 보상하는 위상동기화수단과, 위상동기화수단에서 보상된 I 및 Q성분 슬롯데이터중 소정수의 데이터를 적분하고 적분된 결과를 따라 I 및 Q성분복조데이터를 결정하는 소프트결정수단을 포함함을 특징으로 한다.
먼저 본 발명의 디지탈 복조방법 및 장치를 설명하기 전에 GMSK방식에 대해 설명한다.
전송하고자 하는 NRZ신호를 rect(t/T)라 하면
이고 이 신호가 GMSK방식으로 변조된 신호 x(t)는
…………………………(2)
Ec=전송되는 데이터 비트당 에너지
f0=반송주파수
0=임의의 순간위상
이다 (2)식을 삼각함수 변환하면
위식에서 cos(2πf0t+ 0) 및 sin(2πf0t+ 0)성분은 전적으로 방송파 주파수 f0에 관한 항으로서 이는 cos(t) 신호성분과 sin(t) 신호성분이 반송파에 실렸다가 복조기에서 다시 기저대역으로 내리게 되므로 f0는 단순한 반송파로서의 역할만 수행하며 cos(2πf0t+ 0)에서 0값은 변조기에서 NRZ신호가 변조가 걸리기 시작하는 순간에 매번 새로이 변조를 걸때마다 바뀌게 되므로 이때 나타나는 각각의 경우에 대한 임의의 순산 위상값을 나타내게 된다. 즉 t=t1인 순간의 순간 위상값 1과 t=t2인 순간의 순간위상값 2는 다르므로 cos(2πf0t1+ 1)값과 cos(2πf0t2+ 0)값은 다르게 된다. 이 두항은 전적으로 반송파에 관한 항이므로 실제 전송되는 GMSK변조에 대한 정보를 위상일치 신호정보인 cos(t)신호와 직교위상신호 정보인 sin(t)신호이다. 따라서 기저대역에서 복조신호, U(t)를 다음과 같이 정의한다.
U(t)=cos(t)+jsin(t)
U(t)를 이용하면 (3)식은 다음과 같이 쓸 수 있다.
여기서 Re{·}는 오른쪽 수식의 설수부만을 취함을 뜻한다. GMSK변조신호가 갖는 신호정보인 cos(t)+jsin(t)에서(t)는 다음과 같은 값을 갖도록 변조기에서 변조된다.
(4) 식에서 h는 변조지수이고 GMSK의 경우는 1/2이다. αi는 (1)식에 의해 정의되는 입력 NRZ펄스를 뜻한다.
(4)식에서 g(t)는 다음과 같다.
g(t)=h(t)*rect(t/T)………………………………………………………(5)
(5)식에서 *는 콘볼루션 연산을 의미하며 h(t)는 변조에 사용되는 가우시안 저역통과여파기의 임펄스 응답함수도 다음과 같다.
h(t)=exp(-t2/2σ2T2)/(2π σT) ………………………………………(6)
(6)식에서
………………………………………………………(7)
(7)식에서 B는 가우시안 저역통과여파기의 3dB 대역폭을, T는 전송되는 디지탈 데이타 입력신호의 입력주기를 발생한다. 변조된 GMSK신호의 위상일치신호성분 cos(t)값은(t)값을 계산하는 과정이 식(4)에서 알 수 있듯이 t=-∞의 데이타 입력시점에서부터 t=t-iT의 현재 데이타가 입력되는 순간까지 연속적으로 적분을 수행하므로 t=t0인 순간에서의 적분값은 항상 이전의 적분값을 포함하기 때문에(t)값이 불연속점이 없는 연속함수값의 형태로 얻어진다. 즉, t1＜t2인 경우에 대해
가 되어 항상 이전값을 기억하고 있으므로 연속된 함수값을 얻게 된다.
(7)식에서 가우시안 저역통과필터의 3dB대역폭과 신호의 전송주기인 T값의 곱 BT값에 따라 (5)식의 결과 펄스형태가 바뀌게 된다. 즉, 가우시안 저역통과여파기에 1T시간동안 입력된 NRZ펄스에 대한 여파기의 응답시간은 1T~9T까지의 1T보다 긴 응답시간을 갖게 되므로 현재의 입력 NRZ데이타에 대한 위상적분값(t)에는 이전 비트에 의한 영향이 포함되어 있으며 마찬가지로 현재의 입력 데이타는 이후 비트의 위상적분값에 영향을 주는 심볼간의 간섭현상이 발생하게 되며 이러한 심볼간의 간섭에 의한 영향은 수신기의 신호를 복원하는 과정중에서 충분히 고려되어야 한다.
상기와 같은 과정을 통하여 변조된 신호는 시분할방식의 전송성분을 통하여 일정한 형태로 전송된다.
즉, 본 발명과 같이 TDMA(Time Division Multiple Access)방식을 사용하여 GSM(Group Special Mobile)시스템의 프레임 구조는 1프레임당 8타임 슬롯을 가진다. 타임슬롯의 종류로는 4개(Normal, Synchromization Frequency Correction, Access)의 버어스트(Burst)가 있고, 각 버어스트의 중간에 트레이닝 시이퀀스(Training Sequence)가 위치하게 된다. 상기 트레이닝 시이퀀스를 미드앰블이라고 하는데 수신단에는 미드앰블로부터 동기 및 등화에 필요한 중요한 정보를 추출하게 된다.
본 발명에서는 상기 미드앰블에 대한 변조파형을 미리 메모리장치에 저장시켜 놓고 수신신호와 상관함수를 계산하여 미드앰블신호에 해당부분을 검출하므로써 정확한 동기를 맞추도록 한다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명하기로 한다.
제 2 도는 본 발명에 따른 실시예의 GMSK신호복조장치의 회로도이다. 제 2 도에 있어서, 입력단자(5)는 수신되는 GMSK신호를 유입하기 위하여 동조기나 주파수변환기에 접속된다. 그리고 입력단자(5)는 대역통과여파기(10)의 입력단자에 접속되어 있다. 대역통과필터(10)의 출력단자는 제1,2혼합기(20,21)의 제 1 입력단자들과 결합되어 있다. 국부발진기(30)의 출력단자는 위상지연기(40)의 입력단자 및 제 1 혼합기(20)의 제 2 입력단자와 결합되어 있다. 위상지연기(40)의 출력단자는 제 2 혼합기(21)의 제 2 입력단자에 접속되어 있다. 제 1 혼합기(20)의 출력단자는 저역통과여파기(50)의 입력단자에 접속되어 있다. 제 1 저역통과여파기(50)의 출력단자는 제1A-D변환기(60)의 입력단자에 접속되어 있다. 제1A-D변환기(60)의 출력단자는 듀얼포트메모리(70)의 제 1 입력단자에 접속되어 있다. 제 2 혼합기(21)의 출력단자는 제 2 저역통과여파기(51)의 입력단자에 접속되어 있다. 제 2 저역통과여파기(51)의 출력단자는 제2A-D변환기(61)의 입력단자에 접속되어 있다. 제2A-D변환기(61)의 출력단자는 듀얼포트메모리(70)의 제 2 입력단자에 접속되어 있다. 듀얼포트메모리(70)의 제1,2출력단자는 위상동기화부(93)의 제1,2입력단자 및 오프셋에러검출부(92)의 제1,2입력단자와 결합되어 있다. 메모리(91)의 제1,2출력단자는 오프셋에러검출부(92)의 제3,4입력단자와 결합되어 있다. 오프셋에러검출부(92)의 제1,2출력단자는 위상동기화부(93)의 제3,4입력단자와 결합되어 있다. 위상동기화부(93)의 제1,2출력단자는 소프트결정부(94)의 제1,2입력단자와 접속되어 있다. 소프트결정부(94)의 제1,2출력단자는 GMSK복조데이터검출부(95)의 제1,2입력단자에 접속되어 있다. GMSK복조데이터검출부(95)의 출력단자는 출력단자(15)에 접속되어 있다. 출력단자(15)는 디지탈데이터 처리기에 접속된다. 그리고 클록발생기(80)의 출력단자는 제1,2A-D변환기(60,61)의 제어단자 및 듀얼포트메모리(70)의 제어단자와 결합되어 있다.
변조단에서 GMSK변조되어 송신성분을 통하여 전송된 신호는 복조장치의 수신여파기(10)를 통하여 수신된다. 이때 수신신호는 송신단에서 전송된 신호로서
의 실수부이다.
즉,
이다.
상기한 (8)식의 수신신호를 입력으로 하는 혼합기(20,21)는 수신신호를 기저대역으로 천이시키기 위하여 국부반송파(f0)를 곱하게 된다. 즉, 수신신호
에 대하여
을 곱하고 저역통과여파기(50,51)를 통과시키면 전송되어진 정보 cos(t)와 sin(t)를 구할 수 있다. 이때 1은 수신단 국부반송파가 곱해지는 임의 순간 위상값이다.
………………………………………………(9)
상기 (9)식에서는 반송파의 2배 고저파이므로 저역통과여파기(50, 51)에서 제거되어값을 얻게 된다. 결과적으로 전송되어진 정보에 대해만큼의 왜곡된 신호가 수신된다. 수신된 신호는 디지탈방식으로 처리되기 위하여 제1,2A-D변환기(60,61)에 의해 샘플링이론에 따라 1/4T주기로 샘플링되어 8비트로 양자화되고, 듀얼포트메모리(70)에 저장된다. 그러므로 클록발생기(80)의 송신측의 비트전속속도의 4배의 주파수를 갖는 클럭펄스열을 발생한다.
이동체 통신의 경우에는 수신신호에 상기 왜곡신호 이외에도 도플러현상 및 다중경로현상에 의한 페이딩성분과 실제 성분에서 항상 존재하는 가우시안 부가 잡음성분이 부가된다. 미설명된 위상천이시(40)는 위상일치(In-phase) 성분신호와 π/2의 위상차를 갖는 위상직교(Quadrature phase) 성분신호를 분리하기 위한 것이다.
한편 메모리(91)에 저장된 미드앰블 기준파형은 변조기의 변조와 동일한 방식으로 만들어져 I 및 Q성분신호로 미리 저장되어진다. 즉 일정한 길이의 2진 미드앰블 데이타열을 상기한 (3)~(7)식을 이용하여 GMSK변조를 걸어 I 및 Q성분을 각각 1/T주기로 샘플링하여 저장시켜 둔다.
오프셋에러검출부(92)는 수신디지탈데이터 r(t)가 저장된 듀얼포트메모리(70)와 기준파형이 저장된 메모리(91)을 반복적으로 액세스하여 슬롯데이터구간에 대한 정보와 오프셋에러값을 산출한다. 이의 작동을 상세히 설명하면 다음과 같다. 먼저 오프셋에러검출부(92)는 수신된 신호 r(t) 전체에 대하여 1차의 상관함수값 R'rm(τ)을 계산한다.
여기서 I는 적분구간을 뜻하고 m*(τ)는 m(τ)의 켤레복소수를 의미한다. 전체 r(t)에 대하여 상관함수값이 게산되면 오프셋에러검출부(92)는 상관함수값의 크기 P(t)는
값들 중에서 P(t)값이 가장 큰 순간 tp을 찾아낸다. 이 P(t)값을 찾는 과정은 매 Rrm(τ)값을 계산할 때마다 이전값과 비교를 수행해서 찾아낼 수도 있다. 1차 상관함수 계산결과 찾아진 tp을 근거로 하여 tp을 전후로 하여 일정한 길이 만큼의 수신신호 r'(t)만을 취하여 2차 상관함수 R''rm(τ)2값을 계산한다. 1차 계산때는 기준신호 파형의 중앙부분의 일정 길이만큼 사용하고 2차 계산때는 기준신호파형 전체를 사용하는데 이는 r(t)에 섞여 있는 기준신호 파형부분이 양쪽 경계부분에서 심볼간의 간섭현상으로 전후 데이터 형태에 의하여 바꿀 수 있기 때문이다. 1차 상관함수 계산에서와 마찬가지로 2차 상관함수값중에서 가장 크기가 큰 순간의 시간 즉 슬롯데이터구간정보값 tp를 찾아내고 이때 국부반송파의 오프셋에러값 즉 오프셋에러값 0를
식에 의해 산출된다.
위상동기화부(93)는 오프셋에러검출부(92)에서 산출된 슬롯데이터 구간정보(tp) 및 오프셋에러값( 0)에 의해 듀얼포트메모리(70)상에 저장된 수신데이터중 슬롯데이터를 선택 입력하고 선택입력된 I 및 Q성분 슬롯데이터의 위상을 동기시킨다. 이의 작동을 좀더 상세히 설명하면, 위상동기화부(93)는 상기 슬롯데이터구간정보(tp)를 중심으로 전후 소정수의 수신데이터를 유입하고, 유입된 수신데이터들을 오프셋에러값과 승산하여 동기화된 I 및 Q성분의 슬롯데이터를 발생한다. 이때 동기화된 슬롯데이터 W(t)는
에 의해 산출된다.
소프트결정부(94)는 동기화된 I 및 Q성분 슬롯데이터 W(t)를 비트전송속도의 2배 주기에 해당하는 수신데이터들(즉 8개의 수신데이터)를 적분하고, 적분된 결과값이 기준값(0)보다 큰가를 검사하여 2개의 비트데이터를 모두 "1" 또는 "0"으로 결정하며, 결정된 I 및 Q성분의 비트복조데이터를 순차적으로 발생한다.
그리고 GMSK복조데이터검출부(95)는 소프트결정부(94)에서 결정된 I 및 Q성분 복조데이터를 배타적 논리합연산을 하여 GMSK복조데이터를 검출하게 된다.
GMSK복조데이터검출부(95)에서 검출된 GMSK복조데이터는 출력단자(15)을 통해 송출한다.
그리고 제 2 도중에서, 메모리(91), 오프셋에러검출부(92), 위상동기화부(93), 소프트결정부(94) 및 GMSK복조데이터검출부(95)로 이루어진 부분은 DSP(Digital Signal Proccessor)로 구성될 수 있다.
제 3 도는 본 발명에 따른 실시예의 GMSK신호복조방법의 흐름도이다. 제 3 도에 있어서, 제301단계는 주파수변환과정에 해당하고, 제302단계는 A-D변환과정에 해당하며, 제303단계에서 제324단계는 오프셋에러검출과정에 해당하고, 제325단계에서 제345단계는 소프트결정과정에 해당하며, 제346단계에서 353단계는 GMSK복조데이터검출과정에 해당한다.
제 4 도는 제 2 도에 도시된 흐름도를 수행하기 위한 GMSK복조장치의 회로도이다. 제 4 도는 제 2 도중 메모리(91), 오프셋에러검출부(92), 위상동기화부(93), 소프트결정부(94) 및 GMSK복조데이터검출부(95)로 이루어진 부분대신에 DSP(90)이 삽입되어 있고, 나머지 부분들은 제 2 도와 동일하게 구성되어 있다.
그리고 제 4 도중 DSP(90)는 자체내에 프로세서 및 작업용 램과 제 3 도의 흐름에 대한 프로그램 및 기준파형데이터가 저장된 롬과 레지스터들을 포함하고 있다.
이어서 제 3 도의 작동을 제 4 도와 결부시켜 상세히 설명하기로 한다.
제 1 혼합기(20)는 대역여파기(10)를 통해 유입되는 수신된 GMSK신호를 국부발진기(30)의 출력인 국부반송파(f0)와 혼합하여 기저대역으로 천이시키고 I성분신호를 분리한다. 한편 제 2 혼합기(21)는 대역여파기(10)을 통해 유입되는 수신된 GMSK신호를 위상지연기(40)를 통해 유입되는 위상지연된 국부반송파(f0)와 혼합하여 기저대역으로 천이시키고 Q성분신호를 분리한다.(제301단계). 이때 I 및 Q성분신호에는 오프셋에러가 존재하게 된다.
제1A-D변환기(60)는 클록발생기(80)로부터 인가되는 클록펄스열에 의해 제 1 저역통과여파기(50)를 통해 유입되는 I성분신호를 비트전송속도의배의 주기(즉 수신된 GMSK신호 주기 T의배의 주기)로 양자화하고 양자화된 I성분신호를 부호화하여 8비트 디지탈 I성분신호를 발생한다. 또한 제2A-D변환기(61)도 클록발생기(80)로부터 인가되는 클록펄스열에 의해 제 2 저역통과여파기(51)를 통해 유입되는 Q성분신호를 비트전송속도의배의 주기로 양자화하고 양자화된 Q성분신호를 부호화하여 8비트의 디지탈 Q성분신호를 발생한다(제302단계).
듀얼포트메모리(70)는 제1,2A-D변환기(60, 61)에서 발생되는 디지탈 I성분신호 및 디지탈 Q성분신호를 저장한다(제303단계). 이때 듀얼포트메모리의 용량은 I슬롯데이터(156심볼데이터×4=624워드데이터)분의 디지탈 I 및 Q성분신호를 저장할 수 있어야 한다.
DSP(90)은 제304단계 수행후 자체내의 작업용램상에 저장된 디지탈 I 및 Q성분신호를 3비트 다운스케일링 한다(제305단계).
DSP(90)는 다운스케일링된 디지탈 I 및 Q성분신호를 자체내의 작업용램에 저장한다(제306단계).
제306단계 수행후 DSP(90)는 자체내의 롬상에 기록된 I 및 Q성분신호에 대한 기준미드앰블인 기준파형데이터들 m(n)=m1(n)+jmQ(n)을 읽어내어 자체내의 작업용램상에 저장한다(제307단계).
제307단계에서 수행후 DSP(90)는 기준파형데이터를 3비트 다운스케일링하여 자체내의 작업용램상에 다시 저장한다(제308단계).
제308단계에서 수행후 DSP(90)는 수신된 GMSK신호주기내의 오버샘플링수 카운터 및 수신된 GMSK신호주기 카운터를 초기화한다(제309단계).
제309단계 수행후 DSP(90)는 첫번째 GMSK신호주기의 첫번째 샘플링된 디지탈 I 및 Q성분신호와 기준파형데이터 m(n)=m1(n)+mQ(n)과의 상관함수값 R1rm[4xj+i] 및 RQrm[4xj+i]을 연산한다(제310단계).
제310단계 수행후 DSP(90)는 첫번째 GMSK신호주기의 첫번째 샘플링된 디지탈 I 및 Q성분신호에 대한 상관함수값 R1rm[4xj+i] 및 RQrm[4xj+i]를 자체내의 작업용램상에 저장한다(제311단계).
제311단계 수행후 DSP(90)은 자체내의 GMSK신호주기 카운터의 값 j이 113보다 크거나 같은가 검사한다(제312단계).
제312단계에서 GMSK주기 카운터의 값 j가 103보다 적을경우 DSP(90)는 GMSK주기 카운터의 값 j을 1 가산카운트한 다음 제310단계로 되돌아간다(제313단계).
제312단계에서 GMSK주기 카운터의 값 j가 103과 같거나 큰 경우 DSP(90)는 자체내의 오버샘플링수 카운터의 값이 4보다 크거나 같은지 검사한다(제314단계).
제314단계에서 오버샘플링수 카운터의 값 i이 4보다 적은 경우 DSP(90)는 오버샘플링수 카운터의 값 i를 1가산카운트한 다음 제310단계로 되돌아간다(제315단계).
제314단계에서 오버샘플링수 카운터의 값 i이 4보다 크거나 같은 경우 DSP(90)는 자체내의 상관계수 연산횟수 카운터의 값 k를 초기화한다(제316단계).
제316단계 수행GMSK DSP(90)는 자체내의 작업용램상에 저장된 디지탈 I 및 Q성분신호에 대한 첫번째 상관함수값 R1rm[4xl+1] 및 RQrm[4xl+1]을 가산하여 첫번째 상관계수 corr(k)=R1[4xl+1]+RQrm[4xl+1]을 연산한다(제317단계).
제317단계 수행후 DSP(90)는 상관계수연산횟수 카운터의 값이 412보다 큰가 검사한다(제318단계).
제318단계에서 상관계수연산횟수 카운터의 값 k이 412보다 작을 경우 DSP(90)는 상관계수연산횟수 카운터의 값 k를 1가산카운트한 다음 제317단계로 되돌아간다(제319단계).
제318단계에서 상관계수횟수 카운터의 값 k이 412보다 큰 경우 DSP(90)는 연산된 412개의 상관계수 corr[k]중 최대값을 갖는 상관계수를 찾는다(제320단계).
제320단계 수행후 DSP(90)는 최대값의 상관계수에 해당하는 디지탈 I 및 Q성분신호의 번호(즉 슬롯데이터구간정보) tp를 찾는다(제321단계).
제321단계 수행후 DSP(90)는 슬롯데이터구간정보 tp를 중심으로 전후 소정갯수의 디지탈 I 및 Q성분신호를 선택하여 156개로 이루어지는 4조의 디지탈 I 및 Q성분신호를 결정한다(제322단계).
제322단계 수행후 DSP(90)는 슬롯데이터구간정보 tp에서의 디지탈 I성분신호에 대한 상관함수 RQrm(tp)를 슬롯데이터구간정보 tp에서의 디지탈 Q성분신호에 대한 상관함수 RQrm(tp)로 계산한다(제323단계).
제323단계 수행후 DSP(90)는 제323단계에서 계산된 RQrm(tp)/R1rm(tp)의 아크탄젠트(tan-1) 연산하여 오프셋에러값를 산출한다(제324단계).
제324단계 수행후 DSP(90)는 오프셋에러값에 대한 사인함수의 근사값 sin를 산출한다(제325단계).
제325단계 수행후 DSP(90)는 오프셋에러값에 대한 코산인함수의 근사값 cos를 산출한다(제326단계).
제325단계 수행후 DSP(90)는 사인 및 코사인 함수의 근사값에 의해 지수함수값를 연산한 다음 연산된 지수함수값를 624개의 디지탈 I 및 Q성분 신호에 승산하여 디지탈 I 및 Q성분신호의 위상을 보정한다(제327단계).
제327단계 수행후 DSP(90)는 자체내의 I성분 적분횟수 카운터의 값 Ii를 "0"으로 초기화한다(제328단계).
제328단계 수행후 DSP(90)는 GMSK신호의 2주기분에 해당하는 처음부분 8개의 디지탈 I성분신호를 적분한다(제329단계).
제329단계 수행후 DSP(90)는 적분된 값
RIs(t)dt이 "0"보다 크거나 같은가 검사한다(제330단계).
제330단계에서 적분된 값 SIi가 "0"보다 큰 경우 DSP(90)는 2Ii번째 GMSK신호주기의 논리값을 "1"결정한다(제331단계).
제331단계 수행후 DSP(90)는 2Ii+1번째 GMSK신호주기의 논리값을 "1"세트한다(제332단계).
제330단계에서 적분된 값 SIi가 "0"보다 작은 경우 DSP(90)는 2Ii번째 GMSK신호주기의 논리값을 "0"으로 세트한다(제333단계).
제333단계 수행후 DSP(90)는 2Ii+1번째 GMSK신호주기의 논리값을 "0"으로 세트한다(제334단계).
제332단계나 제334단계 수행후 DSP(90)는 I성분적분횟수 카운터의 값 Ii가 78보다 큰가 검사한다(제335단계).
제335단계에서 I성분적분횟수 카운터의 값 Ii이 78보다 적은 경우 DSP(90)는 I성분적분횟수 카운터의 값 Ii을 1가산카운트한 다음 제329단계로 되돌아간다(제336단계).
제335단계에서 I성분적분횟수 카운터의 값 Ii이 78보다 큰 경우 DSP(90)는 Q성분적분횟수 카운터의 값 Qi를 "0"으로 초기화한다(제337단계).
제337단계 수행후 DSP(90)는 GMSK신호의 2주기분에 해당하는 처음부분 8개의 디지탈 Q성분신호를 적분한다(제338단계).
제338단계 수행후 DSP(90)는 적분값
이 "0"보다 크거나 같은가 검사한다(제339단계).
제339단계에서 적분값 SQi가 "0"보다 큰 경우 DSP(90)는 2Qi번재 GMSK신호주기의 논리값을 "1"로 결정한다(제340단계).
제340단계 수행후 DSP(90)는 2Qi+1번째 GMSK신호주기의 논리값을 "1"세트한다(제341단계).
제339단계에서 적분된 값 SQi가 "0"보다 작은 경우 DSP(90)는 2Qi번째 GMSK신호주기의 논리값을 "0"으로 세트한다(제342단계).
제342단계 수행후 DSP(90)는 2Qi+1번째 GMSK신호주기의 논리값을 "0"으로 세트한다(제343단계).
제343단계나 제345단계 수행후 DSP(90)는 Q성분적분횟수 카운터의 값 Qi가 78보다 큰가 검사한다(제344단계).
제345단계에서 Q성분적분횟수 카운터의 값 Qi이 78보다 적은 경우 DSP(90)는 Q성분적분횟수 카운터의 값 Qi을 1가산카운트한 다음 제338단계로 되돌아간다(제345단계).
제344단계에서 Q성분적분횟수 카운터의 값 Qi가 78보다 큰 경우 DSP(90)는 자체내의 비트데이터 연산횟수 카운터의 값 bj를 "0"으로 초기화한다(제346단계).
제346단계 수행후 DSP(90)는 비트데이터연산횟수 카운터의 값 bj에 해당하는 I성분비트데이터와 Q성분 비트데이터를 배타적논리합연산을 한다(제347단계).
제347단계 수행후 DSP(90) 비트데이터연산횟수카운터의 값 bj이 슬롯데이터의 비트수인 156보다 큰가 검사한다(제348단계).
제348단계에서 비트데이터연산횟수카운터의 값 bj이 156보다 적은 경우 DSP(90)는 비트데이터연산횟수카운터의 값 bj을 1가산카운트한 다음 제347단계로 되돌아간다.
제348단계에서 비트데이터연산횟수카운터의 값 bj이 156보다 큰 경우 DSP(90)는 I성분클럭수 카운터의 값 CK을 "0"으로 초기화한다(제350단계).
제350단계 수행후 DSP(90)는 배타적 논리합 연산된 156개의 비트데이터중 2배의 I성분클럭수 카운터의 값 2CK에 해당하는 비트데이터의 논리값을 반전시킨다(제351단계).
제351단계 수행후 DSP(90)는 I성분클럭수카운터의 값 CK가 78보다 큰가 검사한다(제352단계).
제352단계에서 I성분클럭수카운터의 값 CK를 1가산카운트한 뒤 제350단계로 되돌아간다(제353단계).
상술한 바와같이 본 발명은 아날로그방식의 궤환루프회로를 사용하지 않고 디지탈연산처리에 의해 오프셋에러를 보상함으로 전송되는 GMSK신호에 실린 클록펄스를 복구하지 않고서도, GMSK신호를 정확하게 복구할 수 있는 이점이 있으며, 회로구성이 용이하고, 전력소모의 절감 및 세트의 소형화를 실현할 수 있는 이점이 있다.

Claims (2)

  1. 수신된 GMSK신호를 기저대역으로 천이시키고 I 및 Q성분수신신호로 분리하는 주파수변환 과정과, 주파수변환과정에서 분리된 기저대역의 I 및 Q성분수신신호를 소정주기로 양자화하고 양자화된 I 및 Q성분수신신호를 부호화하여 I 및 Q성분수신데이터를 발생하는 A-D변환과정과, 상기 A-D변환과정에서 발생된 I 및 Q성분수신데이터와 기준파형데이터간의 상관관계를 검사하여 슬롯구간 및 위상오프셋에러량을 검출하는 오프셋에러검출과정과, 상기 오프셋에러검출과정에서 검출된 슬롯구간 정보 및 위상오프셋에러량에 의해 I 및 Q성분 슬롯데이터를 선택하고 선택된 I 및 Q성분 슬롯데이터의 오프셋에러를 보상하는 위상동기화과정과, 위상동기화과정에서 보상된 I 및 Q성분 슬롯데이터중 소정수의 데이터를 적분하고 적분된 결과를 따라 I 및 Q성분복조데이터를 결정하는 소프트결정과정을 포함함을 특징으로 하는 GMSK신호복조방법.
  2. 수신된 GMSK신호를 기저대역으로 천이시키고 I 및 Q성분수신신호로 분리하는 주파수변환 수단과, 주파수변환수단에서 분리된 기저대역의 I 및 Q성분수신신호를 소정주기로 양자화하고 양자화된 I 및 Q성분수신신호를 부호화하여 I 및 Q성분수신데이터를 발생하는 A-D변환수단과, 기준파형에 대한 기준파형 데이터가 저장되어 있는 메모리와, 상기 A-D변환수단에서 발생된 I 및 Q성분수신데이터와 메모리에 저장된 기준파형데이터간의 상관관계를 검사하여 슬롯구간 및 위상오프셋에러량을 검출하는 오프셋에러검출수단과, 상기 오프셋에러검출수단에서 검출된 슬롯구간정보 및 위상오프셋에러량에 의해 I 및 Q성분 슬롯데이터를 선택하고 선택된 I 및 Q성분 슬롯데이터의 오프셋에러를 보상하는 위상동기화수단과, 위상동기화수단에서 보상된 I 및 Q성분 슬롯데이터중 소정수의 데이터를 적분하고 적분된 결과를 따라 I 및 Q성분복조데이터를 결정하는 소프트결정수단을 포함함을 특징으로 하는 GMSK신호복조장치.
KR1019900022760A 1990-12-31 1990-12-31 지엠에스케이신호복조방법 및 그 장치 KR950003666B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019900022760A KR950003666B1 (ko) 1990-12-31 1990-12-31 지엠에스케이신호복조방법 및 그 장치
JP3127959A JP2511206B2 (ja) 1990-12-31 1991-05-30 Ｇｍｓｋ信号復調方法及びその装置
US07/723,278 US5144256A (en) 1990-12-31 1991-06-28 Method and apparatus for demodulating a GMSK signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900022760A KR950003666B1 (ko) 1990-12-31 1990-12-31 지엠에스케이신호복조방법 및 그 장치

Publications (2)

Publication Number Publication Date
KR920013945A KR920013945A (ko) 1992-07-30
KR950003666B1 true KR950003666B1 (ko) 1995-04-17

Family

ID=19309184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900022760A KR950003666B1 (ko) 1990-12-31 1990-12-31 지엠에스케이신호복조방법 및 그 장치

Country Status (3)

Country Link
US (1) US5144256A (ko)
JP (1) JP2511206B2 (ko)
KR (1) KR950003666B1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2968350B2 (ja) * 1991-01-11 1999-10-25 三菱電機株式会社 直交変調回路
GB2267629B (en) * 1992-06-03 1995-10-25 Fujitsu Ltd Signal error reduction in receiving apparatus
GB9211712D0 (en) * 1992-06-03 1992-07-15 Fujitsu Microelectronics Ltd Gm digital receive processing
EP0594894B1 (en) * 1992-10-28 1999-03-31 Alcatel DC offset correction for direct-conversion TDMA receiver
US5448594A (en) * 1993-01-21 1995-09-05 Industrial Technology Research Institute One bit differential detector with frequency offset compensation
US5425058A (en) * 1993-07-28 1995-06-13 Martin Marietta Corporation MSK phase acquisition and tracking method
US5881100A (en) 1994-09-09 1999-03-09 Omnipoint Corporation Method and apparatus for coherent correlation of a spread spectrum signal
US5680414A (en) 1994-09-09 1997-10-21 Omnipoint Corporation Synchronization apparatus and method for spread spectrum receiver
US5754584A (en) 1994-09-09 1998-05-19 Omnipoint Corporation Non-coherent spread-spectrum continuous-phase modulation communication system
US5757847A (en) 1994-09-09 1998-05-26 Omnipoint Corporation Method and apparatus for decoding a phase encoded signal
US5963586A (en) 1994-09-09 1999-10-05 Omnipoint Corporation Method and apparatus for parallel noncoherent correlation of a spread spectrum signal
US5692007A (en) 1994-09-09 1997-11-25 Omnipoint Corporation Method and apparatus for differential phase encoding and decoding in spread-spectrum communication systems with continuous-phase modulation
US5659574A (en) 1994-09-09 1997-08-19 Omnipoint Corporation Multi-bit correlation of continuous phase modulated signals
US5953370A (en) 1994-09-09 1999-09-14 Omnipoint Corporation Apparatus for receiving and correlating a spread spectrum signal
US5754585A (en) 1994-09-09 1998-05-19 Omnipoint Corporation Method and apparatus for serial noncoherent correlation of a spread spectrum signal
JP3497008B2 (ja) * 1995-03-30 2004-02-16 株式会社アドバンテスト Ｇｍｓｋ通信デバイスの試験装置
US5822341A (en) * 1995-04-06 1998-10-13 Advanced Hardware Architectures, Inc. Multiport RAM for use within a viterbi decoder
JP2800796B2 (ja) 1996-08-12 1998-09-21 日本電気株式会社 Ｃｄｍａ同期捕捉回路
GB2323502B (en) 1997-03-18 2002-03-27 Ericsson Telefon Ab L M Radio receiver
KR100290869B1 (ko) * 1998-01-14 2001-06-01 구자홍 복조기의주파수오프셋부호판별장치
US6614834B1 (en) * 1998-09-08 2003-09-02 The Board Of Trustees Of The Leland Stanford Junior University Communication arrangement and method with fast tracking receiver for spread spectrum signals
GB2358116B (en) * 1999-02-24 2002-11-06 Nec Corp Demodulation circuit and demodulation method with compensation for sampling offset
JP3252820B2 (ja) 1999-02-24 2002-02-04 日本電気株式会社 復調及び変調回路並びに復調及び変調方法
US6411661B1 (en) 1999-05-07 2002-06-25 The Aerospace Corporation Digital timing recovery loop for GMSK demodulators
US6631169B1 (en) * 1999-12-27 2003-10-07 Syncomm Technology Corporation Apparatus and method for GMSK baseband modulation based on a reference phase to be simplified
US7110477B2 (en) * 2003-04-29 2006-09-19 Texas Instruments Incorporated Gaussian frequency shift keying digital demodulator
US20050232174A1 (en) * 2004-04-19 2005-10-20 Texas Instruments Incorporated Linear interference cancellation receiver for edge systems
KR100666874B1 (ko) 2005-02-11 2007-01-10 삼성전자주식회사 듀얼 포트 메모리를 이용한 지엠에스케이 변조장치 및 방법
US7570705B2 (en) * 2005-02-16 2009-08-04 Samsung Electronics Co., Ltd. GMSK modulation using a dual-port memory
CN107171995B (zh) * 2017-02-27 2020-09-29 西安宇飞电子技术有限公司 Gmsk信号生成装置及方法、信号检测装置及方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2627648B1 (fr) * 1988-02-19 1994-07-08 Kawas Kaleh Ghassan Systeme de transmission a modulation msk et detection differentiellement coherente
JPH04213257A (ja) * 1990-12-10 1992-08-04 Nippon Telegr & Teleph Corp <Ntt> 蓄積一括復調回路

Also Published As

Publication number Publication date
JP2511206B2 (ja) 1996-06-26
US5144256A (en) 1992-09-01
KR920013945A (ko) 1992-07-30
JPH0621982A (ja) 1994-01-28

Similar Documents

Publication Publication Date Title
KR950003666B1 (ko) 지엠에스케이신호복조방법 및 그 장치
US5960040A (en) Communication signal processors and methods
JP3188356B2 (ja) 時分割多重通信チャネル用ディジタル復調方法及び回路
CA2025232C (en) Carrier recovery system
US5583884A (en) Spread spectrum modulation and demodulation systems which accelerate data rate without increasing multilevel indexing of primary modulation
Sollenberger et al. Low-overhead symbol timing and carrier recovery for TDMA portable radio systems
JP2634319B2 (ja) コヒーレント無線受信機の周波数制御方法及びその方法を実施する装置
KR100458341B1 (ko) 무선수신기
JPH09321660A (ja) スペクトル拡散パルス位置変調通信方法，スペクトル拡散パルス位置変調送信機及びスペクトル拡散パルス位置変調受信機
JP2001510661A (ja) 位相及び振幅用に別々のブランチを備える復調
JPH09289529A (ja) デジタル通信装置
JP3489493B2 (ja) シンボル同期装置および周波数ホッピング受信装置
JP2001156866A (ja) 受信機および送受信機
JP3752261B2 (ja) スペクトル拡散通信方式およびその受信装置
JPH05260108A (ja) ディジタル通信における復調方式
EP0534180B1 (en) MSK signal demodulating circuit
US6959051B2 (en) Clock regenerator for use in demodulating digital modulated signals
JP2000049877A (ja) クロックタイミング再生回路
KR960000542B1 (ko) 디지탈 무선 통신 시스템에서 동기 신호를 이용한 프레임 타이밍신호 추출방법 및 시스템
JP3457099B2 (ja) 並列組合せスペクトル拡散送受信システム
JP3017757B2 (ja) ベースバンド遅延検波器
KR100226994B1 (ko) 파이/4 qpsk 디지털 복조 방법 및 장치
JP3518429B2 (ja) デジタルｐｌｌ装置およびシンボル同期装置
KR100246619B1 (ko) 고속 디지털 가입자 선로의 상향 링크용 디지털 복조 장치
JP3167341B2 (ja) 連続位相変調信号復調回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100329

Year of fee payment: 16

EXPY Expiration of term