JP3188356B2 - 時分割多重通信チャネル用ディジタル復調方法及び回路 - Google Patents
時分割多重通信チャネル用ディジタル復調方法及び回路Info
- Publication number
- JP3188356B2 JP3188356B2 JP00960094A JP960094A JP3188356B2 JP 3188356 B2 JP3188356 B2 JP 3188356B2 JP 00960094 A JP00960094 A JP 00960094A JP 960094 A JP960094 A JP 960094A JP 3188356 B2 JP3188356 B2 JP 3188356B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- channel
- data
- phase
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/204—Multiple access
- H04B7/212—Time-division multiple access [TDMA]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/003—Correction of carrier offset at baseband only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0046—Open loops
- H04L2027/0048—Frequency multiplication
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は無線通信用の時分割多重
通信（ＴＤＭＡ）チャネルにおけるディジタル復調回路
に関し、特に、π／４−ＤＱＰＳＫ（Differentially E
ncoded Quadrature Phase Shift Keying）方式で変調さ
れた信号に対する復調方法及びその回路に関するもので
ある。
通信（ＴＤＭＡ）チャネルにおけるディジタル復調回路
に関し、特に、π／４−ＤＱＰＳＫ（Differentially E
ncoded Quadrature Phase Shift Keying）方式で変調さ
れた信号に対する復調方法及びその回路に関するもので
ある。
【０００２】
【従来の技術】π／４−ＤＱＰＳＫ方式は、伝送信号の
位相を変調させるディジタルデータ変調方式の一つであ
る。このπ／４−ＤＱＰＳＫの変調方式は、変調された
信号の位相の最大瞬間遷移値が既存のＱＰＳＫの変調方
式より小さいので、変調された信号の瞬間位相遷移によ
る帯域拡散が少ないという長所がある。
位相を変調させるディジタルデータ変調方式の一つであ
る。このπ／４−ＤＱＰＳＫの変調方式は、変調された
信号の位相の最大瞬間遷移値が既存のＱＰＳＫの変調方
式より小さいので、変調された信号の瞬間位相遷移によ
る帯域拡散が少ないという長所がある。
【０００３】π／４−ＤＱＰＳＫ方式で変調された信号
の復調方式についての従来例を図１４に示す。π／４−
ＤＱＰＳＫ方式で変調された信号の復調は、アンテナ１
０１を通じて線形受信機（linear receiver）１０３で
受信される。この線形受信機１０３の出力は遅延回路１
２５に入力されて遅延され、乗算器１１９、１２１に出
力される。また、線形受信機１０３の出力は、逓倍器１
０５にも入力されて４逓倍された後、１／２シンボルク
ロック部１０９の出力とミクサ１０７でミキシングされ
る。すなわち、ミクサ１０７における１／２シンボルク
ロック部１０９の出力とのミキシングにより、逓倍器１
０５の出力から、受信信号帯域の基底帯域で正確なデー
タクロック検出が行われる。
の復調方式についての従来例を図１４に示す。π／４−
ＤＱＰＳＫ方式で変調された信号の復調は、アンテナ１
０１を通じて線形受信機（linear receiver）１０３で
受信される。この線形受信機１０３の出力は遅延回路１
２５に入力されて遅延され、乗算器１１９、１２１に出
力される。また、線形受信機１０３の出力は、逓倍器１
０５にも入力されて４逓倍された後、１／２シンボルク
ロック部１０９の出力とミクサ１０７でミキシングされ
る。すなわち、ミクサ１０７における１／２シンボルク
ロック部１０９の出力とのミキシングにより、逓倍器１
０５の出力から、受信信号帯域の基底帯域で正確なデー
タクロック検出が行われる。
【０００４】ミクサ１０７の出力信号は、帯域フィルタ
（band-pass flter）１１１を経て一定の帯域内で濾波
されてリミッタ１１３に入力される。そして、リミッタ
１１３で信号の中の一定の範囲を外れる部分が除去され
た後、分周器１１５において４分周され、この分周器１
１５の出力は、乗算器１１９と移相器１１７に入力され
る。移相器１１７では、分周器１１５の出力を９０°位
相変化させ、乗算器１２１に出力する。そして、乗算器
１１９は、前記遅延回路１２５で遅延された信号と分周
器１１５の出力とを乗算し、差動位相検波器１２３に送
出する。また、乗算器１２１は、前記遅延回路１２５で
遅延された信号と移相器１１７の出力とを乗算し、差動
位相検波器１２３に送出する。これら乗算器１１９、１
２１の各出力を受ける差動位相検波器１２３では、その
乗算器１１９、１２１の各出力信号の位相差に従って２
進データを出力する。
（band-pass flter）１１１を経て一定の帯域内で濾波
されてリミッタ１１３に入力される。そして、リミッタ
１１３で信号の中の一定の範囲を外れる部分が除去され
た後、分周器１１５において４分周され、この分周器１
１５の出力は、乗算器１１９と移相器１１７に入力され
る。移相器１１７では、分周器１１５の出力を９０°位
相変化させ、乗算器１２１に出力する。そして、乗算器
１１９は、前記遅延回路１２５で遅延された信号と分周
器１１５の出力とを乗算し、差動位相検波器１２３に送
出する。また、乗算器１２１は、前記遅延回路１２５で
遅延された信号と移相器１１７の出力とを乗算し、差動
位相検波器１２３に送出する。これら乗算器１１９、１
２１の各出力を受ける差動位相検波器１２３では、その
乗算器１１９、１２１の各出力信号の位相差に従って２
進データを出力する。
【０００５】図１４に示す従来例では、以上のようにし
て復調が行われるようになっているが、このような復調
方式では、２進データの正確な検出のため、シンボルク
ロック復調回路に帰還回路を含む位相同期ループ回路を
使用する必要性や、２乗以上の逓倍器を使用する必要性
等がある。そのために、構成される復調回路の設計が非
常に複雑になってしまい、所望の性能を満たす回路の実
現が難しく、設計期間が長くなる等の問題点がある。
て復調が行われるようになっているが、このような復調
方式では、２進データの正確な検出のため、シンボルク
ロック復調回路に帰還回路を含む位相同期ループ回路を
使用する必要性や、２乗以上の逓倍器を使用する必要性
等がある。そのために、構成される復調回路の設計が非
常に複雑になってしまい、所望の性能を満たす回路の実
現が難しく、設計期間が長くなる等の問題点がある。
【０００６】
【発明が解決しようとする課題】したがって本発明で
は、設計が容易で所望の性能の回路を実現し易く、クロ
ック復調回路を必要とせずにすむような復調方法及び回
路の提供を目的とする。
は、設計が容易で所望の性能の回路を実現し易く、クロ
ック復調回路を必要とせずにすむような復調方法及び回
路の提供を目的とする。
【０００７】また、π／４差分直交位相偏移変調（ＤＱ
ＰＳＫ）方式で変調されて伝送された信号を復調する際
に、多重経路フェージング（Multipath Fading）の影響
によるビットエラー発生率を抑えることができる復調方
法及び回路の提供を目的とする。
ＰＳＫ）方式で変調されて伝送された信号を復調する際
に、多重経路フェージング（Multipath Fading）の影響
によるビットエラー発生率を抑えることができる復調方
法及び回路の提供を目的とする。
【０００８】さらに、低消費電力、小型で１チップ化に
適し、周辺回路との接続が容易なディジタル処理方式の
復調方法及び復調回路の提供を目的とする。
適し、周辺回路との接続が容易なディジタル処理方式の
復調方法及び復調回路の提供を目的とする。
【０００９】
【課題を解決するための手段】このような目的を達成す
るために本発明による復調回路では、送信端でπ／４−
ＤＱＰＳＫ方式で変調されて伝送されてくる受信信号の
搬送波を除去し、その変調されている情報を基底帯域に
遷移させ、この基底帯域信号をディジタル信号に変換し
てメモリに貯蔵し、ディジタル信号処理によりメモリに
貯蔵された２進ディジタルデータをディジタル方式で復
元するようにしている。より具体的には、復調回路の全
体的構成を直交型（Quadrature Type）とし、該復調回
路に搬送波にのせられて受信されるπ／４−ＤＱＰＳＫ
方式変調信号を基底帯域に遷移させると共にＩ、Ｑチャ
ネルに分離し、これらＩ、Ｑチャネルに分離された各信
号を、受信信号のもとのデータ伝送速度の定数倍に相当
する周波数をもつ、送信部と同期していない所定のクロ
ックによりオーバーサンプリング（Oversampling）して
中間バッファメモリに貯蔵し、該中間バッファメモリに
貯蔵されたディジタル受信信号をディジタルシグナルプ
ロセッサでの位相比較又はビタビアルゴリズム（Viterb
i algorithm）を用いて２進データに復調するようにし
ている。
るために本発明による復調回路では、送信端でπ／４−
ＤＱＰＳＫ方式で変調されて伝送されてくる受信信号の
搬送波を除去し、その変調されている情報を基底帯域に
遷移させ、この基底帯域信号をディジタル信号に変換し
てメモリに貯蔵し、ディジタル信号処理によりメモリに
貯蔵された２進ディジタルデータをディジタル方式で復
元するようにしている。より具体的には、復調回路の全
体的構成を直交型（Quadrature Type）とし、該復調回
路に搬送波にのせられて受信されるπ／４−ＤＱＰＳＫ
方式変調信号を基底帯域に遷移させると共にＩ、Ｑチャ
ネルに分離し、これらＩ、Ｑチャネルに分離された各信
号を、受信信号のもとのデータ伝送速度の定数倍に相当
する周波数をもつ、送信部と同期していない所定のクロ
ックによりオーバーサンプリング（Oversampling）して
中間バッファメモリに貯蔵し、該中間バッファメモリに
貯蔵されたディジタル受信信号をディジタルシグナルプ
ロセッサでの位相比較又はビタビアルゴリズム（Viterb
i algorithm）を用いて２進データに復調するようにし
ている。
【００１０】このような復調過程は大きく３段階を経る
ことになり、時間同期部、受信位相決定部、そして差動
位相検出部を通過しつつ最終の２進データが復調され
る。
ことになり、時間同期部、受信位相決定部、そして差動
位相検出部を通過しつつ最終の２進データが復調され
る。
【００１１】また特に、本発明による復調回路に受信さ
れる信号は、搬送波を使用する一般的な時分割多重通信
方式で送・受信され、タイムスロットごとに定められた
ビット数のトレーニングシーケンス（トレーニングデー
タ列）を含んでいる。
れる信号は、搬送波を使用する一般的な時分割多重通信
方式で送・受信され、タイムスロットごとに定められた
ビット数のトレーニングシーケンス（トレーニングデー
タ列）を含んでいる。
【００１２】上記のような構成によれば、特にビタビ
（ヴィテルビ）等化方法を使用することで、前述のよう
な復調時の多重経路フェージングにより発生される伝送
データエラーを減少させられ、一層向上した復調効果を
得ることもできる。
（ヴィテルビ）等化方法を使用することで、前述のよう
な復調時の多重経路フェージングにより発生される伝送
データエラーを減少させられ、一層向上した復調効果を
得ることもできる。
【００１３】
【実施例】以下、本発明の好適な実施例を添付の図面を
参照して詳細に説明する。尚、各図面において、同じ部
分には可能な限り同じ符号を使用する。
参照して詳細に説明する。尚、各図面において、同じ部
分には可能な限り同じ符号を使用する。
【００１４】図１は、本発明による復調回路の一実施例
を示すブロック図で、同図より分かるように、この例の
復調回路はＲＦ（Radio Frequency）処理部１とディジ
タル処理部２に大別される。ＲＦ処理部１は、受信され
たπ／４−ＤＱＰＳＫ方式変調信号を基底帯域に遷移さ
せると共にＩ、Ｑチャネルに分離させる部分であり、デ
ィジタル処理部２は、ＤＳＰ（Digital Signal Process
or）のためのＡ／Ｄ変換部、ＤＳＰ、及び周辺メモリ部
で構成される。
を示すブロック図で、同図より分かるように、この例の
復調回路はＲＦ（Radio Frequency）処理部１とディジ
タル処理部２に大別される。ＲＦ処理部１は、受信され
たπ／４−ＤＱＰＳＫ方式変調信号を基底帯域に遷移さ
せると共にＩ、Ｑチャネルに分離させる部分であり、デ
ィジタル処理部２は、ＤＳＰ（Digital Signal Process
or）のためのＡ／Ｄ変換部、ＤＳＰ、及び周辺メモリ部
で構成される。
【００１５】アンテナ（図示を省略）から受信されたπ
／４−ＤＱＰＳＫ方式変調信号は、ＲＦ処理部１の受信
フィルタ２０１で濾波される。その濾波された信号は、
乗算器２０２で局部発振器２１３からの局部搬送波ｆｏ
と乗算されて基底帯域に遷移させられると共にＩチャネ
ルに分離され、また、局部搬送波ｆｏをπ／２位相遷移
器２０４で９０°シフトさせた信号と乗算器２０３で乗
算されると共にＱチャネルに分離される。
／４−ＤＱＰＳＫ方式変調信号は、ＲＦ処理部１の受信
フィルタ２０１で濾波される。その濾波された信号は、
乗算器２０２で局部発振器２１３からの局部搬送波ｆｏ
と乗算されて基底帯域に遷移させられると共にＩチャネ
ルに分離され、また、局部搬送波ｆｏをπ／２位相遷移
器２０４で９０°シフトさせた信号と乗算器２０３で乗
算されると共にＱチャネルに分離される。
【００１６】ディジタル処理部２は次のように構成され
ている。第１、第２低域フィルタ（low-pass filter）
２０５、２０６は、乗算器２０２、２０３で分離されて
Ｉ、Ｑチャネルを通過する各信号を低域濾波する。第
１、第２Ａ／Ｄ変換器２０７、２０８は、第１、第２低
域フィルタ２０５、２０６で濾波されてＩ、Ｑチャネル
を通過する基底帯域の各アナログ信号をディジタルに変
換する。デュアルポートタイプ（Dual Port Type）の中
間バッファメモリ２１７は、第１、第２Ａ／Ｄ変換器２
０７、２０８から出力される信号が記録される速度とそ
れを読出す速度とが異なるので、所定のタイミングをも
って緩衝（バッファ）する。クロック発生器３０４は、
第１、第２Ａ／Ｄ変換器２０７、２０８のオーバーサン
プリング用クロック及び中間バッファメモリ２１７のバ
ッファ用クロックを提供する。基準波形メモリ２０９
は、基準変調波形に対するデータ（基準トレーニング変
調波形）を貯蔵している。時間同期部２１８は、中間バ
ッファメモリ２１７の出力と基準波形メモリ２０９で発
生される基準トレーニング（Training）変調波形との複
素相関（Complex Correlation）関数の値を計算し、そ
の計算された複素相関関数値のタイムスロット内での最
大ピーク点を検出し、該最大ピーク点を基準としてＩ、
Ｑチャネルのデータセットを選択して出力する。受信位
相決定部２１０は、時間同期部２１８で選択されたＩ、
Ｑチャネル上の受信信号から周期（Ｔ）ごとに受信信号
の位相を決定する。差動位相検出及び２進データ決定部
２１１は、受信位相決定部２１０で決定された信号の位
相に従って符号化のための位相差を検出し、その検出さ
れた位相差によりπ／４−ＤＱＰＳＫの変調特性に応じ
た２進データを決定する。並列／直列変換器２１２は、
差動位相検出及び２進データ決定部２１１から一度に出
力される差動位相値を直列に変換し、２ビット単位で出
力する。
ている。第１、第２低域フィルタ（low-pass filter）
２０５、２０６は、乗算器２０２、２０３で分離されて
Ｉ、Ｑチャネルを通過する各信号を低域濾波する。第
１、第２Ａ／Ｄ変換器２０７、２０８は、第１、第２低
域フィルタ２０５、２０６で濾波されてＩ、Ｑチャネル
を通過する基底帯域の各アナログ信号をディジタルに変
換する。デュアルポートタイプ（Dual Port Type）の中
間バッファメモリ２１７は、第１、第２Ａ／Ｄ変換器２
０７、２０８から出力される信号が記録される速度とそ
れを読出す速度とが異なるので、所定のタイミングをも
って緩衝（バッファ）する。クロック発生器３０４は、
第１、第２Ａ／Ｄ変換器２０７、２０８のオーバーサン
プリング用クロック及び中間バッファメモリ２１７のバ
ッファ用クロックを提供する。基準波形メモリ２０９
は、基準変調波形に対するデータ（基準トレーニング変
調波形）を貯蔵している。時間同期部２１８は、中間バ
ッファメモリ２１７の出力と基準波形メモリ２０９で発
生される基準トレーニング（Training）変調波形との複
素相関（Complex Correlation）関数の値を計算し、そ
の計算された複素相関関数値のタイムスロット内での最
大ピーク点を検出し、該最大ピーク点を基準としてＩ、
Ｑチャネルのデータセットを選択して出力する。受信位
相決定部２１０は、時間同期部２１８で選択されたＩ、
Ｑチャネル上の受信信号から周期（Ｔ）ごとに受信信号
の位相を決定する。差動位相検出及び２進データ決定部
２１１は、受信位相決定部２１０で決定された信号の位
相に従って符号化のための位相差を検出し、その検出さ
れた位相差によりπ／４−ＤＱＰＳＫの変調特性に応じ
た２進データを決定する。並列／直列変換器２１２は、
差動位相検出及び２進データ決定部２１１から一度に出
力される差動位相値を直列に変換し、２ビット単位で出
力する。
【００１７】図２は、図１に示した実施例のより詳細な
構成を示すブロック図である。図１に示す時間同期部２
１８、受信位相決定部２１０、差動位相検出及び２進デ
ータ決定部２１１、及び並列／直列変換器２１２は、デ
ィジタルシグナルプロセッサ３０３内において、後述の
図３で説明するようにソフトウエア的に実現され、ま
た、第１、第２メモリ３０１、３０２は、基準波形メモ
リ２０９の機能を遂行すると共に、図３及び図５〜図９
に示すようなプログラムを内蔵している。そしてディジ
タルシグナルプロセッサ３０３で、中間バッファメモリ
２１７Ａ、２１７Ｂから出力されるデータを受けて処理
するようになっている。
構成を示すブロック図である。図１に示す時間同期部２
１８、受信位相決定部２１０、差動位相検出及び２進デ
ータ決定部２１１、及び並列／直列変換器２１２は、デ
ィジタルシグナルプロセッサ３０３内において、後述の
図３で説明するようにソフトウエア的に実現され、ま
た、第１、第２メモリ３０１、３０２は、基準波形メモ
リ２０９の機能を遂行すると共に、図３及び図５〜図９
に示すようなプログラムを内蔵している。そしてディジ
タルシグナルプロセッサ３０３で、中間バッファメモリ
２１７Ａ、２１７Ｂから出力されるデータを受けて処理
するようになっている。
【００１８】図３は上記実施例の処理過程を説明するフ
ローチャートであって、過程４ａ〜４ｄはＲＦ処理部１
における過程、過程４ｅ〜４ｌはディジタルシグナルプ
ロセッサ３０３でソフトウェア的に処理される復調処理
過程４００を、それぞれ示している。
ローチャートであって、過程４ａ〜４ｄはＲＦ処理部１
における過程、過程４ｅ〜４ｌはディジタルシグナルプ
ロセッサ３０３でソフトウェア的に処理される復調処理
過程４００を、それぞれ示している。
【００１９】ディジタルシグナルプロセッサ３０３にお
ける復調処理過程４００は、ＲＦ処理過程４ｄの中間メ
モリに貯蔵されたデータを読み出し、基準トレーニング
変調波形を用いて複素相関関数を計算し、データ位置を
検出する第１過程と、第１過程で検出したデータ位置を
示す複素相関関数の値からタイムスロット内のデータの
最大ピーク点を検出する第２過程と、第２過程で検出し
た最大ピーク点の情報を基に、Ｉ、Ｑチャネル上の受信
データ列〔２×（Ｌ）〕で最大ピーク点を含んでいる信
号セットを選択決定する第３過程と、第３過程で決定さ
れた受信信号セットから位相差を検出して２進データを
決定し、これを直列に変換して復調された２進データ列
として出力する第４過程と、からなる処理過程とされて
いる。
ける復調処理過程４００は、ＲＦ処理過程４ｄの中間メ
モリに貯蔵されたデータを読み出し、基準トレーニング
変調波形を用いて複素相関関数を計算し、データ位置を
検出する第１過程と、第１過程で検出したデータ位置を
示す複素相関関数の値からタイムスロット内のデータの
最大ピーク点を検出する第２過程と、第２過程で検出し
た最大ピーク点の情報を基に、Ｉ、Ｑチャネル上の受信
データ列〔２×（Ｌ）〕で最大ピーク点を含んでいる信
号セットを選択決定する第３過程と、第３過程で決定さ
れた受信信号セットから位相差を検出して２進データを
決定し、これを直列に変換して復調された２進データ列
として出力する第４過程と、からなる処理過程とされて
いる。
【００２０】図４Ａ〜Ｄは、本実施例に係るシンボル
（symbol）○×、○＋の位相決定、及び、Ｉ、Ｑチャネ
ル振幅領域における位相決定のための境界状態を示すも
のである。図４Ａは偶数番目のシンボル○×を所定の位
相境界内で一つの値を有するようにした例示図、図４Ｂ
はＩ、Ｑチャネル振幅領域での偶数番目のシンボル○×
の境界値を示す例示図、図４Ｃは奇数番目のシンボル○
＋を所定の位相境界内で一つの値を有するようにした例
示図、図４ＤはＩ、Ｑチャネル振幅領域での奇数番目の
シンボル○＋の境界値を示す例示図である。
（symbol）○×、○＋の位相決定、及び、Ｉ、Ｑチャネ
ル振幅領域における位相決定のための境界状態を示すも
のである。図４Ａは偶数番目のシンボル○×を所定の位
相境界内で一つの値を有するようにした例示図、図４Ｂ
はＩ、Ｑチャネル振幅領域での偶数番目のシンボル○×
の境界値を示す例示図、図４Ｃは奇数番目のシンボル○
＋を所定の位相境界内で一つの値を有するようにした例
示図、図４ＤはＩ、Ｑチャネル振幅領域での奇数番目の
シンボル○＋の境界値を示す例示図である。
【００２１】
【外１】
【００２２】図５〜図９は、図３に示す過程４ｅ〜４ｊ
をより具体的に示したフローチャートである。
をより具体的に示したフローチャートである。
【００２３】以上の図１〜図９を参照して、この実施例
について詳細に説明する。
について詳細に説明する。
【００２４】図３に示す過程４ａ〜４ｄに基づくＲＦ処
理部１の処理により、受信されたπ／４−ＤＱＰＳＫ方
式変調信号〔ｒ（ｔ）＝Ａｃｏｓ［ｗｃｔ＋φ（ｔ）］
＋ｎ（ｔ）；ｎ（ｔ）＝雑音信号〕は、乗算器２０２、
２０３に入力されて局部発振器２１３からの局部搬送波
ｆｏにより乗算器２０２、２０３で乗算される。すなわ
ち、乗算器２０２では局部搬送波ｆｏとの乗算を行って
Ｉチャネルに分離し、一方、乗算器２０３ではπ／２位
相遷移器２０４の出力との乗算を行ってＱチャネルに分
離する〔ｒBB（ｔ）＝ｒI （ｔ）＋ｊｒQ （ｔ）＋ｎBB
（ｔ）＝Ａ′［ｃｏｓφ（ｔ）＋ｊｓｉｎφ（ｔ）］＋
ｎBB（ｔ）；ｎBB（ｔ）＝基底帯域雑音信号〕。そし
て、この分離されたＩ、Ｑチャネルの各信号は、第１、
第２低域フィルタ２０５、２０６を通じて濾波され、第
１、第２Ａ／Ｄ変換器２０７、２０８でＡ／Ｄ変換され
る〔ｒ［ｐ］＝ｒI ［ｐ］＋ｊｒQ ［ｐ］＝ｒI （ｐＴ
ｓ）＋ｊｒQ （ｐＴｓ）；ｐ＝０，…，Ｋ＊Ｌ−１、Ｔ
ｓ＝サンプリング周期〕。これら第１、第２Ａ／Ｄ変換
器２０７、２０８で変換された各データは、中間バッフ
ァメモリ２１７Ａ、２１７Ｂに貯蔵される。
理部１の処理により、受信されたπ／４−ＤＱＰＳＫ方
式変調信号〔ｒ（ｔ）＝Ａｃｏｓ［ｗｃｔ＋φ（ｔ）］
＋ｎ（ｔ）；ｎ（ｔ）＝雑音信号〕は、乗算器２０２、
２０３に入力されて局部発振器２１３からの局部搬送波
ｆｏにより乗算器２０２、２０３で乗算される。すなわ
ち、乗算器２０２では局部搬送波ｆｏとの乗算を行って
Ｉチャネルに分離し、一方、乗算器２０３ではπ／２位
相遷移器２０４の出力との乗算を行ってＱチャネルに分
離する〔ｒBB（ｔ）＝ｒI （ｔ）＋ｊｒQ （ｔ）＋ｎBB
（ｔ）＝Ａ′［ｃｏｓφ（ｔ）＋ｊｓｉｎφ（ｔ）］＋
ｎBB（ｔ）；ｎBB（ｔ）＝基底帯域雑音信号〕。そし
て、この分離されたＩ、Ｑチャネルの各信号は、第１、
第２低域フィルタ２０５、２０６を通じて濾波され、第
１、第２Ａ／Ｄ変換器２０７、２０８でＡ／Ｄ変換され
る〔ｒ［ｐ］＝ｒI ［ｐ］＋ｊｒQ ［ｐ］＝ｒI （ｐＴ
ｓ）＋ｊｒQ （ｐＴｓ）；ｐ＝０，…，Ｋ＊Ｌ−１、Ｔ
ｓ＝サンプリング周期〕。これら第１、第２Ａ／Ｄ変換
器２０７、２０８で変換された各データは、中間バッフ
ァメモリ２１７Ａ、２１７Ｂに貯蔵される。
【００２５】第１、第２Ａ／Ｄ変換器２０７、２０８、
中間バッファメモリ２１７は、図１及び図２に示すよう
にクロック発生器３０４の出力によって制御される。第
１、第２Ａ／Ｄ変換器２０７、２０８にはディジタルデ
ータ変換のために、変調前のディジタルデータのもつ周
波数の定数倍に相当する周波数を有するオーバーサンプ
リングクロックが必要とされ、中間バッファメモリ２１
７Ａ、２１７Ｂには読出／書込制御信号及び制御用クロ
ックが必要とされる。
中間バッファメモリ２１７は、図１及び図２に示すよう
にクロック発生器３０４の出力によって制御される。第
１、第２Ａ／Ｄ変換器２０７、２０８にはディジタルデ
ータ変換のために、変調前のディジタルデータのもつ周
波数の定数倍に相当する周波数を有するオーバーサンプ
リングクロックが必要とされ、中間バッファメモリ２１
７Ａ、２１７Ｂには読出／書込制御信号及び制御用クロ
ックが必要とされる。
【００２６】ディジタルシグナルプロセッサ（ＤＳＰ）
３０３は、図１に示すディジタル処理部２の各機能を実
行するもので、中間バッファメモリ２１７からディジタ
ルデータを読出して過程４ｅ〜４ｌに示す復調アルゴリ
ズムを遂行し、２進データ（０又は１）への復調を行
う。次に、過程４ｅ〜４ｊにおける具体的処理例を図５
〜図９を参照して説明する。
３０３は、図１に示すディジタル処理部２の各機能を実
行するもので、中間バッファメモリ２１７からディジタ
ルデータを読出して過程４ｅ〜４ｌに示す復調アルゴリ
ズムを遂行し、２進データ（０又は１）への復調を行
う。次に、過程４ｅ〜４ｊにおける具体的処理例を図５
〜図９を参照して説明する。
【００２７】過程４ｅにおいて、ディジタルシグナルプ
ロセッサ３０３は、復調のために中間バッファメモリ２
１７Ａ、２１７Ｂからデータを読出す。このディジタル
シグナルプロセッサ３０３は、中間バッファメモリ２１
７Ａ、２１７ＢからＩ、Ｑチャネルに分離されて記録さ
れたデータを読出すため、過程６ａ（図５）でサンプリ
ング周期のインデックス（ｐ）を（０）とし、過程６ｂ
で中間バッファメモリ２１７Ａ、２１７ＢからＩ、Ｑチ
ャネルのデータ〔ｒＩ ［ｐ］，ｒＱ ［ｐ］〕を読出
す。さらに、ディジタルシグナルプロセッサ３０３は、
サンプリング周期インデックス（ｐ）に該当する値を過
程６ｂで読出し、過程６ｃで、このサンプリング周期イ
ンデックス（ｐ）が最後に該当するところに至ったか否
かをチェックする。つまり、サンプリング周期のインデ
ックス（ｐ）が、オーバーサンプリング速度（Ｋ）＊メ
ッセージ長（Ｌ；例えば１４８６ビット）を計算した値
に至ったか否かをチェックする。そして、ディジタルシ
グナルプロセッサ３０３は、最終のサンプリング周期イ
ンデックス（ｐ＝Ｋ×Ｌ）に到達しなかった場合には過
程６ｄでインデックス（ｐ）を増加させ（ｐ＝ｐ＋
１）、過程６ｂを繰返す。一方、メッセージの終りに至
った場合には、過程４ｆへいき、第１、第２メモリ３０
１、３０２からの基準トレーニング変調波形と中間バッ
ファメモリ２１７から読出したデータから複素相関関数
を計算する。
ロセッサ３０３は、復調のために中間バッファメモリ２
１７Ａ、２１７Ｂからデータを読出す。このディジタル
シグナルプロセッサ３０３は、中間バッファメモリ２１
７Ａ、２１７ＢからＩ、Ｑチャネルに分離されて記録さ
れたデータを読出すため、過程６ａ（図５）でサンプリ
ング周期のインデックス（ｐ）を（０）とし、過程６ｂ
で中間バッファメモリ２１７Ａ、２１７ＢからＩ、Ｑチ
ャネルのデータ〔ｒＩ ［ｐ］，ｒＱ ［ｐ］〕を読出
す。さらに、ディジタルシグナルプロセッサ３０３は、
サンプリング周期インデックス（ｐ）に該当する値を過
程６ｂで読出し、過程６ｃで、このサンプリング周期イ
ンデックス（ｐ）が最後に該当するところに至ったか否
かをチェックする。つまり、サンプリング周期のインデ
ックス（ｐ）が、オーバーサンプリング速度（Ｋ）＊メ
ッセージ長（Ｌ；例えば１４８６ビット）を計算した値
に至ったか否かをチェックする。そして、ディジタルシ
グナルプロセッサ３０３は、最終のサンプリング周期イ
ンデックス（ｐ＝Ｋ×Ｌ）に到達しなかった場合には過
程６ｄでインデックス（ｐ）を増加させ（ｐ＝ｐ＋
１）、過程６ｂを繰返す。一方、メッセージの終りに至
った場合には、過程４ｆへいき、第１、第２メモリ３０
１、３０２からの基準トレーニング変調波形と中間バッ
ファメモリ２１７から読出したデータから複素相関関数
を計算する。
【００２８】第１、第２メモリ３０１、３０２（基準波
形メモリ２０９）には、後述の図１１に示すようなＳビ
ットのトレーニングシーケンスをπ／４−ＤＱＰＳＫ方
式で変調して雑音のない理想的な波形をつくり、これを
シンボルレート（symbol rate）でサンプリングした
後、量子化した値、すなわち基準トレーニング変調波形
が貯蔵されている。
形メモリ２０９）には、後述の図１１に示すようなＳビ
ットのトレーニングシーケンスをπ／４−ＤＱＰＳＫ方
式で変調して雑音のない理想的な波形をつくり、これを
シンボルレート（symbol rate）でサンプリングした
後、量子化した値、すなわち基準トレーニング変調波形
が貯蔵されている。
【００２９】この基準トレーニング変調波形を用いた複
素相関関数の計算について、図６を参照して具体的に説
明する。過程６ｅにおいて、ディジタルシグナルプロセ
ッサ３０３は複素相関関数の処理のためのインデックス
（ｊ）を初期状態（０）とし、さらに過程６ｆで、Ｉチ
ャネルに対して複素相関関数の計算用インデックス（ｌ
ｌ）を初期状態（０）とし、Ｑチャネルに対して複素相
関関数の計算用インデックス（ｍｍ）を初期状態（０）
とする。そして、過程６ｇ、６ｈにおいて、ディジタル
シグナルプロセッサ３０３は、第１、第２メモリ３０
１、３０２に貯蔵されている基準トレーニング変調波形
〔ｍ［ｕ］＝ｍ Ｉ ［ｕ］＋ｊｍ Ｑ ［ｕ］；ｕ＝０，
１，２，…〕と過程６ｂでの入力信号とを乗算して、複
素相関関数の実数部値ＲＩ ｒｍ［ｊ］と虚数部値Ｒ
Ｑ ｒｍ［ｊ］を求める〔ＲＩ ｒｍ［ｊ］＝ＲＩ ｒ
ｍ［ｊ］＋｛ｒＩ ［Ｋ＊ｌｌ＋ｊ］＊ｍＩ ［ｌｌ］
＋ｒＱ［Ｋ＊ｌｌ＋ｊ］＊ｍＱ ［ｌｌ］｝〕、〔Ｒ
Ｑ ｒｍ［ｊ］＝ＲＱ ｒｍ［ｊ］−｛ｒＩ ［Ｋ＊ｍ
ｍ＋ｊ］＊ｍＱ ［ｍｍ］＋ｒＱ ［Ｋ＊ｍｍ＋ｊ］＊
ｍＩ ［ｍｍ］｝〕。次いで過程６ｉで、Ｉ、Ｑチャネ
ルに対する複素相関関数計算用インデックス（ｌｌ、ｍ
ｍ）について、基準トレーニング変調波形との同期化の
ためのワード長（Ｓ）に至ったか否かをチェックする
（例えばＳ＝２６ビット）。ディジタルシグナルプロセ
ッサ３０３はこの過程６ｉで、Ｉ、Ｑチャネルの複素相
関関数の計算用インデックス（ｌｌ、ｍｍ）の値が基準
同期化ワード長（Ｓ）に到達しなかった場合、過程６ｋ
でＩ、Ｑチャネル複素相関関数の計算用インデックス
（ｌｌ、ｍｍ）を増加させ（ｌｌ＝ｌｌ＋１、ｍｍ＝ｍ
ｍ＋１）、過程６ｇ、６ｈを再度実行する。一方、Ｉ、
Ｑチャネル複素相関関数の計算用インデックス（ｌｌ、
ｍｍ）が基準同期化ワード長（Ｓ）に至った場合には、
過程６ｊで、指定したインデックス（ｊ）について、オ
ーバーサンプリング速度（Ｋ）とメッセージ長（Ｌ）を
乗算して（Ｋ＊Ｌ）これから基準同期化ワード長（Ｓ）
を除いた値（Ｋ＊Ｌ−Ｓ）に該当するところに至ったか
否かをチェックする（ｊ＝Ｋ＊Ｌ−Ｓ）。インデックス
（ｊ）が『Ｋ＊Ｌ−Ｓ』の値に到達しなかった場合に
は、過程６ｌでこのインデックス（ｊ）を増加させ（ｊ
＝ｊ＋１）、過程６ｍで次の複素相関関数値を計算する
ため、計算に使用中であるバッファを０に初期化させる
〔Ｒｒｍ［ｊ］＝０〕。一方、過程６ｊのチェック結果
でインデックス（ｊ）が『Ｋ＊Ｌ−Ｓ』に至った場合に
は過程４ｇとなり、入力信号の最大ピーク点を検出す
る。
素相関関数の計算について、図６を参照して具体的に説
明する。過程６ｅにおいて、ディジタルシグナルプロセ
ッサ３０３は複素相関関数の処理のためのインデックス
（ｊ）を初期状態（０）とし、さらに過程６ｆで、Ｉチ
ャネルに対して複素相関関数の計算用インデックス（ｌ
ｌ）を初期状態（０）とし、Ｑチャネルに対して複素相
関関数の計算用インデックス（ｍｍ）を初期状態（０）
とする。そして、過程６ｇ、６ｈにおいて、ディジタル
シグナルプロセッサ３０３は、第１、第２メモリ３０
１、３０２に貯蔵されている基準トレーニング変調波形
〔ｍ［ｕ］＝ｍ Ｉ ［ｕ］＋ｊｍ Ｑ ［ｕ］；ｕ＝０，
１，２，…〕と過程６ｂでの入力信号とを乗算して、複
素相関関数の実数部値ＲＩ ｒｍ［ｊ］と虚数部値Ｒ
Ｑ ｒｍ［ｊ］を求める〔ＲＩ ｒｍ［ｊ］＝ＲＩ ｒ
ｍ［ｊ］＋｛ｒＩ ［Ｋ＊ｌｌ＋ｊ］＊ｍＩ ［ｌｌ］
＋ｒＱ［Ｋ＊ｌｌ＋ｊ］＊ｍＱ ［ｌｌ］｝〕、〔Ｒ
Ｑ ｒｍ［ｊ］＝ＲＱ ｒｍ［ｊ］−｛ｒＩ ［Ｋ＊ｍ
ｍ＋ｊ］＊ｍＱ ［ｍｍ］＋ｒＱ ［Ｋ＊ｍｍ＋ｊ］＊
ｍＩ ［ｍｍ］｝〕。次いで過程６ｉで、Ｉ、Ｑチャネ
ルに対する複素相関関数計算用インデックス（ｌｌ、ｍ
ｍ）について、基準トレーニング変調波形との同期化の
ためのワード長（Ｓ）に至ったか否かをチェックする
（例えばＳ＝２６ビット）。ディジタルシグナルプロセ
ッサ３０３はこの過程６ｉで、Ｉ、Ｑチャネルの複素相
関関数の計算用インデックス（ｌｌ、ｍｍ）の値が基準
同期化ワード長（Ｓ）に到達しなかった場合、過程６ｋ
でＩ、Ｑチャネル複素相関関数の計算用インデックス
（ｌｌ、ｍｍ）を増加させ（ｌｌ＝ｌｌ＋１、ｍｍ＝ｍ
ｍ＋１）、過程６ｇ、６ｈを再度実行する。一方、Ｉ、
Ｑチャネル複素相関関数の計算用インデックス（ｌｌ、
ｍｍ）が基準同期化ワード長（Ｓ）に至った場合には、
過程６ｊで、指定したインデックス（ｊ）について、オ
ーバーサンプリング速度（Ｋ）とメッセージ長（Ｌ）を
乗算して（Ｋ＊Ｌ）これから基準同期化ワード長（Ｓ）
を除いた値（Ｋ＊Ｌ−Ｓ）に該当するところに至ったか
否かをチェックする（ｊ＝Ｋ＊Ｌ−Ｓ）。インデックス
（ｊ）が『Ｋ＊Ｌ−Ｓ』の値に到達しなかった場合に
は、過程６ｌでこのインデックス（ｊ）を増加させ（ｊ
＝ｊ＋１）、過程６ｍで次の複素相関関数値を計算する
ため、計算に使用中であるバッファを０に初期化させる
〔Ｒｒｍ［ｊ］＝０〕。一方、過程６ｊのチェック結果
でインデックス（ｊ）が『Ｋ＊Ｌ−Ｓ』に至った場合に
は過程４ｇとなり、入力信号の最大ピーク点を検出す
る。
【００３０】この過程４ｇでのピーク点検出について、
図７を参照して詳細に説明する。過程６ｎで、ディジタ
ルシグナルプロセッサ３０３は、過程４ｆにおける複素
数を処理した値から同期をとるためのインデックス
（ｎ）を初期化状態（０）とし、過程６ｏで、各インデ
ックスで指定される該当ピーク値を計算する〔Ｒ［ｎ］
＝（ＲI ｒｍ［ｎ］）2 ＋（ＲQ ｒｍ［ｎ］）2 〕。そ
して過程６ｐで、ディジタルシグナルプロセッサ３０３
は過程６ｏでの各伝送周期インデックス（ｎ）を指定
し、ピーク値計算をすべて終えたかどうかをチェックし
て（Ｋ＊Ｌ−Ｓ）、未完の場合には過程６ｇで伝送周期
インデックス（ｎ）を増加させて（ｎ＝ｎ＋１）過程６
ｏを再度実行し、すべて終えた時には、過程６ｒにおい
て過程６ｏで計算したピーク値から最大ピーク点を順次
に追跡して探すために、インデックス（ｎ）、貯蔵変数
（ｔｅｍｐ）、ピーク点を探すための変数（ｔｐ）を初
期化状態（０）とする。そして、過程６ｓで、過程６ｏ
の計算値Ｒ［ｎ］が貯蔵変数（ｔｅｍｐ）以上であるか
どうかをチェックする。過程６ｓでの結果がＹＥＳのと
き、ディジタルシグナルプロセッサ３０３は第１、第２
メモリ３０１、３０２に記録を行う。すなわち、過程６
ｖは、複素相関関数の最大値が位置するインデックスを
探す過程で、貯蔵変数（ｔｅｍｐ）よりＲ［ｎ＋１］が
大きければ、そのＲ［ｎ＋１］を貯蔵変数（ｔｅｍｐ）
として書込み、そのときのインデックス（ｎ＋１）を変
数（ｔｐ）とする。そして過程６ｔでメッセージ全体
（Ｋ＊Ｌ−Ｓ）に対して計算を完了したか否かをチェッ
クする。過程６ｔで計算が完了していないと判断される
と、過程６ｕでインデックス（ｎ）を増加させ（ｎ＝ｎ
＋１）、次のピーク値を以前に貯蔵されたピーク値と比
較し、その大きさを判断する。
図７を参照して詳細に説明する。過程６ｎで、ディジタ
ルシグナルプロセッサ３０３は、過程４ｆにおける複素
数を処理した値から同期をとるためのインデックス
（ｎ）を初期化状態（０）とし、過程６ｏで、各インデ
ックスで指定される該当ピーク値を計算する〔Ｒ［ｎ］
＝（ＲI ｒｍ［ｎ］）2 ＋（ＲQ ｒｍ［ｎ］）2 〕。そ
して過程６ｐで、ディジタルシグナルプロセッサ３０３
は過程６ｏでの各伝送周期インデックス（ｎ）を指定
し、ピーク値計算をすべて終えたかどうかをチェックし
て（Ｋ＊Ｌ−Ｓ）、未完の場合には過程６ｇで伝送周期
インデックス（ｎ）を増加させて（ｎ＝ｎ＋１）過程６
ｏを再度実行し、すべて終えた時には、過程６ｒにおい
て過程６ｏで計算したピーク値から最大ピーク点を順次
に追跡して探すために、インデックス（ｎ）、貯蔵変数
（ｔｅｍｐ）、ピーク点を探すための変数（ｔｐ）を初
期化状態（０）とする。そして、過程６ｓで、過程６ｏ
の計算値Ｒ［ｎ］が貯蔵変数（ｔｅｍｐ）以上であるか
どうかをチェックする。過程６ｓでの結果がＹＥＳのと
き、ディジタルシグナルプロセッサ３０３は第１、第２
メモリ３０１、３０２に記録を行う。すなわち、過程６
ｖは、複素相関関数の最大値が位置するインデックスを
探す過程で、貯蔵変数（ｔｅｍｐ）よりＲ［ｎ＋１］が
大きければ、そのＲ［ｎ＋１］を貯蔵変数（ｔｅｍｐ）
として書込み、そのときのインデックス（ｎ＋１）を変
数（ｔｐ）とする。そして過程６ｔでメッセージ全体
（Ｋ＊Ｌ−Ｓ）に対して計算を完了したか否かをチェッ
クする。過程６ｔで計算が完了していないと判断される
と、過程６ｕでインデックス（ｎ）を増加させ（ｎ＝ｎ
＋１）、次のピーク値を以前に貯蔵されたピーク値と比
較し、その大きさを判断する。
【００３１】ここで、ディジタルシグナルプロセッサ３
０３は、以前の値より現在の値が大きければ代置して貯
蔵し、逆であれば以前の値をそのまま維持する。すなわ
ち、このような過程を経ることで、ディジタルシグナル
プロセッサ３０３が以前の値と現在の値を比較してい
き、大きい値が第１及び第２メモリ３０１、３０２に残
され、最大ピーク値が検出される。つまり、最大値の位
置するインデックスが変数（ｔｐ）として残ることにな
る。したがって、（ｔｐ）を同期化情報として使用する
ことが可能となる。
０３は、以前の値より現在の値が大きければ代置して貯
蔵し、逆であれば以前の値をそのまま維持する。すなわ
ち、このような過程を経ることで、ディジタルシグナル
プロセッサ３０３が以前の値と現在の値を比較してい
き、大きい値が第１及び第２メモリ３０１、３０２に残
され、最大ピーク値が検出される。つまり、最大値の位
置するインデックスが変数（ｔｐ）として残ることにな
る。したがって、（ｔｐ）を同期化情報として使用する
ことが可能となる。
【００３２】過程４ｇで最大ピーク値が検出されると、
そのポイントを検出することができ、これによって過程
４ｈで、最大ピーク点（ｔｐ）を含んでいるデータセッ
トを選択できる。前記の受信されるディジタル信号〔ｒ
［ｐ］〕は、同期がとれる一つのデータセットを選択す
るために、次のようにＫ個のデータセットを有してい
る。
そのポイントを検出することができ、これによって過程
４ｈで、最大ピーク点（ｔｐ）を含んでいるデータセッ
トを選択できる。前記の受信されるディジタル信号〔ｒ
［ｐ］〕は、同期がとれる一つのデータセットを選択す
るために、次のようにＫ個のデータセットを有してい
る。
【００３３】ｒKO［ｗ］＝ｒI ［ｗ＊Ｋ］＋ｊｒQ ［ｗ
＊Ｋ］（ｗ＝０，…，Ｌ−１）；ｒK1［ｗ］＝ｒI ［ｗ
＊Ｋ＋１］＋ｊｒQ ［ｗ＊Ｋ＋１］（ｗ＝０，…，Ｌ−
１）； ｒK2［ｗ］＝ｒI ［ｗ＊Ｋ＋２］＋ｊｒQ ［ｗ
＊Ｋ＋２］（ｗ＝０，…，Ｌ−１）； …… ； ｒ
K-1 ［ｗ］＝ｒI ［ｗ＊Ｋ＋（Ｋ−１）］＋ｊｒQ ［ｗ
＊Ｋ＋（Ｋ−１）］（ｗ＝０，…，Ｌ−１）
＊Ｋ］（ｗ＝０，…，Ｌ−１）；ｒK1［ｗ］＝ｒI ［ｗ
＊Ｋ＋１］＋ｊｒQ ［ｗ＊Ｋ＋１］（ｗ＝０，…，Ｌ−
１）； ｒK2［ｗ］＝ｒI ［ｗ＊Ｋ＋２］＋ｊｒQ ［ｗ
＊Ｋ＋２］（ｗ＝０，…，Ｌ−１）； …… ； ｒ
K-1 ［ｗ］＝ｒI ［ｗ＊Ｋ＋（Ｋ−１）］＋ｊｒQ ［ｗ
＊Ｋ＋（Ｋ−１）］（ｗ＝０，…，Ｌ−１）
【００３４】このようなＫ個の受信ディジタルデータセ
ットのうち、最大ピーク点（ｔｐ）の属するセットを選
択するには、次の式を用いる。
ットのうち、最大ピーク点（ｔｐ）の属するセットを選
択するには、次の式を用いる。
【００３５】ｒKtp ［ｗ］＝ｒItp ［ｗ＊Ｋ＋（ｔｐ％
Ｋ）］＋ｊｒQtp ［ｗ＊Ｋ＋（ｔｐ％Ｋ）］ここで、
（ｔｐ％Ｋ）はモジュラ（mldular ）演算を意味する。
Ｋ）］＋ｊｒQtp ［ｗ＊Ｋ＋（ｔｐ％Ｋ）］ここで、
（ｔｐ％Ｋ）はモジュラ（mldular ）演算を意味する。
【００３６】ディジタルシグナルプロセッサ３０３は、
過程４ｈにおいて、受信信号のすべてのセットの中で最
大ピーク点を含んでいるセットから、ｔｐの属するｒ
Ktp ［ｗ］＝ｒItp ［ｗ＊Ｋ＋（ｔｐ％Ｋ）］＋ｊｒ
Qtp ［ｗ＊Ｋ＋（ｔｐ％Ｋ）］のセットを選択した後、
過程４ｉで受信信号の位相を決定する。これを、図８を
参照して具体的に説明する。
過程４ｈにおいて、受信信号のすべてのセットの中で最
大ピーク点を含んでいるセットから、ｔｐの属するｒ
Ktp ［ｗ］＝ｒItp ［ｗ＊Ｋ＋（ｔｐ％Ｋ）］＋ｊｒ
Qtp ［ｗ＊Ｋ＋（ｔｐ％Ｋ）］のセットを選択した後、
過程４ｉで受信信号の位相を決定する。これを、図８を
参照して具体的に説明する。
【００３７】過程７ａで、受信信号から同期検出するた
めのインデックス（ｋ）を初期化状態（０）とし、受信
信号の位相決定について、図４Ａに示すような偶数シン
ボル○×と図４Ｃに示すような奇数シンボル○＋に区別
して決定可能とする。
めのインデックス（ｋ）を初期化状態（０）とし、受信
信号の位相決定について、図４Ａに示すような偶数シン
ボル○×と図４Ｃに示すような奇数シンボル○＋に区別
して決定可能とする。
【００３８】過程７ｂにおける偶数シンボル○×の位相
決定は、図４Ａに示すように０、π／２、π、３π／２
の値のうちの一つの選択でなされ、Ｉ、Ｑチャネル振幅
領域における決定のための境界値は、図４Ｂに示すよう
に負（−）、正（＋）のうちの一つの値から求められ
る。
決定は、図４Ａに示すように０、π／２、π、３π／２
の値のうちの一つの選択でなされ、Ｉ、Ｑチャネル振幅
領域における決定のための境界値は、図４Ｂに示すよう
に負（−）、正（＋）のうちの一つの値から求められ
る。
【００３９】過程７ｃにおける奇数シンボル○＋の位相
は、図４Ｃに示すようにπ／４、３π／４、−３π／
４、−π／４の値のうちから一つが選択され、振幅領域
での位相決定は図４Ｄに示すような境界値から求め得
る。
は、図４Ｃに示すようにπ／４、３π／４、−３π／
４、−π／４の値のうちから一つが選択され、振幅領域
での位相決定は図４Ｄに示すような境界値から求め得
る。
【００４０】偶数番目及び奇数番目に位置したシンボル
○×、○＋の受信位相値は、上記の境界値を用いて次の
表１、表２により決定される。表１、表２のＩKT′とＱ
KT′は、それぞれＩ、Ｑチャネルでのｔ＝ＫＴの場合の
受信信号値の大きさであり、φｎ′は受信位相になる。
したがって、偶・奇数番目のシンボル○×、○＋に対す
る受信位相が決定される。
○×、○＋の受信位相値は、上記の境界値を用いて次の
表１、表２により決定される。表１、表２のＩKT′とＱ
KT′は、それぞれＩ、Ｑチャネルでのｔ＝ＫＴの場合の
受信信号値の大きさであり、φｎ′は受信位相になる。
したがって、偶・奇数番目のシンボル○×、○＋に対す
る受信位相が決定される。
【００４１】１．偶数番目のシンボル○×に対する受信
位相決定（Ｋ＝１，２，…，Ｌ／２）
位相決定（Ｋ＝１，２，…，Ｌ／２）
【００４２】
【表１】
【００４３】２．奇数番目のシンボル○＋に対する受信
位相決定〔Ｋ＝０，１，２，…，（Ｌ−１）／２〕
位相決定〔Ｋ＝０，１，２，…，（Ｌ−１）／２〕
【００４４】
【表２】
【００４５】したがって、過程７ｂ、７ｃを経る間に、
入力信号は少なくとも図４Ａ、Ｃに示したいずれか一つ
の範囲の位相に位置するようになる。これを順次に過程
７ｄでチェックし、Ｌ／２に達しなかったときに過程７
ｅでインデックス（ｋ）を増加させつつ（ｋ＝ｋ＋
１）、すべてのメッセージに対して処理を行って受信信
号の位相を決定する。
入力信号は少なくとも図４Ａ、Ｃに示したいずれか一つ
の範囲の位相に位置するようになる。これを順次に過程
７ｄでチェックし、Ｌ／２に達しなかったときに過程７
ｅでインデックス（ｋ）を増加させつつ（ｋ＝ｋ＋
１）、すべてのメッセージに対して処理を行って受信信
号の位相を決定する。
【００４６】このような過程４ｉで決定された各シンボ
ルの位相値から、ディジタルシグナルプロセッサ３０３
が過程４ｊにおいてシンボル間の位相差を求め、それを
基に受信データを決定する。これについて図９を参照し
て具体的に説明する。過程７ｆで、ディジタルシグナル
プロセッサ３０３は位相差を検出するためのインデック
ス（ｗ）を初期化状態（０）とし、過程７ｇで、以前の
シンボル（φ［ｗ］）と以後のシンボル（φ［ｗ＋
１］）から位相差を計算して、過程７ｈ、７ｉを経てす
べてのシンボルに対して位相差を計算する。
ルの位相値から、ディジタルシグナルプロセッサ３０３
が過程４ｊにおいてシンボル間の位相差を求め、それを
基に受信データを決定する。これについて図９を参照し
て具体的に説明する。過程７ｆで、ディジタルシグナル
プロセッサ３０３は位相差を検出するためのインデック
ス（ｗ）を初期化状態（０）とし、過程７ｇで、以前の
シンボル（φ［ｗ］）と以後のシンボル（φ［ｗ＋
１］）から位相差を計算して、過程７ｈ、７ｉを経てす
べてのシンボルに対して位相差を計算する。
【００４７】このようにして検出した位相差により、過
程７ｋにおいてディジタルシグナルプロセッサ３０３
は、次の表３のように、位相差（φdiff［ｗ］）すなわ
ち−３π／４〜−π／４に従ってデータ（ＸK 、ＹK ）
の“０”、“１”を決定する。
程７ｋにおいてディジタルシグナルプロセッサ３０３
は、次の表３のように、位相差（φdiff［ｗ］）すなわ
ち−３π／４〜−π／４に従ってデータ（ＸK 、ＹK ）
の“０”、“１”を決定する。
【００４８】
【表３】
【００４９】このために、過程７ｊで、最終の位相検出
値から順次に読出してデータを決定するためにインデッ
クス（ｗ）を初期化状態（０）とした後、過程７ｋで、
最初の値（ｗ＝１）から該当位相差に対応するデータを
表３に基づいて決定し、次いで過程７ｌで、伝送周期イ
ンデックス（ｗ）が全メッセージ（Ｌ）に至ったか否か
をチェックし、到達していない場合には過程７ｍでイン
デックス（ｗ）を増加させ（ｗ＝ｗ＋１）、過程７ｋを
実行する。
値から順次に読出してデータを決定するためにインデッ
クス（ｗ）を初期化状態（０）とした後、過程７ｋで、
最初の値（ｗ＝１）から該当位相差に対応するデータを
表３に基づいて決定し、次いで過程７ｌで、伝送周期イ
ンデックス（ｗ）が全メッセージ（Ｌ）に至ったか否か
をチェックし、到達していない場合には過程７ｍでイン
デックス（ｗ）を増加させ（ｗ＝ｗ＋１）、過程７ｋを
実行する。
【００５０】次に、過程４ｊで復調のための受信データ
が決定されると、続く過程４ｋで直列に変換された後、
過程４ｌで復調された２進データが発生される。
が決定されると、続く過程４ｋで直列に変換された後、
過程４ｌで復調された２進データが発生される。
【００５１】以上のように、この実施例では、受信信号
を基底帯域に遷移させた後のＡ／Ｄ変換の際に、クロッ
ク復調回路を経る必要がなく、送信端と同期していない
所定のクロックを使用して復調過程が行われる。したが
って、クロック復調回路を必要としないので複雑化を避
けることができ、全体的回路構成が簡素化される。ま
た、基底帯域での復調回路がディジタル方式で構成され
るので、移動通信機器に使用される等化器（Equalizer
）との信号接続や、周辺制御回路との接続が容易とな
る。さらに、小型１チップ化が、既存回路に比べて格段
に容易に行えるという利点がある。
を基底帯域に遷移させた後のＡ／Ｄ変換の際に、クロッ
ク復調回路を経る必要がなく、送信端と同期していない
所定のクロックを使用して復調過程が行われる。したが
って、クロック復調回路を必要としないので複雑化を避
けることができ、全体的回路構成が簡素化される。ま
た、基底帯域での復調回路がディジタル方式で構成され
るので、移動通信機器に使用される等化器（Equalizer
）との信号接続や、周辺制御回路との接続が容易とな
る。さらに、小型１チップ化が、既存回路に比べて格段
に容易に行えるという利点がある。
【００５２】図１０に、本発明の他の実施例を示す。こ
の図１０に示す実施例は、多重経路フェージング効果に
よって発生する伝送データのエラー率を減少させるため
にビタビ等化手段を採用し、同期をより簡単な方式で処
理するために、受信された信号のトレーニングシーケン
ス部分を検出するときも、所定のデータ列、すなわち基
準トレーニング変調波形との相関関数値が最大になる受
信点（correlation peak point）を検出するようにした
例である。
の図１０に示す実施例は、多重経路フェージング効果に
よって発生する伝送データのエラー率を減少させるため
にビタビ等化手段を採用し、同期をより簡単な方式で処
理するために、受信された信号のトレーニングシーケン
ス部分を検出するときも、所定のデータ列、すなわち基
準トレーニング変調波形との相関関数値が最大になる受
信点（correlation peak point）を検出するようにした
例である。
【００５３】π／４−ＤＱＰＳＫ方式の変調信号入力端
に入力される信号は、受信フィルタ２０１でフィルタリ
ングされた後、乗算器２０２、２０３、第１、第２低域
フィルタ（ＬＰＦ）２０５、２０６、第１、第２Ａ／Ｄ
変換器２０７、２０８、中間バッファメモリ２１７、及
びディジタル信号処理部７００を通じて処理されるよう
に構成されている。この例のディジタル信号処理部７０
０は、時間同期手段７１０と、適応整合フィルタ７１１
と、トレーニング波形部７１４と、チャネル特性推定手
段７１５と、ビタビ等化手段７１２と、差分位相復号手
段７１３と、を含んで構成される。
に入力される信号は、受信フィルタ２０１でフィルタリ
ングされた後、乗算器２０２、２０３、第１、第２低域
フィルタ（ＬＰＦ）２０５、２０６、第１、第２Ａ／Ｄ
変換器２０７、２０８、中間バッファメモリ２１７、及
びディジタル信号処理部７００を通じて処理されるよう
に構成されている。この例のディジタル信号処理部７０
０は、時間同期手段７１０と、適応整合フィルタ７１１
と、トレーニング波形部７１４と、チャネル特性推定手
段７１５と、ビタビ等化手段７１２と、差分位相復号手
段７１３と、を含んで構成される。
【００５４】乗算器２０２、２０３はチャネル分離手段
であって、ＲＦ帯域の信号を基底帯域（base band）の
信号に変換し、さらに受信信号に合成された状態で存在
する２つのチャネル信号を分離して出力する機能を遂行
する。すなわち、受信される信号は直交位相偏移変調さ
れた信号なので、相互に直交性を有する２つの搬送波
（ｃｏｓ ωｏｔ、−ｓｉｎ ωｏｔ）を受信信号とそ
れぞれ乗算することにより、受信信号をＩチャネルとＱ
チャネルに分離する役割を遂行する。尚、ωｏは局部搬
送波の周波数をｆｏとすると、２πｆｏを示す。
であって、ＲＦ帯域の信号を基底帯域（base band）の
信号に変換し、さらに受信信号に合成された状態で存在
する２つのチャネル信号を分離して出力する機能を遂行
する。すなわち、受信される信号は直交位相偏移変調さ
れた信号なので、相互に直交性を有する２つの搬送波
（ｃｏｓ ωｏｔ、−ｓｉｎ ωｏｔ）を受信信号とそ
れぞれ乗算することにより、受信信号をＩチャネルとＱ
チャネルに分離する役割を遂行する。尚、ωｏは局部搬
送波の周波数をｆｏとすると、２πｆｏを示す。
【００５５】第１、第２低域フィルタ２０５、２０６
は、乗算器２０２、２０３を通じて基底帯域に変換さ
れ、Ｉチャネル及びＱチャネルに分離された信号の中の
低域成分のみを通過させることによって、高域成分に存
在する雑音を除去する。すなわち、基底帯域に信号を遷
移する過程で発生し得る高調波雑音及び高周波数を有す
る搬送波成分を除去すると共に、折返し歪（aliasing）
を防止する機能をもつ。
は、乗算器２０２、２０３を通じて基底帯域に変換さ
れ、Ｉチャネル及びＱチャネルに分離された信号の中の
低域成分のみを通過させることによって、高域成分に存
在する雑音を除去する。すなわち、基底帯域に信号を遷
移する過程で発生し得る高調波雑音及び高周波数を有す
る搬送波成分を除去すると共に、折返し歪（aliasing）
を防止する機能をもつ。
【００５６】第１、第２Ａ／Ｄ変換器２０７、２０８
は、第１、第２低域フィルタ２０５、２０６から出力さ
れるアナログ状態の信号をディジタル信号に変換する機
能を遂行する。このとき、第１、第２Ａ／Ｄ変換器２０
７、２０８は、もとのディジタルデータが有する周波数
の定数倍に相当する周波数をもつクロックを使用してサ
ンプリングを実行する。すなわち、これらＡ／Ｄ変換器
は、送信側でもとのディジタルデータをアナログ信号に
変換する際に使用したデータクロックをＤ−ＣＫとし、
Ｋを自然数とすると、Ｋ×（Ｄ−ＣＫ）のクロックを使
用してオーバーサンプリングを遂行するものである。
は、第１、第２低域フィルタ２０５、２０６から出力さ
れるアナログ状態の信号をディジタル信号に変換する機
能を遂行する。このとき、第１、第２Ａ／Ｄ変換器２０
７、２０８は、もとのディジタルデータが有する周波数
の定数倍に相当する周波数をもつクロックを使用してサ
ンプリングを実行する。すなわち、これらＡ／Ｄ変換器
は、送信側でもとのディジタルデータをアナログ信号に
変換する際に使用したデータクロックをＤ−ＣＫとし、
Ｋを自然数とすると、Ｋ×（Ｄ−ＣＫ）のクロックを使
用してオーバーサンプリングを遂行するものである。
【００５７】中間バッファメモリ２１７は、第１、第２
Ａ／Ｄ変換器２０７、２０８から出力される信号を貯蔵
する機能を遂行するもので、その後段に位置したディジ
タル信号処理部７００での信号処理速度と、第１、第２
Ａ／Ｄ変換器２０７、２０８での信号処理速度とが異な
るため、データを一時的に貯蔵する機能をもつ。この中
間バッファメモリ２１７は、両方向からアクセス可能な
デュアルポートメモリを使用して構成される。すなわ
ち、中間バッファメモリ２１７の読出（Ｒｅａｄ）及び
書込（Ｗｒｉｔｅ）動作時に使用する各クロックに異な
ったものを使用可能で、第１、第２Ａ／Ｄ変換器２０
７、２０８及びディジタル信号処理部７００の各動作が
相互に独立的に行われ得るように構成されている。
Ａ／Ｄ変換器２０７、２０８から出力される信号を貯蔵
する機能を遂行するもので、その後段に位置したディジ
タル信号処理部７００での信号処理速度と、第１、第２
Ａ／Ｄ変換器２０７、２０８での信号処理速度とが異な
るため、データを一時的に貯蔵する機能をもつ。この中
間バッファメモリ２１７は、両方向からアクセス可能な
デュアルポートメモリを使用して構成される。すなわ
ち、中間バッファメモリ２１７の読出（Ｒｅａｄ）及び
書込（Ｗｒｉｔｅ）動作時に使用する各クロックに異な
ったものを使用可能で、第１、第２Ａ／Ｄ変換器２０
７、２０８及びディジタル信号処理部７００の各動作が
相互に独立的に行われ得るように構成されている。
【００５８】ディジタル信号処理部７００は、π／４差
分直交位相偏移変調（ＤＱＰＳＫ）方式で変調された信
号に対して復調アルゴリズムを遂行する部分であって、
一般のＤＳＰ（Digital Signal Processing）チップを
使用してその動作をソフトウェア的に行わせるようにし
て構成したり、又は、専用のＶＬＳＩ（Very Large Sca
le Integrated Circuit）チップを設計して構成したり
できる。このようなディジタル信号処理部７００の機能
について、図１０に示すブロック図に基づいて次に説明
する。
分直交位相偏移変調（ＤＱＰＳＫ）方式で変調された信
号に対して復調アルゴリズムを遂行する部分であって、
一般のＤＳＰ（Digital Signal Processing）チップを
使用してその動作をソフトウェア的に行わせるようにし
て構成したり、又は、専用のＶＬＳＩ（Very Large Sca
le Integrated Circuit）チップを設計して構成したり
できる。このようなディジタル信号処理部７００の機能
について、図１０に示すブロック図に基づいて次に説明
する。
【００５９】時間同期手段７１０は、先の実施例と同様
にトレーニングシーケンスをπ／４−ＤＱＰＳＫ方式で
変調して量子化して得た基準トレーニング変調波形と、
受信されて直交位相偏移復調された後、ディジタル変換
されて中間バッファメモリ２１７に貯蔵されているデー
タとの相関関数値を計算することにより、そのタイムス
ロット内における各データの位置を検出する機能を遂行
する。すなわち、受信されたタイムスロットの長さをＬ
×Ｔとするとき、第１、第２Ａ／Ｄ変換器２０７、２０
８からオーバーサンプリングされるディジタル変換され
たデータ系列を、各チャネル別に次の表４のようにＫ個
のセットに分離する。尚、Ｋはオーバーサンプリングレ
ート値である。
にトレーニングシーケンスをπ／４−ＤＱＰＳＫ方式で
変調して量子化して得た基準トレーニング変調波形と、
受信されて直交位相偏移復調された後、ディジタル変換
されて中間バッファメモリ２１７に貯蔵されているデー
タとの相関関数値を計算することにより、そのタイムス
ロット内における各データの位置を検出する機能を遂行
する。すなわち、受信されたタイムスロットの長さをＬ
×Ｔとするとき、第１、第２Ａ／Ｄ変換器２０７、２０
８からオーバーサンプリングされるディジタル変換され
たデータ系列を、各チャネル別に次の表４のようにＫ個
のセットに分離する。尚、Ｋはオーバーサンプリングレ
ート値である。
【００６０】
【表４】
【００６１】表４中の下付符号は各チャネル別にＡ／Ｄ
変換されて出力された順序を意味する。このようにＫ個
のセットに分離されたデータ列の各セットと、受信端に
貯蔵されている基準トレーニング変調波形との相関関数
値が計算される。そして、Ｋ個のセットそれぞれの相関
関数値の中で相関関数のピーク値が一番大きく現われる
一つのセットを一つのタイムスロットの受信系列として
選択し、ピーク値を示す時点での受信データをトレーニ
ングシーケンスデータとして検出する。これについてよ
り具体的に説明する。
変換されて出力された順序を意味する。このようにＫ個
のセットに分離されたデータ列の各セットと、受信端に
貯蔵されている基準トレーニング変調波形との相関関数
値が計算される。そして、Ｋ個のセットそれぞれの相関
関数値の中で相関関数のピーク値が一番大きく現われる
一つのセットを一つのタイムスロットの受信系列として
選択し、ピーク値を示す時点での受信データをトレーニ
ングシーケンスデータとして検出する。これについてよ
り具体的に説明する。
【００６２】受信された基底帯域ディジタルＩ、Ｑチャ
ネルの受信系列は次の数式１で表され、トレーニングシ
ーケンスの基準トレーニング変調波形は次の数式２で表
せる（ただし、Ｓはトレーニングシーケンスを構成する
ビット数を意味する）。
ネルの受信系列は次の数式１で表され、トレーニングシ
ーケンスの基準トレーニング変調波形は次の数式２で表
せる（ただし、Ｓはトレーニングシーケンスを構成する
ビット数を意味する）。
【００６３】
【数１】
【００６４】
【数２】
【００６５】したがって、相関関数のピーク値は次のよ
うな過程で求められる。
うな過程で求められる。
【００６６】まず、下記の数式３と数式４に従って各チ
ャネル別相関関数値を計算する。
ャネル別相関関数値を計算する。
【００６７】
【数３】
【００６８】
【数４】
【００６９】数式３及び数式４により求められた各値に
ついて、次の数式５を用いてその大きさの値を求める。
ついて、次の数式５を用いてその大きさの値を求める。
【００７０】
【数５】
【００７１】このようにして求められるＲ［Ｊ］値が最
大値を示す部分をＪp とするとき、Ｊp ±１であるポイ
ントでＪp を時間同期基準時間ｔｐとして検出する。こ
れは、１タイムスロットに対する受信ディジタル信号の
中でトレーニングシーケンスの位置を探すものである。
大値を示す部分をＪp とするとき、Ｊp ±１であるポイ
ントでＪp を時間同期基準時間ｔｐとして検出する。こ
れは、１タイムスロットに対する受信ディジタル信号の
中でトレーニングシーケンスの位置を探すものである。
【００７２】そして、前記ｔｐが検出されたデータの属
するセットが受信データ系列に選択され、これが時間同
期手段７１０から適応整合フィルタ７１１に印加され
る。また、時間同期手段７１０は、基準トレーニング変
調波形と、受信されたトレーニングシーケンス変調波形
との間の相関関数値からなるベクトルＰｃをチャネル特
性推定手段７１５に印加する。基準トレーニング変調波
形は、トレーニングシーケンスが０、−π／４、π／
２、π／４、π／２、−３π／４、π／２、−３π／
４、π／２、π／４、π、−３π／４、π、３π／４と
するとき、それぞれ次のような値で表される。
するセットが受信データ系列に選択され、これが時間同
期手段７１０から適応整合フィルタ７１１に印加され
る。また、時間同期手段７１０は、基準トレーニング変
調波形と、受信されたトレーニングシーケンス変調波形
との間の相関関数値からなるベクトルＰｃをチャネル特
性推定手段７１５に印加する。基準トレーニング変調波
形は、トレーニングシーケンスが０、−π／４、π／
２、π／４、π／２、−３π／４、π／２、−３π／
４、π／２、π／４、π、−３π／４、π、３π／４と
するとき、それぞれ次のような値で表される。
【００７３】
【００７４】このような波形をトレーニング波形部７１
４に貯蔵し、各ブロックで利用できるようにする。
４に貯蔵し、各ブロックで利用できるようにする。
【００７５】チャネル特性推定手段７１５は、チャネル
のインパルス応答特性を推定する手段であって、ブロッ
ク推定アルゴリズムを使用している。すなわち、時間同
期手段７１０から出力されるベクトルＰｃと基準トレー
ニング変調波形の自己相関関数値からなるベクトルの逆
ベクトルであるＲｃとの間の内積値であるＨｃを計算す
る。この内積値であるＨｃの値を、離散時間モデル（di
screte time model）の係数ベクトルという。これは次
のような式で表せる。
のインパルス応答特性を推定する手段であって、ブロッ
ク推定アルゴリズムを使用している。すなわち、時間同
期手段７１０から出力されるベクトルＰｃと基準トレー
ニング変調波形の自己相関関数値からなるベクトルの逆
ベクトルであるＲｃとの間の内積値であるＨｃを計算す
る。この内積値であるＨｃの値を、離散時間モデル（di
screte time model）の係数ベクトルという。これは次
のような式で表せる。
【００７６】Ｈｃ＝Ｒｃ・Ｐｃ
【００７７】適応整合フィルタ７１１は、受信信号の信
号対雑音比を極大化するためのフィルタリング機能を遂
行するもので、チャネル特性推定手段７１５から出力さ
れる離散時間モデルの係数ベクトルをＨｃとし、その共
役ベクトルをＨｃ＊ とすると、Ｈｃ＊ （−ｔ）に対
して整合濾波を遂行する。このとき、適応整合フィルタ
７１１は、受信信号のチャネル特性が毎タイムスロット
ごとに変化するので、前記整合濾波を各タイムスロット
ごとに遂行するようにされている。このような適応整合
フィルタ７１１を適応しない場合には、時間同期手段７
１０の出力はダイレクトにビタビ等化手段７１２に印加
される。
号対雑音比を極大化するためのフィルタリング機能を遂
行するもので、チャネル特性推定手段７１５から出力さ
れる離散時間モデルの係数ベクトルをＨｃとし、その共
役ベクトルをＨｃ＊ とすると、Ｈｃ＊ （−ｔ）に対
して整合濾波を遂行する。このとき、適応整合フィルタ
７１１は、受信信号のチャネル特性が毎タイムスロット
ごとに変化するので、前記整合濾波を各タイムスロット
ごとに遂行するようにされている。このような適応整合
フィルタ７１１を適応しない場合には、時間同期手段７
１０の出力はダイレクトにビタビ等化手段７１２に印加
される。
【００７８】ビタビ等化手段７１２は、ディジタル等化
手段の一つで、適応整合フィルタ７１１から出力される
信号に対してチャネル特性推定手段７１５により推定さ
れたチャネル特性を用い、送信端から伝送された確立が
一番大きいπ／４ＤＱＰＳＫ方式変調信号の位相情報を
推定及び決定する機能を遂行する。このビタビ等化手段
７１２で遂行されるアルゴリズムは、米国公報ＵＳＰ第
５，１１９，４００号で公知のもので、畳込み符号を復
号するビタビ復号アルゴリズムに類似している。π／４
−ＤＱＰＳＫ方式変調信号においては、伝送される値は
位相差に該当するデータ列であって、図１３Ａ及びＢに
示す格子状のように表すことができる。すなわち、各時
点は偶数点と奇数点に大別可能であり、偶数点及び奇数
点での状態が相互に異なる特性を有する。また、偶数点
から奇数点への状態変化は、各状態でそれぞれ４つが可
能であり、奇数点から偶数点への状態変化も各状態でそ
れぞれ４つが可能である。その他に、逆追跡経路の経路
移動は、信号が通過するチャネルの多重経路フェージン
グ現象による遅延分布度（delay spread）により決定さ
れるようにする。
手段の一つで、適応整合フィルタ７１１から出力される
信号に対してチャネル特性推定手段７１５により推定さ
れたチャネル特性を用い、送信端から伝送された確立が
一番大きいπ／４ＤＱＰＳＫ方式変調信号の位相情報を
推定及び決定する機能を遂行する。このビタビ等化手段
７１２で遂行されるアルゴリズムは、米国公報ＵＳＰ第
５，１１９，４００号で公知のもので、畳込み符号を復
号するビタビ復号アルゴリズムに類似している。π／４
−ＤＱＰＳＫ方式変調信号においては、伝送される値は
位相差に該当するデータ列であって、図１３Ａ及びＢに
示す格子状のように表すことができる。すなわち、各時
点は偶数点と奇数点に大別可能であり、偶数点及び奇数
点での状態が相互に異なる特性を有する。また、偶数点
から奇数点への状態変化は、各状態でそれぞれ４つが可
能であり、奇数点から偶数点への状態変化も各状態でそ
れぞれ４つが可能である。その他に、逆追跡経路の経路
移動は、信号が通過するチャネルの多重経路フェージン
グ現象による遅延分布度（delay spread）により決定さ
れるようにする。
【００７９】ビタビ等化手段７１２から出力される位相
差値Δφは所定のデータに対応して符号化されたものと
して、その逆過程を遂行しなければならない。この機能
は差分位相復号手段７１３で遂行される。これを次の表
５に示す。
差値Δφは所定のデータに対応して符号化されたものと
して、その逆過程を遂行しなければならない。この機能
は差分位相復号手段７１３で遂行される。これを次の表
５に示す。
【００８０】
【表５】
【００８１】図１１は伝送されるデータ構成の一例を示
す図であって、一つのタイムスロットのデータ長をＬビ
ットとし、トレーニングシーケンスの長さをＳビットと
して示している。また、同図に示すＴは、上述したよう
に１ビットのデータが伝送される周期を表す。すなわ
ち、トレーニングシーケンスは、一つのタイムスロット
のうち、送・受信側で相互規約（protocol）を通じて定
められる所定期間の間に伝送されるようになっている。
このようなトレーニングシーケンスをなす各ビットに関
する情報は、送・受信側が共に認知した情報でなければ
ならない。
す図であって、一つのタイムスロットのデータ長をＬビ
ットとし、トレーニングシーケンスの長さをＳビットと
して示している。また、同図に示すＴは、上述したよう
に１ビットのデータが伝送される周期を表す。すなわ
ち、トレーニングシーケンスは、一つのタイムスロット
のうち、送・受信側で相互規約（protocol）を通じて定
められる所定期間の間に伝送されるようになっている。
このようなトレーニングシーケンスをなす各ビットに関
する情報は、送・受信側が共に認知した情報でなければ
ならない。
【００８２】図１２は適応整合フィルタ７１１のより具
体的な構成例を示すもので、この例の適応整合フィルタ
７１１は、遅延器９０１、２つの乗算器９０２、９０
３、及び加算器９０４を含んで構成される。
体的な構成例を示すもので、この例の適応整合フィルタ
７１１は、遅延器９０１、２つの乗算器９０２、９０
３、及び加算器９０４を含んで構成される。
【００８３】遅延器９０１は、時間同期手段７１０から
出力される信号を一度遅延する機能を遂行する。そし
て、チャネル特性推定手段７１５から出力されるベクト
ルＨｃが次のようになるとき、乗算器９０２はｈ0 値と
時間同期手段７１０から出力されるデータとを乗算し、
乗算器９０２は遅延器９０１の出力信号とｈ1 値とを乗
算する。
出力される信号を一度遅延する機能を遂行する。そし
て、チャネル特性推定手段７１５から出力されるベクト
ルＨｃが次のようになるとき、乗算器９０２はｈ0 値と
時間同期手段７１０から出力されるデータとを乗算し、
乗算器９０２は遅延器９０１の出力信号とｈ1 値とを乗
算する。
【００８４】
【００８５】また、加算器９０４は、２つの乗算器９０
２、９０３の各出力を加算する機能を遂行する。
２、９０３の各出力を加算する機能を遂行する。
【００８６】以上のようにこの実施例によれば、ビタビ
等化手段を採用したことで多重経路フェージングによる
エラー発生率を減少させられ、また、チャネル特性推定
手段にブロック推定アルゴリズムを使用したことで、少
ない計算量でチャネルの特性を推定できる。すなわち、
大部分の復調過程をディジタルで遂行可能にし、少ない
計算量で正確な復調を達成できるように構成されてお
り、また周辺制御回路とのインタフェースも容易で、さ
らに、小型１チップ化に際して、Ａ／Ｄ変換器を含んで
構成されているので基底帯域処理も一つのチップに実現
できる。
等化手段を採用したことで多重経路フェージングによる
エラー発生率を減少させられ、また、チャネル特性推定
手段にブロック推定アルゴリズムを使用したことで、少
ない計算量でチャネルの特性を推定できる。すなわち、
大部分の復調過程をディジタルで遂行可能にし、少ない
計算量で正確な復調を達成できるように構成されてお
り、また周辺制御回路とのインタフェースも容易で、さ
らに、小型１チップ化に際して、Ａ／Ｄ変換器を含んで
構成されているので基底帯域処理も一つのチップに実現
できる。
【００８７】
【発明の効果】以上述べてきたように本発明によれば、
受信信号を基底帯域に遷移させた後のＡ／Ｄ変換の際
に、送信端と同期していない所定のクロックを使用して
復調過程を行うようにしたことにより、クロック復調回
路を不要とでき、全体的回路構成の簡素化が可能とな
る。そして、基底帯域での復調回路をディジタル方式で
構成できるので、移動通信機器に使用される等化器との
信号接続や周辺制御回路との接続が容易となる。さら
に、小型１チップ化を既存回路に比べて格段に容易に行
うことができるようになる。
受信信号を基底帯域に遷移させた後のＡ／Ｄ変換の際
に、送信端と同期していない所定のクロックを使用して
復調過程を行うようにしたことにより、クロック復調回
路を不要とでき、全体的回路構成の簡素化が可能とな
る。そして、基底帯域での復調回路をディジタル方式で
構成できるので、移動通信機器に使用される等化器との
信号接続や周辺制御回路との接続が容易となる。さら
に、小型１チップ化を既存回路に比べて格段に容易に行
うことができるようになる。
【００８８】また、ビタビ等化手段を用いるようにした
ことで、多重経路フェージングによるエラー発生率を減
少させられ、さらに、チャネル特性推定手段にブロック
推定アルゴリズムを使用することで、大部分の復調過程
をディジタルで遂行でき、少ない計算量で正確な復調を
達成できるようになる。加えて、周辺制御回路とのイン
タフェースも容易となり、そして小型１チップ化に際し
て、Ａ／Ｄ変換器を含んで構成されているので基底帯域
処理も一つのチップに実現できるようになる。
ことで、多重経路フェージングによるエラー発生率を減
少させられ、さらに、チャネル特性推定手段にブロック
推定アルゴリズムを使用することで、大部分の復調過程
をディジタルで遂行でき、少ない計算量で正確な復調を
達成できるようになる。加えて、周辺制御回路とのイン
タフェースも容易となり、そして小型１チップ化に際し
て、Ａ／Ｄ変換器を含んで構成されているので基底帯域
処理も一つのチップに実現できるようになる。
【図１】本発明の実施例を示すブロック図。
【図２】図１に示す実施例をより具体的に示すブロック
図。
図。
【図３】図１に示す実施例での処理過程を説明するフロ
ーチャート。
ーチャート。
【図４】Ａ及びＣは、偶数番目及び奇数番目の各シンボ
ルの位相決定についてそれぞれ説明する例示図、Ｂ及び
Ｄは、Ｉチャネル及びＱチャネルの各振幅境界値決定に
ついてそれぞれ説明する例示図。
ルの位相決定についてそれぞれ説明する例示図、Ｂ及び
Ｄは、Ｉチャネル及びＱチャネルの各振幅境界値決定に
ついてそれぞれ説明する例示図。
【図５】図３に示すフローチャートの過程４ｅを詳細に
説明するフローチャート。
説明するフローチャート。
【図６】図３に示すフローチャートの過程４ｆを詳細に
説明するフローチャート。
説明するフローチャート。
【図７】図３に示すフローチャートの過程４ｇを詳細に
説明するフローチャート。
説明するフローチャート。
【図８】図３に示すフローチャートの過程４ｉを詳細に
説明するフローチャート。
説明するフローチャート。
【図９】図３に示すフローチャートの過程４ｊを詳細に
説明するフローチャート。
説明するフローチャート。
【図１０】本発明の他の実施例を示すブロック図。
【図１１】本発明における伝送データの構成の一例を示
す説明図。
す説明図。
【図１２】図１０中に示す適応整合フィルタの具体例を
示すブロック図。
示すブロック図。
【図１３】図１０中に示すビタビ等化手段で遂行される
アルゴリズムの説明図。
アルゴリズムの説明図。
【図１４】π／４−ＤＱＰＳＫ方式の復調回路の従来例
を示すブロック図。
を示すブロック図。
１ ＲＦ処理部 ２ ディジタル処理部 ２０１ 受信フィルタ ２０２、２０３ 乗算器 ２０４ π／２位相遷移器 ２０５、２０６ 低域フィルタ ２０７、２０８ Ａ／Ｄ変換器 ２０９ 基準波形メモリ ２１０ 受信位相決定部 ２１１ 差動位相検出及び２進データ決定部 ２１２ 並列／直列変換器 ２１３ 局部発振器 ２１７ 中間バッファメモリ ２１８ 時間同期部 ３０４ クロック発生器 ７１０ 時間同期手段 ７１１ 適応整合フィルタ ７１２ ビタビ等化手段 ７１３ 差分位相復号手段 ７１４ トレーニング波形部 ７１５ チャネル特性推定手段
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−189849（ＪＰ，Ａ) 特開 昭58−187046（ＪＰ，Ａ) 特開 平４−72932（ＪＰ，Ａ) 特開 平３−85846（ＪＰ，Ａ) 特開 昭62−65538（ＪＰ，Ａ) 特開 昭63−142730（ＪＰ，Ａ) 特開 平２−44947（ＪＰ，Ａ) 特開 平５−347644（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/22
Claims (5)
- 【請求項１】 送信端でπ／４−ＤＱＰＳＫ方式で変調
されて送られてくる受信信号の搬送波を除去し、ディジ
タル信号に復元する時分割多重通信チャネル用ディジタ
ル復調方法であって、 搬送波にのせられて受信されるπ／４−ＤＱＰＳＫ方式
変調信号を基底帯域に遷移させると共にＩ、Ｑチャネル
に分離し、これらＩ、Ｑチャネルに分離された各信号に
ついて、受信信号のもとのデータ伝送速度の定数倍に相
当する周波数をもつクロックによりオーバーサンプリン
グしてメモリに貯蔵し、このメモリの出力と基準トレー
ニング変調波形との複素相関関数の計算値によって検出
されるタイムスロット内での最大ピーク点に基づきＩ、
Ｑチャネルのデータセットを選択し、毎周期ごとの位相
差を検出して２進データを復調することを特徴とする時
分割多重通信チャネル用ディジタル復調方法。 - 【請求項２】 請求項１記載の時分割多重通信チャネル
用ディジタル復調方法に用いられる復調回路であって、 受信されたπ／４−ＤＱＰＳＫ方式の変調信号を濾波す
る受信フィルタと、その濾波された信号に局部発振器に
よる局部搬送波を乗算して基底帯域に遷移させると共に
Ｉチャネルに分離する乗算器と、前記濾波された信号に
π／２位相遷移器で９０°シフトさせた前記局部搬送波
を乗算して基底帯域に遷移させると共にＱチャネルに分
離する乗算器と、を有するＲＦ処理部、及び分離されて
Ｉ、Ｑチャネルを通る各信号を低域濾波する第１、第２
低域フィルタと、第１、第２低域フィルタで濾波された
各信号をディジタルに変換する第１、第２Ａ／Ｄ変換器
と、第１、第２Ａ／Ｄ変換器の各出力を受ける記録側と
その読出側との間に発生する処理速度の差を緩衝し、記
録側と読出側とで独立的に信号処理を可能とするデュア
ルポートタイプの中間バッファメモリと、第１、第２Ａ
／Ｄ変換器のオーバーサンプリング用クロックと中間バ
ッファメモリのバッファ用クロックを提供するクロック
発生器と、基準トレーニング変調波形を貯蔵する基準波
形メモリと、中間バッファメモリの出力と基準波形メモ
リからの基準トレーニング変調波形との複素相関関数値
を計算し、計算された複素相関関数値のタイムスロット
内での最大ピーク点を検出し、その最大ピーク点を含ん
でいるＩ、Ｑチャネルのデータセットを選択して出力す
る時間同期部と、時間同期部で選択されてＩ、Ｑチャネ
ルを通る各データ信号から毎周期ごとに受信信号の位相
を決定する受信位相決定部と、受信位相決定部で決定さ
れた信号の位相に従って符号化のための位相差を検出
し、その検出された位相差によりπ／４−ＤＱＰＳＫの
変調特性に応じた２進データを決定する差動位相検出及
び２進データ決定部と、差動位相検出及び２進データ決
定部から一度に出力される差動位相値を直列に変換し、
２ビット単位で出力する並列／直列変換器と、を有する
ディジタル処理部を備えることを特徴とする時分割多重
通信チャネル用ディジタル復調回路。 - 【請求項３】 請求項１記載の時分割多重通信チャネル
用ディジタル復調方法に用いられる復調回路であって、 受信信号にコサイン波を乗算することにより基底帯域に
遷移させると共にＩチャネル信号とし、受信信号にマイ
ナスサイン波を乗算することにより基底帯域に遷移させ
ると共にＱチャネル信号とするチャネル分離手段と、 アナログ形態のＩチャネル信号及びＱチャネル信号をデ
ィジタル形態に変換するＡ／Ｄ変換手段と、 Ａ／Ｄ変換手段の各出力を緩衝するため一時貯蔵するバ
ッファメモリと、 基準トレーニング変調波形とバッファメモリに貯蔵され
た受信信号との相関関数値を計算し、計算された相関関
数値のタイムスロット内での最大ピーク点をトレーニン
グシーケンスの位置として検出することにより時間同期
を遂行し、その最大ピーク点を含んでいるＩ、Ｑチャネ
ルのデータセットを選択して出力する共に、前記計算さ
れた相関関数値からなるベクトルを出力する時間同期手
段と、 前記時間同期手段から出力されるベクトルと基準トレー
ニング変調波形の自己相関関数値からなる逆ベクトルを
用いて ブロック推定アルゴリズムを遂行し、チャネル特
性値を推定して出力するチャネル特性推定手段と、前記チャネル特性推定手段の出力に従って前記時間同期
手段から出力される最大ピーク点を含んでいるＩ、Ｑチ
ャネルのデータセットに対して適応整合濾波を遂行して
信号を出力する適応整合フィルタと、 前記適応整合フィルタから出力される信号と前記チャネ
ル推定手段から出力されるチャネル特性値を用いて ビタ
ビアルゴリズムを遂行して受信位相値を決定するビタビ
等化手段と、 前記受信位相値の差を検出し、それに対応した２進デー
タを出力する差分位相復元手段と、 を備えることを特徴とする時分割多重通信チャネル用デ
ィジタル復調回路。 - 【請求項４】 適応整合フィルタは、時間同期手段から
出力される信号を遅延する遅延器と、チャネル特性推定
手段で発生されるベクトルを構成する一方の値と時間同
期手段の出力とを乗算する乗算器と、前記遅延器の出力
と前記ベクトルを構成する他方の値とを乗算する乗算器
と、これら乗算器の各出力を加算する加算器と、から構
成される請求項３記載の時分割多重通信チャネル用ディ
ジタル復調回路。 - 【請求項５】 π／４−ＤＱＰＳＫ方式変調信号の復調
方法において、搬送波にのせられて受信されるπ／４−ＤＱＰＳＫ方式
変調信号を基底帯域に遷移させると共にＩ、Ｑチャネル
に分離し、これらＩ、Ｑチャネルに分離された各信号に
ついて、受信信号のもとのデータ伝送速度の定数倍に相
当する周波数をもつクロックによりオーバーサンプリン
グしてメモリに貯蔵するＲＦ処理過程、及び、前記ＲＦ
処理過程のメモリに貯蔵されたデータを読み出し、基準
トレーニング変調波形を用いて複素相関関数値を計算す
る第１過程と、 第１過程で計算された複素相関関数値からタイムスロッ
ト内のデータの最大ピーク点を検出する第２過程と、 チャネル上の受信データ列から、第２過程で検出された
最大ピーク点を含んでいる信号セットを選択する第３過
程と、 第３過程で選択された信号セットから位相差を検出して
２進データを決定し、これを直列に変換して復調された
２進データ列として出力する第４過程と、からなる復調
処理過程を含むことを特徴とする復調方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930001245A KR960011125B1 (ko) | 1993-01-30 | 1993-01-30 | 시분할 다중 통신 채널용 디지탈 복조 회로 |
| KR1993P1245 | 1993-01-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06318962A JPH06318962A (ja) | 1994-11-15 |
| JP3188356B2 true JP3188356B2 (ja) | 2001-07-16 |
Family
ID=19350193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00960094A Expired - Lifetime JP3188356B2 (ja) | 1993-01-30 | 1994-01-31 | 時分割多重通信チャネル用ディジタル復調方法及び回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5588027A (ja) |
| JP (1) | JP3188356B2 (ja) |
| KR (1) | KR960011125B1 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5757847A (en) | 1994-09-09 | 1998-05-26 | Omnipoint Corporation | Method and apparatus for decoding a phase encoded signal |
| JP3581448B2 (ja) * | 1994-10-21 | 2004-10-27 | キヤノン株式会社 | スペクトラム拡散通信装置 |
| JP3508412B2 (ja) * | 1995-08-10 | 2004-03-22 | セイコーエプソン株式会社 | データ復号回路、電圧制御発振回路、データ復号装置及び電子機器 |
| JPH0983588A (ja) * | 1995-09-18 | 1997-03-28 | Mitsubishi Electric Corp | 復調器及び変復調システム及び復調方法 |
| FR2745139A1 (fr) * | 1996-02-21 | 1997-08-22 | Philips Electronics Nv | Systeme de transmissions numeriques a modulation a phase continue |
| US5815529A (en) * | 1996-04-04 | 1998-09-29 | Lucent Technologies Inc. | Transmission system for digital audio broadcasting that incorporates a rotator in the transmitter |
| US6018556A (en) * | 1996-11-21 | 2000-01-25 | Dsp Group, Inc. | Programmable loop filter for carrier recovery in a radio receiver |
| US5889827A (en) * | 1996-12-12 | 1999-03-30 | Ericsson Inc. | Method and apparatus for digital symbol detection using medium response estimates |
| JPH11112461A (ja) * | 1997-08-05 | 1999-04-23 | Sony Corp | デジタル通信の受信機 |
| CN1112013C (zh) * | 1997-09-30 | 2003-06-18 | 西门子公司 | 搜索监听声的方法 |
| US6147982A (en) * | 1997-12-30 | 2000-11-14 | Ericsson, Inc. | System and method for synchronizing acquisition for a code modulated communication system |
| JP2938039B1 (ja) * | 1998-06-12 | 1999-08-23 | 日本電気アイシーマイコンシステム株式会社 | ディジタル復調装置 |
| JP2000004269A (ja) * | 1998-06-12 | 2000-01-07 | Nec Corp | 受信装置および受信方法、並びに記録媒体 |
| US6327388B1 (en) | 1998-08-14 | 2001-12-04 | Matsushita Electric Industrial Co., Ltd. | Identification of logos from document images |
| US7783299B2 (en) | 1999-01-08 | 2010-08-24 | Trueposition, Inc. | Advanced triggers for location-based service applications in a wireless location system |
| DE19957093A1 (de) * | 1999-11-26 | 2001-05-31 | Rohde & Schwarz | Anordnung zum Erzeugen eines digital modulierten Prüfsignals |
| AUPQ635800A0 (en) * | 2000-03-17 | 2000-04-15 | Transcorp Systems Pty Ltd | Cockless demodulation and word recognition system |
| GB0009302D0 (en) * | 2000-04-15 | 2000-05-31 | Mitel Semiconductor Ltd | Quadrature amplitude modulation demodulation and receiver |
| US7522678B2 (en) * | 2002-04-18 | 2009-04-21 | Infineon Technologies Ag | Method and apparatus for a data-dependent noise predictive viterbi |
| JP3973543B2 (ja) * | 2002-11-20 | 2007-09-12 | 三洋電機株式会社 | 受信方法と装置 |
| JP2004208155A (ja) * | 2002-12-26 | 2004-07-22 | Hitachi Kokusai Electric Inc | 復調方式 |
| US7196644B1 (en) * | 2004-07-01 | 2007-03-27 | Seagate Technology Llc | Decoupling of analog input and digital output |
| WO2007100186A1 (en) | 2006-03-02 | 2007-09-07 | Lg Electronics Inc. | Digital broadcasting system and method of processing data |
| MX2009000040A (es) | 2006-07-07 | 2009-01-30 | Lg Electronics Inc | Sistema de difusion digital y metodo de proceso de datos. |
| US8213957B2 (en) | 2009-04-22 | 2012-07-03 | Trueposition, Inc. | Network autonomous wireless location system |
| US10365104B2 (en) * | 2016-05-11 | 2019-07-30 | Murata Manufacturing Co., Ltd. | Digital controller for a MEMS gyroscope |
| US11870880B2 (en) * | 2022-01-31 | 2024-01-09 | Samsung Display Co., Ltd. | Clock data recovery (CDR) with multiple proportional path controls |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4053837A (en) * | 1975-06-11 | 1977-10-11 | Motorola Inc. | Quadriphase shift keyed adaptive equalizer |
| US4457004A (en) * | 1982-02-08 | 1984-06-26 | Bell Telephone Laboratories, Incorporated | Multidimensional channel coding |
| US4599732A (en) * | 1984-04-17 | 1986-07-08 | Harris Corporation | Technique for acquiring timing and frequency synchronization for modem utilizing known (non-data) symbols as part of their normal transmitted data format |
| US4583048A (en) * | 1985-02-26 | 1986-04-15 | Rca Corporation | MSK digital demodulator for burst communications |
| US4814719A (en) * | 1987-12-14 | 1989-03-21 | Ford Aerospace & Communications Corporation | Unsymmetrical QPSK demodulator |
| JPH021675A (ja) * | 1987-12-24 | 1990-01-05 | Nec Corp | オフセットｑｐｓｋ方式用の搬送波再生回路 |
| FR2641922B1 (fr) * | 1988-12-30 | 1991-03-22 | Alcatel Transmission | Dispositif d'egalisation auto-adaptative pour installation de demodulation differentiellement coherente |
| US4879728A (en) * | 1989-01-31 | 1989-11-07 | American Telephone And Telegraph Company, At&T Bell Laboratories | DPSK carrier acquisition and tracking arrangement |
| US5031193A (en) * | 1989-11-13 | 1991-07-09 | Motorola, Inc. | Method and apparatus for diversity reception of time-dispersed signals |
| US5313493A (en) * | 1990-06-01 | 1994-05-17 | Rockwell International Corporation | Plural-differential, phase-shift-keyed modulation, communication system |
| US5311545A (en) * | 1991-06-17 | 1994-05-10 | Hughes Aircraft Company | Modem for fading digital channels affected by multipath |
| US5303263A (en) * | 1991-06-25 | 1994-04-12 | Oki Electric Industry Co., Ltd. | Transmission channel characteristic equalizer |
| US5285480A (en) * | 1991-09-03 | 1994-02-08 | General Electric Company | Adaptive MLSE-VA receiver for digital cellular radio |
| US5263052A (en) * | 1991-09-30 | 1993-11-16 | Motorola, Inc. | Viterbi equalizer for radio receiver |
| US5282228A (en) * | 1991-12-09 | 1994-01-25 | Novatel Communications Ltd. | Timing and automatic frequency control of digital receiver using the cyclic properties of a non-linear operation |
| US5237586A (en) * | 1992-03-25 | 1993-08-17 | Ericsson-Ge Mobile Communications Holding, Inc. | Rake receiver with selective ray combining |
| US5309482A (en) * | 1992-03-30 | 1994-05-03 | Novatel Communications Ltd. | Receiver having an adjustable matched filter |
| US5276706A (en) * | 1992-05-20 | 1994-01-04 | Hughes Aircraft Company | System and method for minimizing frequency offsets between digital communication stations |
-
1993
- 1993-01-30 KR KR1019930001245A patent/KR960011125B1/ko not_active IP Right Cessation
- 1993-12-30 US US08/176,451 patent/US5588027A/en not_active Expired - Lifetime
-
1994
- 1994-01-31 JP JP00960094A patent/JP3188356B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5588027A (en) | 1996-12-24 |
| KR960011125B1 (ko) | 1996-08-20 |
| JPH06318962A (ja) | 1994-11-15 |
| KR940019099A (ko) | 1994-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3188356B2 (ja) | 時分割多重通信チャネル用ディジタル復調方法及び回路 | |
| KR950003666B1 (ko) | 지엠에스케이신호복조방법 및 그 장치 | |
| JP2526931B2 (ja) | Ｐｓｋ信号復調装置 | |
| JP3728573B2 (ja) | 復調装置 | |
| EP0772330A2 (en) | Receiver and method for receiving OFDM signals | |
| JP2797916B2 (ja) | 搬送波再生回路 | |
| US6148040A (en) | Precoded gaussian minimum shift keying carrier tracking loop | |
| US5828707A (en) | Differential detecting apparatus for detecting phase difference of phase-modulated signal | |
| US4438524A (en) | Receiver for angle-modulated carrier signals | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| US7457375B2 (en) | Timing extractor, timing extraction method, and demodulator having the timing extractor | |
| JP4430073B2 (ja) | タイミング再生回路および受信装置 | |
| JP4307746B2 (ja) | 搬送波再生回路および復調装置 | |
| KR100261229B1 (ko) | π/4 차분 직교위상 편이변조신호의 복조기 | |
| JP2001237908A (ja) | Ｑｐｓｋ／ｑａｍ同期獲得装置 | |
| JPH06237277A (ja) | Ｐｓｋ搬送波信号再生装置 | |
| JP2696948B2 (ja) | 搬送波再生回路 | |
| JP3457099B2 (ja) | 並列組合せスペクトル拡散送受信システム | |
| KR100246619B1 (ko) | 고속 디지털 가입자 선로의 상향 링크용 디지털 복조 장치 | |
| JPH05252141A (ja) | スペクトラム拡散通信システムおよび送信機並びに受信機 | |
| US20030142763A1 (en) | Demodulation apparatus | |
| JP2777993B2 (ja) | スペクトラム拡散通信装置 | |
| JP2506754B2 (ja) | ディジタル信号伝送方法 | |
| JP3017757B2 (ja) | ベースバンド遅延検波器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010404 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |