JP2004208155A

JP2004208155A - 復調方式

Info

Publication number: JP2004208155A
Application number: JP2002376733A
Authority: JP
Inventors: Takehiko Kobayashi; 岳彦小林
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Hitachi Kokusai Electric Inc
Priority date: 2002-12-26
Filing date: 2002-12-26
Publication date: 2004-07-22
Also published as: US20040136475A1; US7315587B2

Abstract

【課題】デジタル通信に用いるπ／4シフトQPSK変調方式を復調する遅延検波方式において、多重伝搬による遅延広がりに起因する符号間干渉が、ビット誤りの原因となり、通信品質を劣化させる。この通信品質の劣化を除去することを目的とする。
【解決手段】遅延検波出力の平均値を求める平均演算器を設け、該遅延検波出力からこの平均値を差し引くことにより、符号間干渉による信号点の偏在成分を除去し、遅延広がりの影響を軽減する。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、デジタル通信に用いるπ/4シフトQPSK(Quadrature Phase Shift Keying)変調方式の復調方式に関する。
【０００２】
【従来の技術】
デジタル通信に用いられる変調方式として、π/4シフトQPSK(Quadrature Phase Shift Keying)変調は代表的な方式の一つである。特に、移動通信においては一般的な方式であるが、これは、復調方式として伝搬環境変動の耐性に優れる遅延検波を適用できることが一つの理由である。復調方式あるいは遅延検波についての従来公知文献として、笹岡秀一編著、ウェーブサミット講座「移動通信」、オーム社がある。
前述のように、π/4シフトQPSKは移動通信に向いている方式であるが、他のデジタル変調方式と同様に多重伝搬による遅延広がりがある場合には符号間干渉が生じ、通信品質は大幅に劣化する。遅延広がりについて以下に説明する。
【０００３】
図５は従来技術による一般的なπ/4シフトQPSK復調器の構成例である。図５において、符号101-1,2は受信信号入力端子、102-1,2はA/D変換器、103-1,2はフィルタ、104-1,2はサンプラ、105は遅延検波器、106は判定復号器、107は復号出力端子である。このブロックの入力信号であるベースバンドに変換された受信信号は、そのＩ(同相)成分およびQ(直交)成分が各々A/D変換器102-1,2でデジタル信号に変換される。その後、フィルタ103-1,2で不要成分除去、波形整形が施され、サンプラ104-1,2においてシンボル点の信号が取り出される。このシンボル信号は、遅延検波器105において遅延検波処理が為され、判定復号器106においてシンボル判定の後、対応する復号ビットに変換されて、復号出力端子107を通じて出力される。
【０００４】
図５中の符号108および109に示した信号の波形例を図６および図７に示す。この例では、受信信号のC/N(信号電力対雑音電力比)を15dBとしている。図６は遅延検波の入力信号であり、複素平面上に８点のシンボルの集まりが確認できる。図７は対応する遅延検波出力であり、４点のシンボルの集まりが確認できる。各々のシンボルは複素平面上の実軸および虚軸で区切られる4つの象限の中でどの象限に存在するかによってシンボル判定され、対応する復号ビットが出力される。この例では、ビット誤りは生じない。
【０００５】
つぎに、多重伝搬により遅延広がりがある場合についての例を示す。一例として、直接波に加えて、直接波との電力比-3dB、直接波からシンボル時間の1/4だけ遅れ、位相差が135°の遅延波成分が受信信号に含まれる２波モデルとする。図８はこのモデルでの遅延検波の入力信号である。遅延波による符号間干渉のため明確なシンボルの集合を識別することは難しい。図９は遅延検波出力である。図7に示した波形と比較して、複素平面上の実軸および虚軸を超えてしまう信号が存在し、シンボル誤りが生じていることが分かる。この例におけるビット誤り率は2.0×10^-2である。
【０００６】
以上述べた例のように、遅延広がりは通信品質劣化を引き起こすが、この原因となるのは建築物や山岳などによる電波の反射による多重伝搬である。多重伝搬の影響を軽減する方法として適応等化器の適用が考えられる。適応等化器としては線形等化器、判定帰還形等化器、最尤系列推定器(あるいは、これから派生したビタビ等化器)などがあるが、何れも複雑な演算が必要であり、ハードウェアあるいはソフトウェアの規模は非常に大きくなる。
【０００７】
【発明が解決しようとする課題】
前述のように従来技術には、以下に示す問題点がある。
(1)遅延広がりがある場合には、通信品質が劣化する。
(2)この影響を軽減するためには、適応等化器が必要であるが、複雑な演算が必要となる。
【０００８】
特に、通信品質がやや劣化する程度の小さな遅延広がりに対して適応等化器を適用することは、そのコストやハードウェアのサイズが増大することを考慮すると、必ずしも適当であるとは言えない場合が多い。したがって、小さな遅延広がりに対して、その影響を簡易な形で軽減する方法が望まれる。
【０００９】
【課題を解決するための手段】
本発明では、上記の目的を達成するため、遅延検波器と判定復号器との間に、平均演算器と減算器を設け、遅延検波器の出力の平均値を求め、この値を遅延検波器の出力から差し引いて、これを判定復号器の入力とする。
【００１０】
【発明の実施の形態】
図１は本発明の実施の形態を示した図である。図１において、符号101-1,2は受信信号入力端子、102-1,2はA/D変換器、103-1,2はフィルタ、104-1,2はサンプラ、105は遅延検波器、106は判定復号器、107は復号出力端子である。また、符号110-1,2は平均演算器、符号111-1,2は減算器である。
【００１１】
このブロックの入力信号であるベースバンドに変換された受信信号は、そのＩ(同相)成分およびQ(直交)成分が各々A/D変換器102-1,2でデジタル信号に変換される。その後、フィルタ103-1,2で不要成分除去、波形整形が施され、サンプラ104-1,2においてシンボル点の信号が取り出される。このシンボル信号は、遅延検波器105において遅延検波処理が為され、順次フレーメモリ113に格納される。
【００１２】
平均演算器110-1,2では、フレームメモリ113に格納された全データのＩ成分、Q成分の平均値が計算される。その後、フレームメモリ113から順次Ｉ成分のデータを読み出し、減算器111-1で平均演算器110-1の結果を差し引き、判定復号器106のI成分の入力とする。同様に、フレームメモリ113から順次Q成分のデータを読み出し、減算器111-2で平均演算器110-2の結果を差し引き、判定復号器106のQ成分の入力とする。判定復号器106では入力されるI成分およびQ成分の符号を判定し、対応するビット列が復号出力端子107を介して出力される。
【００１３】
図２、図３、図４を用いて本発明の動作形態を説明する。これらの図はいずれもシミュレーションにより得られたものである。図２の伝搬路の条件は直接波のみである。図３および４では直接波と遅延波の２波が存在し、遅延波は直接波に対して、-3dBの電力、1/4シンボルの遅延、135°の位相差があるとしている。また、何れの図も、直接波と遅延波の合成平均C/Nは15dBに設定している。
【００１４】
図２および図３は従来技術による判定前のコンスタレーション出力で、図1中の遅延検波器105の出力であり、フレームメモリ113に格納されているデータである。図２では、遅延波が存在しないため、信号点の広がりは雑音によるものであり、ビット誤りは発生していない。この場合の信号点の広がりは、原点に対して対称性を保持している。一方、図３では、遅延波が存在するために判定境界を越える信号点が存在し、この結果ビット誤りが発生する。この例でのビット誤り率はおよそ2.0×10^-2である。図３では、ビット誤りは単に信号点の広がりで生じているだけではなく、全体に上方に偏在していることによるものであることが明らかである。このように、一般に雑音によるビット誤りと比較して、遅延広がりによるビット誤りは信号点の偏在によるものが多数含まれる特徴がある。図３中の符号20はフレームメモリ113上の全信号点の平均値を示す点であり、偏在の程度を示している。これは図１中の平均演算13-1および13-2の出力に相当するものである。この平均値20を全体の信号点から差し引いて偏在成分を除去すれば、ビット誤りが軽減されることが期待できる。そこで、本発明では、図1中の減算器110-1および110-2においてこの減算操作を行い、この出力を判定・復号に用いる。減算器14-1および14-2の出力のコンスタレーション、すなわち、図１中の符号112で示した信号の波形を図４に示す。図３に見られる信号点の偏在性が除去されていることが分かる。この時のビット誤り率はおよそ4.6×10^-3となり、従来の1/5まで改善している。
【００１５】
【発明の効果】
以上説明したように、本発明によれば、複雑な適応等化器を用いずに遅延広がりの影響を軽減する効果が期待できる。
【図面の簡単な説明】
【図１】本発明の基本ブロック図。
【図２】遅延広がりがない場合の遅延検波出力。
【図３】遅延広がりがある場合の遅延検波出力例。
【図４】図３記載の遅延検波出力に本発明を適用した例。
【図５】従来技術による基本ブロック図。
【図６】遅延検波入力信号例。
【図７】遅延検波出力信号例。
【図８】遅延広がりがある場合の遅延検波入力信号例。
【図９】遅延広がりがある場合の遅延検波出力信号例。
【符号の説明】
20：平均信号点
101-1,2:受信信号入力端子、102-1,2:A/D変換器、103-1,2:フィルタ、104-1,2:サンプラ、
105:遅延検波器、106:判定復号器、107:復号出力端子、
108:遅延検波入力信号、109:遅延検波出力信号
110-1,2:平均演算器、111-1,2:減算器、112:減算器出力信号
113:フレームメモリ

Claims

デジタル通信に用いるπ／4シフトQPSK変調方式を復調する遅延検波方式において、遅延検波器と平均演算器と減算器と判定・復号器を設け、該遅延検波器の出力から、該遅延検波器の出力の平均値を減算器により減算し、該減算器の出力を判定・復号器の入力とし、受信ビットを復号することを特徴とする復調方式。