JP2001007878A - ディジタル復調装置 - Google Patents
ディジタル復調装置Info
- Publication number
- JP2001007878A JP2001007878A JP11171951A JP17195199A JP2001007878A JP 2001007878 A JP2001007878 A JP 2001007878A JP 11171951 A JP11171951 A JP 11171951A JP 17195199 A JP17195199 A JP 17195199A JP 2001007878 A JP2001007878 A JP 2001007878A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- clock
- point
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 π／４−ＤＱＰＳＫ（差動４相位相変調）方
式の変調波の復調において、送信側（基地局）に同期し
た低ジッタのクロックを再生する。 【解決手段】 シンボル点・ゼロクロス点検出部2hは、
位相回転部2dよりの信号及びタイミング抽出部2cよりの
信号とから復号データのシンボル点またはゼロクロス点
を検出する。同検出したシンボル点またはゼロクロス点
をもとに同期信号を出力部2iより出力する。一方、第１
のカウンタ４は、生成対象であるクロックCKo の周波数
fbより十分に高い予め定めた周波数fsの信号をカウント
する。デコーダ５は第１のカウンタ４によるカウント値
「０」をデコードする。同デコーダ５の出力をＴ−ＦＦ
６で所定のデューティ比の信号に変換する。また、CKo
をカウントする第２のカウンタ７、シフトレジスタ８及
びリセット部９からなる回路により第１のカウンタ４を
前記同期信号に同期させるようにリセットする。
式の変調波の復調において、送信側（基地局）に同期し
た低ジッタのクロックを再生する。 【解決手段】 シンボル点・ゼロクロス点検出部2hは、
位相回転部2dよりの信号及びタイミング抽出部2cよりの
信号とから復号データのシンボル点またはゼロクロス点
を検出する。同検出したシンボル点またはゼロクロス点
をもとに同期信号を出力部2iより出力する。一方、第１
のカウンタ４は、生成対象であるクロックCKo の周波数
fbより十分に高い予め定めた周波数fsの信号をカウント
する。デコーダ５は第１のカウンタ４によるカウント値
「０」をデコードする。同デコーダ５の出力をＴ−ＦＦ
６で所定のデューティ比の信号に変換する。また、CKo
をカウントする第２のカウンタ７、シフトレジスタ８及
びリセット部９からなる回路により第１のカウンタ４を
前記同期信号に同期させるようにリセットする。
Description
【０００１】
【発明の属する技術分野】本発明はディジタル復調装置
に係り、より詳細には、主に、π／４−ＤＱＰＳＫ（差
動４相位相変調）方式の変調波の復調において、送信側
（基地局）に同期したクロック信号の再生に関する。
に係り、より詳細には、主に、π／４−ＤＱＰＳＫ（差
動４相位相変調）方式の変調波の復調において、送信側
（基地局）に同期したクロック信号の再生に関する。
【０００２】
【従来の技術】基地局と複数の移動局とで構成され、π
／４−ＤＱＰＳＫのディジタル方式で通信する移動無線
システムの移動局において、基地局等より送信された信
号からのデータ復調を、ＤＳＰ（Digital Signal Proce
ssor）を使用したソフトウエア処理により行うものがあ
る。図３にこのＤＳＰの要部ブロック図を示す。図３に
おいて、１はＡ／Ｄ変換部であり、受信した高周波（Ｒ
Ｆ）信号を周波数変換した中間周波（ＩＦ）信号につき
アンダーサンプリングし、ディジタル信号に変換するも
のである。なお、アンダーサンプリングとは、上記中間
周波数（例えば、４５５ＫＨｚ）の信号を、ある規則に
従った上記中間周波数より低い周波数（例えば、２６０
ＫＨｚ）でサンプリングする方法であり、このサンプリ
ングによりＱＰＳＫにおけるＩ成分及びＱ成分の分離が
可能となることが知られている。
／４−ＤＱＰＳＫのディジタル方式で通信する移動無線
システムの移動局において、基地局等より送信された信
号からのデータ復調を、ＤＳＰ（Digital Signal Proce
ssor）を使用したソフトウエア処理により行うものがあ
る。図３にこのＤＳＰの要部ブロック図を示す。図３に
おいて、１はＡ／Ｄ変換部であり、受信した高周波（Ｒ
Ｆ）信号を周波数変換した中間周波（ＩＦ）信号につき
アンダーサンプリングし、ディジタル信号に変換するも
のである。なお、アンダーサンプリングとは、上記中間
周波数（例えば、４５５ＫＨｚ）の信号を、ある規則に
従った上記中間周波数より低い周波数（例えば、２６０
ＫＨｚ）でサンプリングする方法であり、このサンプリ
ングによりＱＰＳＫにおけるＩ成分及びＱ成分の分離が
可能となることが知られている。
【０００３】２がＤＳＰであり、下記説明のものを備え
てなる。2aは直交検波部であり、前記Ａ／Ｄ変換部31よ
り入力される信号に「１」、「−１」を乗算しながら直
交検波し、Ｉ成分及びＱ成分を出力する。2bはルートナ
イキスト特性のディジタルフィルタであり、前記直交検
波された信号をベースバンド信号に変換する。2cは位相
誤差算出部であり、キャリア搬送波に生じる位相誤差を
算出する。2dは位相回転部であり、前記位相誤差算出部
2cで算出した位相誤差をもとにディジタルフィルタ2bよ
りの信号に対し位相補正（回転）する。2eはタイミング
抽出部であり、準同期検波を行う際にゼロクロス点（１
→０等に変化する部分）を検出してタイミング補正す
る。2fは差動復号部であり、受信信号ベクトル軌跡から
マッピング則に従ってデータ復号を行う。2gはクロック
生成部であり、ＦＩＦＯ３、または、信号処理（例えば
デスクランブル処理、基地局等への送信）に使用するク
ロック信号を生成する。
てなる。2aは直交検波部であり、前記Ａ／Ｄ変換部31よ
り入力される信号に「１」、「−１」を乗算しながら直
交検波し、Ｉ成分及びＱ成分を出力する。2bはルートナ
イキスト特性のディジタルフィルタであり、前記直交検
波された信号をベースバンド信号に変換する。2cは位相
誤差算出部であり、キャリア搬送波に生じる位相誤差を
算出する。2dは位相回転部であり、前記位相誤差算出部
2cで算出した位相誤差をもとにディジタルフィルタ2bよ
りの信号に対し位相補正（回転）する。2eはタイミング
抽出部であり、準同期検波を行う際にゼロクロス点（１
→０等に変化する部分）を検出してタイミング補正す
る。2fは差動復号部であり、受信信号ベクトル軌跡から
マッピング則に従ってデータ復号を行う。2gはクロック
生成部であり、ＦＩＦＯ３、または、信号処理（例えば
デスクランブル処理、基地局等への送信）に使用するク
ロック信号を生成する。
【０００４】３はＦＩＦＯ（First in First Out）であ
り、復号データをメモリする。ここで、従来、クロック
生成部2gにおいて再生されるクロックはバースト的なタ
イミングクロックである。一方、移動局が送信する際、
基地局に追従した定レート低ジッタのクロックを移動局
側で生成し、このクロックを用いて変調を行うことが望
ましいところ、前記バースト的なクロックにおいてはジ
ッタが大きくなってしまうという欠点があった。このた
め、移動体通信の高品質、高安定化が要求される近年、
この要求を満たすことが困難となっていた。
り、復号データをメモリする。ここで、従来、クロック
生成部2gにおいて再生されるクロックはバースト的なタ
イミングクロックである。一方、移動局が送信する際、
基地局に追従した定レート低ジッタのクロックを移動局
側で生成し、このクロックを用いて変調を行うことが望
ましいところ、前記バースト的なクロックにおいてはジ
ッタが大きくなってしまうという欠点があった。このた
め、移動体通信の高品質、高安定化が要求される近年、
この要求を満たすことが困難となっていた。
【０００５】
【発明が解決しようとする課題】本発明は、前記従来の
欠点の解決を図ったものであり、基地局に追従した定レ
ート低ジッタのクロックの再生を可能にしたディジタル
復調装置を提供することを目的とする。
欠点の解決を図ったものであり、基地局に追従した定レ
ート低ジッタのクロックの再生を可能にしたディジタル
復調装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、アナログの中
間周波信号についてアンダーサンプリングによりディジ
タル信号に変換するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部
よりの信号について直交検波し、Ｉ成分及びＱ成分とを
出力する直交検波部と、前記直交検波部よりの信号をル
ートナイキスト特性のもとにベースバンド信号に変換す
るディジタルフィルタと、キャリア搬送波に生じる位相
誤差を算出する位相誤差算出部と、前記位相誤差算出部
で算出した位相誤差をもとに前記ディジタルフィルタよ
りの信号に対し位相補正する位相回転部と、準同期検波
を行う際にゼロクロス点を検出し、前記ベースバンド信
号に対しタイミング補正するタイミング抽出部と、受信
信号ベクトル軌跡からマッピング則に従ってデータ復号
を行う差動復号部とを備え、主に、π／４−ＤＱＰＳＫ
（差動４相位相変調）方式のディジタル変調波をソフト
ウエア処理により復調するディジタル復調装置におい
て、前記位相回転部よりの復号データ及びタイミング抽
出部よりの信号とから復号データのシンボル点またはゼ
ロクロス点を検出し、同検出したシンボル点またはゼロ
クロス点に同期した同期信号を出力する同期信号出力手
段と、前記同期信号出力手段よりの同期信号に同期し、
クロック信号を生成するクロック信号生成手段を設け、
送信側のクロック信号に同期したクロック信号を再生す
るディジタル復調装置を提供するものである。
間周波信号についてアンダーサンプリングによりディジ
タル信号に変換するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部
よりの信号について直交検波し、Ｉ成分及びＱ成分とを
出力する直交検波部と、前記直交検波部よりの信号をル
ートナイキスト特性のもとにベースバンド信号に変換す
るディジタルフィルタと、キャリア搬送波に生じる位相
誤差を算出する位相誤差算出部と、前記位相誤差算出部
で算出した位相誤差をもとに前記ディジタルフィルタよ
りの信号に対し位相補正する位相回転部と、準同期検波
を行う際にゼロクロス点を検出し、前記ベースバンド信
号に対しタイミング補正するタイミング抽出部と、受信
信号ベクトル軌跡からマッピング則に従ってデータ復号
を行う差動復号部とを備え、主に、π／４−ＤＱＰＳＫ
（差動４相位相変調）方式のディジタル変調波をソフト
ウエア処理により復調するディジタル復調装置におい
て、前記位相回転部よりの復号データ及びタイミング抽
出部よりの信号とから復号データのシンボル点またはゼ
ロクロス点を検出し、同検出したシンボル点またはゼロ
クロス点に同期した同期信号を出力する同期信号出力手
段と、前記同期信号出力手段よりの同期信号に同期し、
クロック信号を生成するクロック信号生成手段を設け、
送信側のクロック信号に同期したクロック信号を再生す
るディジタル復調装置を提供するものである。
【０００７】また、前記同期信号出力手段を、前記位相
回転部よりの信号及びタイミング抽出部よりの信号とか
ら復号データのシンボル点またはゼロクロス点を抽出す
るシンボル点・ゼロクロス点検出部と、前記シンボル点
・ゼロクロス点検出部で検出したシンボル点またはゼロ
クロス点にもとづき同期信号を出力する出力部とで構成
する。
回転部よりの信号及びタイミング抽出部よりの信号とか
ら復号データのシンボル点またはゼロクロス点を抽出す
るシンボル点・ゼロクロス点検出部と、前記シンボル点
・ゼロクロス点検出部で検出したシンボル点またはゼロ
クロス点にもとづき同期信号を出力する出力部とで構成
する。
【０００８】また、前記出力部が、予め定めた複数シン
ボルにおけるシンボル点またはゼロクロス点に同期して
一つの同期信号を出力するようにする。
ボルにおけるシンボル点またはゼロクロス点に同期して
一つの同期信号を出力するようにする。
【０００９】また、前記クロック信号生成手段を、生成
対象であるクロックの周波数より十分に高い予め定めた
周波数の信号が入力され、同信号をカウントする第１の
カウンタと、前記第１のカウンタによるカウント値
「０」をデコードするデコーダと、前記デコーダよりの
信号のデューティ比を所定のデューティ比の信号に変換
し、前記クロックとして出力するトリガフリップフロッ
プと、前記クロックをカウントし、同カウントデータの
ＭＳＢデータを出力する第２のカウンタと、前記第２の
カウンタよりのＭＳＢデータをラッチするとともに、前
記同期信号でリセットされるシフトレジスタと、前記シ
フトレジスタよりの信号をもとに前記第１のカウンタを
リセットするリセット部とで構成する。
対象であるクロックの周波数より十分に高い予め定めた
周波数の信号が入力され、同信号をカウントする第１の
カウンタと、前記第１のカウンタによるカウント値
「０」をデコードするデコーダと、前記デコーダよりの
信号のデューティ比を所定のデューティ比の信号に変換
し、前記クロックとして出力するトリガフリップフロッ
プと、前記クロックをカウントし、同カウントデータの
ＭＳＢデータを出力する第２のカウンタと、前記第２の
カウンタよりのＭＳＢデータをラッチするとともに、前
記同期信号でリセットされるシフトレジスタと、前記シ
フトレジスタよりの信号をもとに前記第１のカウンタを
リセットするリセット部とで構成する。
【００１０】また、Ｎシンボル点間隔ごとに一つの同期
信号を出力するとしたとき、前記第２のカウンタのカウ
ントデータをＮ＋１ビットからなるデータとする。
信号を出力するとしたとき、前記第２のカウンタのカウ
ントデータをＮ＋１ビットからなるデータとする。
【００１１】また、前記同期信号出力手段における同期
信号の出力処理が、前記ソフトウエア処理プロセスに割
り込んで行うようにする。
信号の出力処理が、前記ソフトウエア処理プロセスに割
り込んで行うようにする。
【００１２】
【発明の実施の形態】以下、発明の実施の形態を実施例
にもとづき図面を参照して説明する。図１は本発明によ
るディジタル復調装置の一実施例を示す要部ブロック図
である。同図において、図３と共通のものについては同
一符号を付してあり、2hはシンボル点・ゼロクロス点検
出部であり、位相回転部2dよりの信号及びタイミング抽
出部2eよりの信号とから復号データのシンボル点又はゼ
ロクロス点を抽出する（以下、検出部と記す）。ここ
に、シンボル点とは、多数のサンプリングポイント中の
略ピーク点を意味し、ゼロクロス点とは、＋１→−１に
変化する部分、又は−１→＋１に変化する部分等を意味
する。2iは出力部であり、予め定めた複数シンボルにお
けるシンボル点またはゼロクロス点（検出部2h）に同期
して一つの同期信号を出力する。なお、図３と共通部分
については説明を省略する。
にもとづき図面を参照して説明する。図１は本発明によ
るディジタル復調装置の一実施例を示す要部ブロック図
である。同図において、図３と共通のものについては同
一符号を付してあり、2hはシンボル点・ゼロクロス点検
出部であり、位相回転部2dよりの信号及びタイミング抽
出部2eよりの信号とから復号データのシンボル点又はゼ
ロクロス点を抽出する（以下、検出部と記す）。ここ
に、シンボル点とは、多数のサンプリングポイント中の
略ピーク点を意味し、ゼロクロス点とは、＋１→−１に
変化する部分、又は−１→＋１に変化する部分等を意味
する。2iは出力部であり、予め定めた複数シンボルにお
けるシンボル点またはゼロクロス点（検出部2h）に同期
して一つの同期信号を出力する。なお、図３と共通部分
については説明を省略する。
【００１３】また、上述の同期信号の出力処理は、ＤＳ
Ｐ２におけるソフトウエア処理プロセスに割り込んで行
われる。ＤＳＰ２は設定されたプロセス（ソフトウエ
ア）に従い、直交検波処理、フィルタ処理、位相誤差算
出処理、位相回転処理等、ＤＳＰが具備する前述のよう
な諸機能を高速に処理していくが、本発明における同期
信号の出力処理はこれら一連の処理プロセスに割り込ん
で行うように予めソフト処理をするものである。４は第
１のカウンタであり、生成対象であるクロックCKｏの周
波数fbより十分に高い周波数fsの信号が入力され、同信
号をカウントする。５はデコーダであり、第１のカウン
タ４のカウント値「０」をデコードする。このカウント
値「０」は、前記周波数fb、fsの比（＝fs／２fb）ごと
に第１のカウンタ４をリセット（リセット部９）するこ
とで生じる。例えば、fs＝2.3296ＭＨｚ、fb＝9.6 ＫＨ
ｚとした場合、fs／２fb＝121.33となり、第１のカウン
タ４のカウント値が120 又は121 のいずれかでリセット
する。このリセットでカウント値が０に戻る。なお、カ
ウント値120 又は121 の設定はリセット部９がシフトレ
ジスタ８よりの信号にもとづき行う。
Ｐ２におけるソフトウエア処理プロセスに割り込んで行
われる。ＤＳＰ２は設定されたプロセス（ソフトウエ
ア）に従い、直交検波処理、フィルタ処理、位相誤差算
出処理、位相回転処理等、ＤＳＰが具備する前述のよう
な諸機能を高速に処理していくが、本発明における同期
信号の出力処理はこれら一連の処理プロセスに割り込ん
で行うように予めソフト処理をするものである。４は第
１のカウンタであり、生成対象であるクロックCKｏの周
波数fbより十分に高い周波数fsの信号が入力され、同信
号をカウントする。５はデコーダであり、第１のカウン
タ４のカウント値「０」をデコードする。このカウント
値「０」は、前記周波数fb、fsの比（＝fs／２fb）ごと
に第１のカウンタ４をリセット（リセット部９）するこ
とで生じる。例えば、fs＝2.3296ＭＨｚ、fb＝9.6 ＫＨ
ｚとした場合、fs／２fb＝121.33となり、第１のカウン
タ４のカウント値が120 又は121 のいずれかでリセット
する。このリセットでカウント値が０に戻る。なお、カ
ウント値120 又は121 の設定はリセット部９がシフトレ
ジスタ８よりの信号にもとづき行う。
【００１４】６はＴ−ＦＦ（トリガフリップフロップ）
であり、デコーダ５よりの信号のデューティ比を所定の
比率の信号に変換する。このＴ−ＦＦ６の出力が生成対
象としてのクロックCKｏである。７は第２のカウンタで
あり、クロックCKｏをカウントし、そのカウントデータ
のＭＳＢ（最上位ビット）を出力する。また、Ｎシンボ
ル点間隔ごとに一つの同期信号を出力するとしたとき、
このカウンタのカウントデータをＮ＋１ビットからなる
データとする。例えば、Ｎ＝２シンボルとすればカウン
トデータは３ビットのデータとなり、従って、この場合
のＭＳＢ出力とは、８進カウンタであれば「１００」以
上のときにハイ（Ｈ）を出力することである。一般論で
云えば、カウントデータがｎビットであれば（２のｎ
乗）以上のときに上記ハイ（Ｈ）を出力する。８はシフ
トレジスタであり、第２のカウンタ７よりのＭＳＢデー
タをラッチするとともに、同期信号でリセットされる。
９はリセット部であり、シフトレジスタ８のラッチデー
タをもとに第１のカウンタ４を前述のタイミングでリセ
ットする。
であり、デコーダ５よりの信号のデューティ比を所定の
比率の信号に変換する。このＴ−ＦＦ６の出力が生成対
象としてのクロックCKｏである。７は第２のカウンタで
あり、クロックCKｏをカウントし、そのカウントデータ
のＭＳＢ（最上位ビット）を出力する。また、Ｎシンボ
ル点間隔ごとに一つの同期信号を出力するとしたとき、
このカウンタのカウントデータをＮ＋１ビットからなる
データとする。例えば、Ｎ＝２シンボルとすればカウン
トデータは３ビットのデータとなり、従って、この場合
のＭＳＢ出力とは、８進カウンタであれば「１００」以
上のときにハイ（Ｈ）を出力することである。一般論で
云えば、カウントデータがｎビットであれば（２のｎ
乗）以上のときに上記ハイ（Ｈ）を出力する。８はシフ
トレジスタであり、第２のカウンタ７よりのＭＳＢデー
タをラッチするとともに、同期信号でリセットされる。
９はリセット部であり、シフトレジスタ８のラッチデー
タをもとに第１のカウンタ４を前述のタイミングでリセ
ットする。
【００１５】次に、本発明の動作につき、図２のタイミ
ングチャートを用いて説明する。ＤＳＰ２の出力部2iか
らは図示のような同期信号S1が出力される。一方、デコ
ーダ５からはS2に示す信号が出力され、同信号S2がＴ−
ＦＦ６により所定のデューティ比（図は略５０％のデュ
ーティ比）に変換されたクロックCKｏが出力される。ま
た、S4は第２のカウンタ７のカウントデータ（３ビット
データとした場合）を示す。この第２のカウンタ７から
はＭＳＢ信号S5が出力される。同信号S5は前述のよう
に、カウントデータがｎビットであれば（２のｎ乗）以
上のときにハイ（Ｈ）となり、ｎを３ビットとすれば
「１００」以上のときにＨとなる。シフトレジスタ８は
このＭＳＢを示す信号S5をラッチするとともに（符号
イ）、同期信号S1でリセットされ（符号ロ）、図示の信
号S6が出力される。同信号S6に従い、リセット部９は第
１のカウンタ４をリセットする（符号ハ）。上記リセッ
トにより、第１のカウンタ４のカウント値が０に戻り、
デコーダ５からは継続した信号S2が出力される。この符
号ハのタイミングが同期状態になることを意味するが、
このタイミングで完全な同期状態になるのではなく、複
数回の同期ステップを経て最終的な同期状態に収束して
いく。
ングチャートを用いて説明する。ＤＳＰ２の出力部2iか
らは図示のような同期信号S1が出力される。一方、デコ
ーダ５からはS2に示す信号が出力され、同信号S2がＴ−
ＦＦ６により所定のデューティ比（図は略５０％のデュ
ーティ比）に変換されたクロックCKｏが出力される。ま
た、S4は第２のカウンタ７のカウントデータ（３ビット
データとした場合）を示す。この第２のカウンタ７から
はＭＳＢ信号S5が出力される。同信号S5は前述のよう
に、カウントデータがｎビットであれば（２のｎ乗）以
上のときにハイ（Ｈ）となり、ｎを３ビットとすれば
「１００」以上のときにＨとなる。シフトレジスタ８は
このＭＳＢを示す信号S5をラッチするとともに（符号
イ）、同期信号S1でリセットされ（符号ロ）、図示の信
号S6が出力される。同信号S6に従い、リセット部９は第
１のカウンタ４をリセットする（符号ハ）。上記リセッ
トにより、第１のカウンタ４のカウント値が０に戻り、
デコーダ５からは継続した信号S2が出力される。この符
号ハのタイミングが同期状態になることを意味するが、
このタイミングで完全な同期状態になるのではなく、複
数回の同期ステップを経て最終的な同期状態に収束して
いく。
【００１６】
【発明の効果】以上説明したように本発明によれば、従
来の高速ＤＳＰを用いて均一なクロックの生成が可能と
なる効果を奏する。これにより、基地局に同期ができ、
ソフトウエア受信機における基地局への追従精度を向上
できる。
来の高速ＤＳＰを用いて均一なクロックの生成が可能と
なる効果を奏する。これにより、基地局に同期ができ、
ソフトウエア受信機における基地局への追従精度を向上
できる。
【図１】本発明によるディジタル復調装置の一実施例を
示す要部ブロック図である。
示す要部ブロック図である。
【図２】本発明説明のためのタイミングチャートであ
る。
る。
【図３】従来におけるＤＳＰ説明のための要部ブロック
図である。
図である。
１ Ａ／Ｄ変換部 ２ ＤＳＰ 2a 直交検波部 2b ディジタルフィルタ 2c 位相誤差算出部 2d 位相回転部 2e タイミング抽出部 2f 差動復号部 2g クロック生成部 2h シンボル点・ゼロクロス点検出部 2i 出力部 ３ ＦＩＦＯ ４ 第１のカウンタ ５ デコーダ ６ Ｔ−ＦＦ ７ 第２のカウンタ ８ シフトレジスタ ９ リセット部
Claims (6)
- 【請求項１】 アナログの中間周波信号についてアンダ
ーサンプリングによりディジタル信号に変換するＡ／Ｄ
変換部と、前記Ａ／Ｄ変換部よりの信号について直交検
波し、Ｉ成分及びＱ成分とを出力する直交検波部と、前
記直交検波部よりの信号をルートナイキスト特性のもと
にベースバンド信号に変換するディジタルフィルタと、
キャリア搬送波に生じる位相誤差を算出する位相誤差算
出部と、前記位相誤差算出部で算出した位相誤差をもと
に前記ディジタルフィルタよりの信号に対し位相補正す
る位相回転部と、準同期検波を行う際にゼロクロス点を
検出し、前記ベースバンド信号に対しタイミング補正す
るタイミング抽出部と、受信信号ベクトル軌跡からマッ
ピング則に従ってデータ復号を行う差動復号部とを備
え、主に、π／４−ＤＱＰＳＫ（差動４相位相変調）方
式のディジタル変調波をソフトウエア処理により復調す
るディジタル復調装置において、前記位相回転部よりの
信号及びタイミング抽出部よりの信号とから復号データ
のシンボル点またはゼロクロス点を検出し、同検出した
シンボル点またはゼロクロス点に同期した同期信号を出
力する同期信号出力手段と、前記同期信号出力手段より
の同期信号に同期し、クロック信号を生成するクロック
信号生成手段を設け、送信側のクロック信号に同期した
クロック信号を再生することを特徴とするディジタル復
調装置。 - 【請求項２】 前記同期信号出力手段を、前記位相回転
部よりの信号及びタイミング抽出部よりの信号とから復
号データのシンボル点またはゼロクロス点を検出するシ
ンボル点・ゼロクロス点検出部と、前記シンボル点・ゼ
ロクロス点検出部で検出したシンボル点またはゼロクロ
ス点にもとづき同期信号を出力する出力部とで構成した
ことを特徴とする請求項１記載のディジタル復調装置。 - 【請求項３】 前記出力部が、予め定めた複数シンボル
におけるシンボル点またはゼロクロス点に同期して一つ
の同期信号を出力するようにしたことを特徴とする請求
項２記載のディジタル復調装置。 - 【請求項４】 前記クロック信号生成手段を、生成対象
であるクロックの周波数より十分に高い予め定めた周波
数の信号が入力され、同信号をカウントする第１のカウ
ンタと、前記第１のカウンタによるカウント値「０」を
デコードするデコーダと、前記デコーダよりの信号のデ
ューティ比を所定のデューティ比の信号に変換し、前記
クロックとして出力するトリガフリップフロップと、前
記クロックをカウントし、同カウントデータのＭＳＢデ
ータを出力する第２のカウンタと、前記第２のカウンタ
よりのＭＳＢデータをラッチするとともに、前記同期信
号でリセットされるシフトレジスタと、前記シフトレジ
スタよりの信号をもとに前記第１のカウンタをリセット
するリセット部とで構成したことを特徴とする請求項１
記載のディジタル復調装置。 - 【請求項５】 Ｎシンボル点間隔ごとに一つの同期信号
を出力するとしたとき、前記第２のカウンタのカウント
データをＮ＋１ビットからなるデータとしたことを特徴
とする請求項４記載のディジタル復調装置。 - 【請求項６】 前記同期信号出力手段における同期信号
の出力処理が、前記ソフトウエア処理プロセスに割り込
んで行うようにしてなることを特徴とする請求項１記載
のディジタル復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17195199A JP4178668B2 (ja) | 1999-06-18 | 1999-06-18 | ディジタル復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17195199A JP4178668B2 (ja) | 1999-06-18 | 1999-06-18 | ディジタル復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001007878A true JP2001007878A (ja) | 2001-01-12 |
| JP4178668B2 JP4178668B2 (ja) | 2008-11-12 |
Family
ID=15932823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17195199A Expired - Fee Related JP4178668B2 (ja) | 1999-06-18 | 1999-06-18 | ディジタル復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4178668B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1312875C (zh) * | 2004-01-05 | 2007-04-25 | 中兴通讯股份有限公司 | 基于数字锁相环的phs系统位同步方法及实现装置 |
| JP2011109340A (ja) * | 2009-11-16 | 2011-06-02 | Toshiba Corp | 復調装置 |
-
1999
- 1999-06-18 JP JP17195199A patent/JP4178668B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1312875C (zh) * | 2004-01-05 | 2007-04-25 | 中兴通讯股份有限公司 | 基于数字锁相环的phs系统位同步方法及实现装置 |
| JP2011109340A (ja) * | 2009-11-16 | 2011-06-02 | Toshiba Corp | 復調装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4178668B2 (ja) | 2008-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3436372B2 (ja) | デュアルモードディジタルｆｍ通信システム | |
| US5535252A (en) | Clock synchronization circuit and clock synchronizing method in baseband demodulator of digital modulation type | |
| KR101355580B1 (ko) | 나이캠 오디오 신호 리샘플러 | |
| US5117441A (en) | Method and apparatus for real-time demodulation of a GMSK signal by a non-coherent receiver | |
| JP2001217889A (ja) | タイミングエラー検出回路および復調回路とその方法 | |
| JP4514616B2 (ja) | 周波数同期または位相同期を自動確立する無線受信装置 | |
| JP2959286B2 (ja) | Ｄｑｐｓｋ遅延検波回路 | |
| JP2000278341A (ja) | 直交位相復調回路 | |
| US8125258B2 (en) | Phase synchronization device and phase synchronization method | |
| JP2001007878A (ja) | ディジタル復調装置 | |
| JP4139814B2 (ja) | 周波数誤差検出方法、受信方法、及び送受信方法 | |
| US20100202579A1 (en) | Signal processing apparatus and signal processing method | |
| KR20040046168A (ko) | 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법 | |
| JPH118659A (ja) | クロックタイミング再生方法および回路 | |
| JP5213769B2 (ja) | 受信機 | |
| JP4463063B2 (ja) | 復調回路及び復調方法 | |
| JP3660930B2 (ja) | 無線通信装置における自動周波数制御信号発生回路、受信装置、基地局装置、無線送受信システム、及び周波数誤差検出方法 | |
| JP2000049877A (ja) | クロックタイミング再生回路 | |
| JP3434301B2 (ja) | タイミング抽出方法及びタイミング抽出回路 | |
| JP3377858B2 (ja) | クロック再生回路及びこれを用いた復調器 | |
| JP3017757B2 (ja) | ベースバンド遅延検波器 | |
| US6356612B1 (en) | Clock signal reproducing apparatus | |
| JPH04172734A (ja) | 遅延検波器 | |
| JP5269751B2 (ja) | 復調装置 | |
| JP2000069100A (ja) | クロックタイミング再生回路および復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060616 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080730 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080818 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |