JP5269751B2 - 復調装置 - Google Patents

復調装置 Download PDF

Info

Publication number
JP5269751B2
JP5269751B2 JP2009261260A JP2009261260A JP5269751B2 JP 5269751 B2 JP5269751 B2 JP 5269751B2 JP 2009261260 A JP2009261260 A JP 2009261260A JP 2009261260 A JP2009261260 A JP 2009261260A JP 5269751 B2 JP5269751 B2 JP 5269751B2
Authority
JP
Japan
Prior art keywords
synchronization
signal
circuit
carrier wave
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009261260A
Other languages
English (en)
Other versions
JP2011109340A (ja
Inventor
康之 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009261260A priority Critical patent/JP5269751B2/ja
Publication of JP2011109340A publication Critical patent/JP2011109340A/ja
Application granted granted Critical
Publication of JP5269751B2 publication Critical patent/JP5269751B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Circuits Of Receivers In General (AREA)

Description

本発明は、デジタル信号を復調する復調装置に関する。
昨今、デジタル回路技術が高まり、従来はアナログ回路で構成していた多値QAM用復調装置についても変調波を直接A/D変換し、デジタル回路で復調回路を構成するようになってきている。従来の復調装置では、受信した変調波を復調して伝送データを再生するために、受信した変調波からクロック成分を抽出し、クロック成分と復調装置内部に設けた発振器を同期させることによりクロック信号を再生している。
デジタル復調装置では、シンボル間で符号が変化したポイント(ゼロクロス点)を検出してそのゼロクロス点がシンボル間の中央に位置するようにPLLを動作させる手法(ゼロクロス法)が用いられている。
特許文献1には、復調ベースバンド信号のレベルが負から正へ変化するタイミングを立ち上がりゼロクロスタイミングとして検出し、復調ベースバンド信号のレベルが正から負へ変換するタイミングを立ち下がりゼロクロスタイミングとして検出するゼロクロス法が記載されている。
特開2007−13406号公報(段落0013、図2)
上述のようなゼロクロス法では、搬送波成分が存在する変調波の段階でゼロクロス点の検出が行われる。しかしながら、搬送波成分が存在する信号に対してゼロクロス法が用いられると、搬送波成分の影響によりゼロクロス点の誤検出が生じかねない。ゼロクロス点が誤検出されると、PLLジッタが生じクロック再生動作が不安定化する。
本発明は、前記のような問題に鑑みなされたもので、安定してクロック再生を行うことができる復調装置を提供することを目的とする。
本発明の一実施形態に係る復調装置は、受信信号をベースバンド信号に変換するベースバンド変換手段と、前記ベースバンド信号から搬送波成分を除去する搬送波除去手段と、入力する信号のゼロクロス点を検出するゼロクロス点検出手段と、前記ベースバンド信号における搬送波との同期のずれを検出する同期検出手段と、前記ゼロクロス点検出手段に入力する信号を、前記同期検出手段が検出する同期のずれに応じて、前記搬送波除去手段によって搬送波成分が除される前の信号と前記搬送波成分が除去された後の信号との間で切り換える切り替え手段を具備する。
本発明の一実施形態に係る復調装置によれば、安定してクロック再生を行なうことができる。
本発明の一実施形態に係る復調装置の系統図。 図1に示すデジタル復調部の構成の一例を示すブロック図。 上記実施形態に係るゼロクロス判定回路の構成を示すブロック図。
以下、図面を参照して本発明による復調装置の実施の形態を説明する。
本発明の一実施形態に係る復調装置は、一例として、マイクロ波無線装置の受信部に用いられる。マイクロ波無線装置のアンテナによって検出された搬送波は、図1に示すような復調装置によって復調される。
図1は、本発明の一実施形態に係る復調装置の系統図を示す。第1中間周波数(140MHz)の搬送波は、バンドパスフィルタ(BPF)11に入力する。BPF11は、受信帯域を制限するフィルタで、外部からの干渉を除去し、その影響を除去する。
可変増幅器12は、BPF11を通過した受信信号のレベル補正を行なう。可変増幅器12に設定されるゲインは、ゲイン調整制御部16によるフィードバック制御によって変更される。
周波数変換器13は、発振器14が発生するローカル信号により、受信信号の周波数を第2中間周波数(21.4MHz)にダウンコンバートする。
ローパスフィルタ(LPF)15は、受信信号をアナログ−デジタル(AD)変換する際に生じる折り返し雑音を除去するためのアンチエイリアシング・フィルタである。AD変換器17は、例えば受信信号周波数の8倍のサンプリングレートでLPF15が出力する受信信号をデジタル信号に変換する。
デジタル復調部20は、デジタル変換された受信信号の復調、波形整形、等化処理等の処理等を行い、デジタル信号を再生する。
AD変換器17及びデジタル復調部20を動作させるためのクロック(ADCLK)信号は、デジタル復調部20から出力されてフィルタ41を介して供給される周波数誤差情報から、発振器42によって取り出される。
図2は、デジタル復調部20の構成の一例を示すブロック図である。
デジタル復調部20は、乗算器21及び22、デシメーションフィルタ23、ルートロールオフ回路24、AGC回路25、搬送波除去回路26、トランスバーサル等化回路27、最尤復号回路28、ゼロクロス判定回路29、位相誤差検出回路30、同期はずれ検出回路31、数値制御発振(NCO)回路32及び33を具備している。
NCO回路32及び33は、入力に応じた周波数で発振する発振器である。NCO回路32及び33には、位相誤差検出回路30が検出する位相誤差に基づく搬送波誤差が入力する。NCO回路32は、搬送波誤差に応じ、互いに位相が90°異なるコサイン波とサイン波を発生して搬送波除去回路26に供給する。またNCO回路33も、搬送波誤差に応じ、互いに位相が90°異なるコサイン波とサイン波を発生して、乗算器21と22とからなるベースバンド変換部に供給する。
乗算器21及び22は、受信信号を直交検波によってベースバンド信号に変換するベースバンド変換部を構成する。乗算器21にはコサイン波が、乗算器22には当該コサイン波とは位相が90°異なるサイン波がNCO回路33から入力する。乗算器21によって受信信号の同相成分Iが、乗算器22によって受信信号の直交成分Qが同期検出される。
デシメーションフィルタ23は、受信信号のI成分とQ成分それぞれにデシメーション処理を行い、サンプリング間隔をシンボルクロックの4倍程度に落とす。このデシメーションフィルタは、ADCLK信号に同期して動作する。デシメーション処理された信号は、ルートロールオフフィルタ24に入力する。
ルートロールオフフィルタ24は、受信信号のI成分とQ成分のそれぞれに対して符号間干渉を除去し、波形整形を行なうためのフィルタである。ルートロールオフフィルタ24は、例えば受信信号のシンボルクロック(SymCLK)の4倍の周波数で動作する。波形整形されたI成分及びQ成分は、AGC回路25によってレベル補正される。AGC回路25は、例えばシンボルクロックの2倍に同期して動作する。
搬送波除去回路26は、NCO回路32からのコサイン波及びサイン波の入力を受け、受信信号に残っている搬送波成分(周波数オフセット)を除去する。搬送波除去回路26も、例えばシンボルクロックの2倍に同期して動作する。
トランスバーサル等化回路27は、搬送波除去回路26から出力される受信信号のI成分とQ成分のそれぞれに、周波数選択性フェージングによる符号間干渉を除去するための適応等化処理を行う。最尤復号回路28は、受信信号のデータ系列と可能な全ての符号化系列との距離を計算し、最小距離の符号化系列を最も確からしい符号系列として選択する最尤復号を行う。トランスバーサル等化回路27及び最尤復号回路28は、例えばシンボルクロックに同期して動作する。
ゼロクロス判定回路29には、ルートロールオフフィルタ24又は搬送波除去回路26から出力された受信信号のI成分が入力する。ゼロクロス判定回路29は、例えばシンボルクロックの2倍に同期して動作し、受信信号のゼロクロス点の通過を検出する。このゼロクロス判定回路29によって、クロック再生用に用いるゼロクロス信号が抽出される。ゼロクロス判定回路29の出力は、フィルタ41へ送られる。ゼロクロス判定回路29に入力する受信信号は、同期はずれ検出回路31から送られるスイッチ信号(SW)によって切り換えられる。
位相誤差検出回路30は、トランスバーサル等化回路27から出力される受信信号のI成分とQ成分の位相差(位相誤差)を検出する。この位相誤差信号に基づく搬送波誤差がNCO回路32及び33に供給される。
同期はずれ検出回路31には、トランスバーサル等化回路27から出力される受信信号のI成分及びQ成分が入力する。同期はずれ検出回路31は、このI成分とQ成分の間の位相のずれ量を検出し、そのずれ量に基づいてNCO回路32及び33で再生される搬送波と受信信号の搬送波との同期はずれの有無を検出する。搬送波同期が確立されている場合(同期はずれが検出されない場合)は、ゼロクロス判定回路29に搬送波除去回路26からの受信信号が入力するよう、同期はずれ検出回路31からゼロクロス判定回路29へスイッチ信号が送られる。一方、I成分とQ成分の間の位相のずれ量から同期はずれが検出された場合は、ゼロクロス判定回路29にルートロールオフフィルタ24からの受信信号が入力するよう、同期はずれ検出回路31からゼロクロス判定回路29へスイッチ信号が送られる。
図3は、本実施形態に係るゼロクロス判定回路29の構成の一例を示すブロック図である。図3に示すように、ゼロクロス判定回路29は、レジスタ291、292、293、及び論理回路(EXOR)294と295を具備する。
レジスタ291〜293は直列に接続され、論理回路294にはレジスタ291とレジスタ293から出力が入力する。また、論理回路295にはレジスタ292とレジスタ293からの出力が入力する。
レジスタ291は今回シンボルの収束点を保持し、レジスタ293は前回のシンボルの収束点を保持する。シンボルクロックの2倍(2SymCLK)のタイミングで、受信信号(搬送波除去回路26又はルートロールオフフィルタ24から)がレジスタ291に取り込まれ、レジスタ291の記憶内容がレジスタ292に、レジスタ292の記憶内容がレジスタ293に移動する。
レジスタ291に記憶された今回シンボルと、レジスタ293に記憶された前回シンボルの間に符号変化が無ければ、論理回路294からは0が出力され、符号変化があれば論理回路294からは1が出力される。論理回路294が1を出力する場合に、ゼロクロス検出結果(ADCLK制御信号)を更新し、論理回路294が0を出力する場合は、ADCLK制御信号は前状態を保持させる。
また、レジスタ292の記憶内容とレジスタ293の記憶内容の間で符号変化が無ければ、論理回路295からは0が出力され、符号変化があれば論理回路295からは1が出力される。論理回路294及び論理回路295の出力が1の場合、ADCLKを出力する発振器42の発振を早めるようにゼロクロス判定回路29から1が出力される。論理回路294の出力が1で論理回路295の出力が0の場合、発振器42の発振を遅くするようにゼロクロス判定回路29から0が出力される。論理回路294の出力が0の場合は、ADCLKを制御する信号は前状態(1または0)を保持する。
ゼロクロス判定回路29から出力された1または0の信号は、フィルタ41で積分され、発振器42の発振周波数を制御する。発振器42の出力は受信波をA/D変換するA/D変換器のサンプリングクロックとなり、そのクロックでサンプリングされた信号によりゼロクロス検出結果が更新される。このクロック再生PLLの動作が繰り返されることにより、受信信号のクロック成分と発振器42の周波数が同期し、受信クロックが再生されることになる。
位相誤差検出回路30は、トランスバーサル等化回路27から出力される受信信号のI成分とQ成分の位相差(位相誤差)を検出する。この位相誤差はPLL回路34に供給され、これによりNCO回路32、33を制御して受信信号の搬送波成分と同期させ、搬送波成分を除去する。
次に、本実施形態に係る復調装置によるゼロクロス判定について説明する。
ルートロールオフフィルタ24からの出力等の搬送波成分の存在する変調波に応じてゼロクロス判定が行われると、搬送波成分の影響によりゼロクロス点の誤検出が発生することがある。例えばクロック周波数と搬送波周波数が所定の関係にある場合にゼロクロス信号をPLL回路に入力すると、ジッタが大きく発生して復調特性が劣化する。特に搬送波周波数とクロック周波数とが等しい場合に、PLLのジッタが大きくなる。また、このようなジッタは、伝送信号のパターン周波数毎に発生することが判明している。これらのジッタはスクランブラの段数を増やす等である程度回避することができるが、全てのパターンについて問題が発生しないか否かを判定することが難しい。
本実施形態によるデジタル復調部20では、同期が確立している場合は、ゼロクロス判定回路29によるゼロクロス検出結果が搬送波成分の影響を受けないよう、搬送波成分の存在しない搬送波除去回路26からの出力に基づいて、ゼロクロス判定が行われる。
しかしながら、同期が確立されていない場合には、搬送波除去回路26に入力するNCO回路32からの信号の周波数変動が大きく、逆にゼロクロス判定の結果が不安定になる。このため、同期が確立されていない場合にはスイッチ信号によってゼロクロス判定回路29の入力を切り換える。これによって搬送波成分の存在するルートロールオフフィルタ24からの出力に基づいてゼロクロス判定が行われる。このため、搬送波の周波数とクロック周波数が、ジッタを発生するような関係にあったとしても、搬送波同期及びクロック同期は確立できる。
従って、同期が確立するまでは搬送波成分が存在する受信信号に基づいてゼロクロス判定を行うことにより、確実に同期を取ることが出来る。一方、同期が確立した後は、より復調動作を安定させるため、搬送波成分が存在しない受信信号に基づいてゼロクロス判定が行われるように、スイッチ信号によってゼロクロス判定回路29の入力が切り換えられる。
以上のように、本実施形態に係る復調装置は、搬送波同期の同期を検出する同期はずれ検出回路31を有し、搬送波同期が確立している場合には、ゼロクロス判定回路29に入力する信号を、搬送成分が除去されたベースバンド信号に切り換える。これによって、クロック再生の不安定動作防止することが出来る。また、復調装置の同期確立性能を維持し、かつ、周波数関係による性能劣化を防ぐことができる。従って、搬送波周波数やクロック周波数によらず、常に安定したクロック再生動作が行える復調装置を構成することができる。
本願発明は、前記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、前記各実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、1つの実施形態に示される全構成要件から幾つかの構成要件が削除されたり、幾つかの実施形態に示される構成要件が組み合わされても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除されたり組み合わされた構成が発明として抽出され得るものである。
11…バンドパスフィルタ、12…可変増幅器、13…周波数変換器、14…発振器、15…ローパスフィルタ、16…ゲイン調整制御部、17…AD変換器、20…デジタル復調部、21、22…乗算器、23…デシメーションフィルタ、24…ルートロールオフフィルタ、25…AGC回路、26…搬送波除去回路、27…トランスバーサル等化回路、28…最尤復号回路、29…ゼロクロス判定回路、30…位相誤差検出回路、31…位相はずれ検出回路、32、33…数値制御発振回路、41…フィルタ、42…発振器。

Claims (3)

  1. 受信信号をベースバンド信号に変換するベースバンド変換手段と、
    前記ベースバンド信号の搬送波を生成する搬送波生成手段と、
    前記搬送波生成手段が生成する搬送波に基づいて前記ベースバンド信号から搬送波成分を除去する搬送波除去手段と、
    前記搬送波生成手段が生成する搬送波と前記ベースバンド信号における搬送波との同期確立及び同期はずれを検出する同期検出手段と、
    前記同期検出手段が同期確立を検出する場合は、前記搬送波除去手段が搬送波成分を除去した信号を入力し、前記同期検出手段が同期はずれを検出する場合は、前記ベースバンド変換手段が変換したベースバンド信号を入力してゼロクロスを判定するゼロクロス判定手段と
    を具備する復調装置。
  2. 前記同期検出手段は、前記同期確立及び同期はずれの検出結果に応じて、ゼロクロス判定を行う信号を切り換える切り換え信号を前記ゼロクロス判定手段に供給する請求項1に記載の復調装置。
  3. 前記ベースバンド変換手段は、直交検波によって、前記受信信号から同相成分と直交成分を検出し、
    前記同期検出手段は、前記同相成分と前記直交成分との位相ずれ量に基づいて前記同期確立及び同期はずれを検出する請求項1に記載の復調装置。
JP2009261260A 2009-11-16 2009-11-16 復調装置 Active JP5269751B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009261260A JP5269751B2 (ja) 2009-11-16 2009-11-16 復調装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009261260A JP5269751B2 (ja) 2009-11-16 2009-11-16 復調装置

Publications (2)

Publication Number Publication Date
JP2011109340A JP2011109340A (ja) 2011-06-02
JP5269751B2 true JP5269751B2 (ja) 2013-08-21

Family

ID=44232361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009261260A Active JP5269751B2 (ja) 2009-11-16 2009-11-16 復調装置

Country Status (1)

Country Link
JP (1) JP5269751B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4178668B2 (ja) * 1999-06-18 2008-11-12 株式会社富士通ゼネラル ディジタル復調装置
JP4642563B2 (ja) * 2005-06-29 2011-03-02 パナソニック株式会社 Fsk受信装置

Also Published As

Publication number Publication date
JP2011109340A (ja) 2011-06-02

Similar Documents

Publication Publication Date Title
JP2001217889A (ja) タイミングエラー検出回路および復調回路とその方法
CA2338411A1 (en) Vsb/qam receiver and method
US8125258B2 (en) Phase synchronization device and phase synchronization method
JP2000278341A (ja) 直交位相復調回路
JP2000049882A (ja) クロック同期回路
WO2006046632A1 (ja) ディジタル無線受信装置
JP5269751B2 (ja) 復調装置
JP3489493B2 (ja) シンボル同期装置および周波数ホッピング受信装置
WO2001026316A1 (fr) Demodulateur utilise pour traiter un signal numerique
JP2011077639A (ja) 受信機の同期方法および受信回路
JP3592489B2 (ja) クロックタイミング再生方法および回路
JP4930490B2 (ja) シンボル同期方法及びデジタル復調装置
JP2009088991A (ja) 復調装置
JP4637661B2 (ja) 変調信号の復調装置
JP3596960B2 (ja) Ofdm受信機用のクロック再生回路
JP2009100298A (ja) 受信装置および受信方法
JP2010074506A (ja) クロック再生回路、復調回路、受信機、及び無線通信システム、並びにクロック再生回路の動作方法
JP3377858B2 (ja) クロック再生回路及びこれを用いた復調器
JP4218100B2 (ja) 情報処理装置および方法、並びに記録媒体
JP2014033296A (ja) 復調回路および無線通信装置
JP2011109472A (ja) 復調装置
JP2006108817A (ja) 周波数制御装置、無線通信装置及び周波数制御方法
JP4594713B2 (ja) シンボルタイミング発生回路
JP2003234791A (ja) シンボルタイミング検出方法
JPH04172734A (ja) 遅延検波器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130508

R151 Written notification of patent or utility model registration

Ref document number: 5269751

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151