JP2011109472A - 復調装置 - Google Patents

復調装置 Download PDF

Info

Publication number
JP2011109472A
JP2011109472A JP2009263202A JP2009263202A JP2011109472A JP 2011109472 A JP2011109472 A JP 2011109472A JP 2009263202 A JP2009263202 A JP 2009263202A JP 2009263202 A JP2009263202 A JP 2009263202A JP 2011109472 A JP2011109472 A JP 2011109472A
Authority
JP
Japan
Prior art keywords
component
signal
circuit
phase
baseband signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009263202A
Other languages
English (en)
Inventor
Yasuyuki Fujii
康之 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009263202A priority Critical patent/JP2011109472A/ja
Publication of JP2011109472A publication Critical patent/JP2011109472A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】入力信号に周波数ずれが生じていても正しく波形整形を行なうことができる。
【解決手段】デジタル復調部20は、受信信号をベースバンド信号に変換するベースバンド変換部として乗算器21,22と、ベースバンド信号の波形整形を行なうルートロールオフフィルタ24と、ベースバンド信号から搬送波成分を除去する搬送波除去回路26と、搬送波成分が除去されたベースバンド信号から時間応答が速い成分と遅い成分を検出するPLL回路31を備えている。時間応答が遅い成分はNCO回路33にフィードバックされ、NCO回路33は当該応答が遅い成分に基づいてベーバンド変換部を駆動する信号を発振し、時間応答が速い成分はNCO回路32にフィードバックされ、NCO回路32は当該応答が速い成分に基づいて搬送波除去回路26を駆動する信号を発振する。
【選択図】 図2

Description

本発明は、デジタル信号を復調する復調装置に関する。
昨今、デジタル回路技術が高まり、従来はアナログ回路で構成していた多値QAM用復調装置についても変調波を直接A/D変換し、デジタル回路で復調回路を構成するようになってきている。従来のデジタル化復調回路では、変調波をベースバンド信号に変換する際、変調波の搬送波成分に近い固定周波数の信号で直交検波を行なうことが多い。
例えば特許文献1に記載の復調装置では、固定周波数の局部発振器の局部発信信号が分配器によって0度位相の信号と90度位相の信号とされたものが、同相検波器及び直交検波器に与えられる。
特開平5−41717号公報(段落0018、図1)
しかしながら、上述のように固定周波数で直交検波を行う場合、入力変調波に周波数ずれが生じていると、検波されたベースバンド信号に周波数ずれ(周波数オフセット)が含まれる。このため、波形整形フィルタのろ波特性に対して周波数ずれが発生する。そして、波形整形が正しく行われないために波形に歪みが生じ、またろ波特性がずれることによって干渉波に対する耐力が劣化する。
本発明は、前記のような問題に鑑みなされたもので、入力信号に周波数ずれが生じていても正しく波形整形を行なうことができる復調装置を提供することを目的とする。
本発明の一実施形態に係る復調装置は、受信信号をベースバンド信号に変換するベースバンド変換手段と、前記ベースバンド信号の波形整形を行なう波形整形手段と、前記ベースバンド信号から搬送波成分を除去する搬送波除去手段と、前記搬送波成分が除去されたベースバンド信号から時間応答の異なる第1の成分と第2の成分を検出する位相ロックループ手段と、前記第1の成分がフィードバックされ、前記第1の成分に基づいて前記ベーバンド変換手段を駆動する第1の駆動信号を発振する第1の発振手段と、前記第2の成分がフィードバックされ、前記第2の成分に基づいて前記搬送波除去手段を駆動する第2の駆動信号を発振する第2の発振手段を具備する。
本発明の一実施形態に係る復調装置によれば、入力信号に周波数ずれが生じていても正しく波形整形を行なうことができる。
本発明の一実施形態に係る復調装置の系統図。 図1に示すデジタル復調部の構成の一例を示すブロック図。 上記実施形態に係るPLL回路の構成を示すブロック図。 ルートロールオフフィルタの通過特性(ろ波特性)を示す図。 図4に示すルートロールオフフィルタの通過特性に対する周波数ずれの一例を示す図。
以下、図面を参照して本発明による復調装置の実施の形態を説明する。
本発明の一実施形態に係る復調装置は、一例として、マイクロ波無線装置の受信部に用いられる。マイクロ波無線装置のアンテナによって検出された搬送波は、図1に示すような復調装置によって復調される。
図1は、本発明の一実施形態に係る復調装置の系統図を示す。第1中間周波数(140MHz)の搬送波は、バンドパスフィルタ(BPF)11に入力する。BPF11は、受信帯域を制限するフィルタで、外部からの干渉を除去し、その影響を除去する。
可変増幅器12は、BPF11を通過した受信信号のレベル補正を行なう。可変増幅器12に設定されるゲインは、ゲイン調整制御部16によるフィードバック制御によって変更される。
周波数変換器13は、発振器14が発生するローカル信号により、受信信号の周波数を第2中間周波数(21.4MHz)にダウンコンバートする。
ローパスフィルタ(LPF)15は、受信信号をアナログ−デジタル(AD)変換する際に生じる折り返し雑音を除去するためのアンチエイリアシング・フィルタである。AD変換器17は、例えば受信信号周波数の8倍のサンプリングレートでLPF15が出力する受信信号をデジタル信号に変換する。
デジタル復調部20は、デジタル変換された受信信号の復調、波形整形、等化処理等の処理等を行い、デジタル信号を再生する。
AD変換器17及びデジタル復調部20を動作させるためのクロック(ADCLK)信号は、デジタル復調部20から出力されてフィルタ41を介して供給される周波数誤差情報から、発振器42によって取り出される。
図2は、デジタル復調部20の構成の一例を示すブロック図である。
デジタル復調部20は、乗算器21及び22、デシメーションフィルタ23、ルートロールオフ回路24、AGC回路25、搬送波除去回路26、トランスバーサル等化回路27、最尤復号回路28、ゼロクロス判定回路29、位相誤差検出回路30、PLL回路31、数値制御発振(NCO)回路32及び33を具備している。
NCO回路32及び33は、入力に応じた周波数で発振する発振器である。後述のようにPLL回路31の出力には2つの成分があり、そのうちの応答の速い成分がNCO回路32に、応答の遅い成分がNCO回路33に供給される。NCO回路32は、応答の速い成分に応じ、互いに位相が90°異なるコサイン波とサイン波を発生して搬送波除去回路26に供給する。またNCO回路33は、応答の遅い成分に応じ、互いに位相が90°異なるコサイン波とサイン波を発生して、乗算器21と22とからなるベースバンド変換部に供給する。
乗算器21及び22は、受信信号を直交検波によってベースバンド信号に変換するベースバンド変換部を構成する。乗算器21にはコサイン波が、乗算器22には当該コサイン波とは位相が90°異なるサイン波がNCO回路33から入力する。乗算器21によって受信信号の同相成分Iが、乗算器22によって受信信号の直交成分Qが同期検出される。
デシメーションフィルタ23は、受信信号のI成分とQ成分それぞれにデシメーション処理を行い、サンプリング間隔をシンボルクロックの4倍程度に落とす。このデシメーションフィルタは、ADCLK信号に同期して動作する。デシメーション処理された信号は、ルートロールオフフィルタ24に入力する。
ルートロールオフフィルタ24は、受信信号のI成分とQ成分のそれぞれに対して符号間干渉を除去し、波形整形を行なうためのフィルタである。ルートロールオフフィルタ24は、例えば受信信号のシンボルクロック(SymCLK)の4倍の周波数で動作する。波形整形されたI成分及びQ成分は、AGC回路25によってレベル補正される。AGC回路25は、例えばシンボルクロックの2倍に同期して動作する。
搬送波除去回路26は、NCO回路32からのコサイン波及びサイン波の入力を受け、受信信号に残っている搬送波成分(周波数オフセット)を除去する。搬送波除去回路26も、例えばシンボルクロックの2倍に同期して動作する。
トランスバーサル等化回路27は、搬送波除去回路26から出力される受信信号のI成分とQ成分のそれぞれに、周波数選択性フェージングによる符号間干渉を除去するための適応等化処理を行う。最尤復号回路28は、受信信号のデータ系列と可能な全ての符号化系列との距離を計算し、最小距離の符号化系列を最も確からしい符号系列として選択する最尤復号を行う。トランスバーサル等化回路27及び最尤復号回路28は、例えばシンボルクロックに同期して動作する。
ゼロクロス判定回路29には、ルートロールオフフィルタ24から出力された受信信号のI成分が入力される。ゼロクロス判定回路29は、例えばシンボルクロックの2倍に同期して動作し、受信信号のゼロクロス点の通過を検出する。このゼロクロス判定回路29によって、クロック再生用に用いるゼロクロス信号が抽出される。ゼロクロス判定回路29の出力は、フィルタ41へ送られる。
位相誤差検出回路30は、トランスバーサル等化回路27から出力される受信信号のI成分とQ成分の位相差(位相誤差)を検出する。この位相誤差信号は、PLL回路31に供給される。
図3は、本実施形態に係るPLL回路31の構成を示すブロック図である。図3に示すように、PLL回路31は、乗算器311と312、及び位相同期ループを構成する加算器313とレジスタ314を具備する。
PLL回路31に入力した位相誤差信号は2系統に配分され、乗算器311及び乗算器312に入力する。乗算器311及び乗算器312は、入力信号に応じた分周比に基づいて、周波数を変更する。レジスタ314と加算器313によって、乗算器312からの出力情報を積分する。これによって位相誤差信号は、位相揺らぎ等の応答の速い成分(乗算器311からの出力)と、周波数ずれ等の応答の遅い成分(レジスタ314からの出力)とに分けられる。応答の速い成分であるPLL出力(A)は、NCO回路32に供給され、短いフィードバックループを構成する。また、応答が遅い成分であるPLL出力(B)は、NCO回路33に供給され、長いフィードバックループを構成する。
すなわち、PLL回路31には、位相誤差に瞬時に応答する成分と、誤差情報を積分して平滑化したあとに応答する成分の2種類の出力が生じる。これは、受信信号には、定常的な周波数ずれおよび位相ずれの成分と、絶えず変化している位相雑音の成分が存在するからである。
本実施形態に係るPLL回路31では、応答の遅い周波数ずれの成分の情報をベースバンド信号への変換のためのNCO回路33へフィードバックし、応答の速い位相揺らぎ成分の情報は、周波数オフセット除去のための搬送波除去回路26に接続されたNCO回路32にフィードバックする。
本実施形態に係るデジタル復調部20では、応答の遅いPLL出力に応じてNCO回路33で発生させた互いに位相が90°異なるコサイン波とサイン波を乗算器21と乗算器22に入力して、受信信号をベースバンド帯に周波数変換する。
デジタル復調部20に入力する受信信号に周波数ずれが大きく生じている場合、乗算器21と22によって固定の周波数でベースバンド信号への変換が行なわれると、周波数ずれ(周波数オフセット)を多く含む信号が生じる。このため、後段のロールオフフィルタ24に対する周波数ずれが大きく発生する。
図4は、ルートロールオフフィルタ24の通過特性(ろ波特性)を示す図である。図4に示すように、ルートロールオフフィルタ24は、0Hzを中心とした波形及び、21.4MHzを中心とした波形を通過させる。しかしながら、ベースバンド信号に変換された受信信号が周波数ずれを含むと、図5に示すように、受信信号の波形の中心が、0Hzと21.4MHzからずれてしまう(図5ではαHzのずれ)。このため、例えば図5の斜線部の成分がロールオフフィルタ24によってカットされてしまうなど、ロールオフ波形整形が正しく行われなくなることがある。ロールオフ波形整形が正しく行なわれないことによって波形に歪みが生じ、ろ波特性がずれることによって干渉波に対する耐力が劣化する。
また、入力変調波に同期させてベースバンド信号への変換を行なうには、変換後の位相ずれ成分を検出してフィードバックをする必要がある。このとき、フィードバックループの遅延が大きく発生するため、復調特性の劣化が発生してしまう。
このため本実施形態に係るデジタル復調部20では図3に示すPLL回路21を備えることで、入力変調波の周波数がずれた場合であっても、波形歪みの発生及びろ波特性の劣化を防止し、また基本的な復調特性に影響を与えることを防止する。
デジタル変調部20では、周波数ずれに相当する成分をNCO回路33にフィードバックする。これにより、周波数ずれ分をNCO回路33で吸収することができる。従って、波形歪みの発生及びろ波特性の劣化を防ぐことができる。
また位相雑音等の常に変動している成分はNCO回路32にフィードバックされる。このフィードバックループは遅延時間が短いため、速い変動にも追従することができる。従って、復調性能を劣化させない。
以上のように、本発明によれば、復調装置の基本性能を維持しつつ、周波数ずれによる性能劣化を防ぐ復調装置を実現することができる。
本願発明は、前記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、前記各実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、1つの実施形態に示される全構成要件から幾つかの構成要件が削除されたり、幾つかの実施形態に示される構成要件が組み合わされても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除されたり組み合わされた構成が発明として抽出され得るものである。
11…バンドパスフィルタ、12…可変増幅器、13…周波数変換器、14…発振器、15…ローパスフィルタ、16…ゲイン調整制御部、17…AD変換器、20…デジタル復調部、21、22…乗算器、23…デシメーションフィルタ、24…ルートロールオフフィルタ、25…AGC回路、26…搬送波除去回路、27…トランスバーサル等化回路、28…最尤復号回路、29…ゼロクロス判定回路、30…位相誤差検出回路、31…PLL回路、32、33…数値制御発振回路、41…フィルタ、42…発振器。

Claims (7)

  1. 受信信号をベースバンド信号に変換するベースバンド変換手段と、
    前記ベースバンド信号の波形整形を行なう波形整形手段と、
    前記ベースバンド信号から搬送波成分を除去する搬送波除去手段と、
    前記搬送波成分が除去されたベースバンド信号から時間応答の異なる第1の成分と第2の成分を検出する位相ロックループ手段と、
    前記第1の成分がフィードバックされ、前記第1の成分に基づいて前記ベーバンド変換手段を駆動する第1の駆動信号を発振する第1の発振手段と、
    前記第2の成分がフィードバックされ、前記第2の成分に基づいて前記搬送波除去手段を駆動する第2の駆動信号を発振する第2の発振手段と、
    を具備する復調装置。
  2. 前記位相ロックループ手段は、前記ベースバンド信号から、時間応答が遅い第1の成分と、時間応答が速い第2の成分を検出する請求項1に記載の復調装置。
  3. 前記位相ロックループ手段は、前記ベースバンド信号から、周波数ずれ成分を前記第1の成分として、位相揺らぎ成分を前記第2の成分として検出する請求項2に記載の復調装置。
  4. 前記ベースバンド変換手段は、直交検波によって、前記受信信号から同相成分と直交成分を検出し、
    前記位相ロックループ手段は、前記同相成分と前記直交成分の位相差に基づいて動作する請求項1に記載の復調装置。
  5. 前記第1の発振手段は、数値制御発振器を含む請求項1に記載の復調装置。
  6. 前記第2の発振手段は、数値制御発振器を含む請求項1に記載の復調装置。
  7. 前記波形整形手段は、ロールオフ波形整形を行なうロールオフフィルタを含む請求項1に記載の復調装置。
JP2009263202A 2009-11-18 2009-11-18 復調装置 Pending JP2011109472A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009263202A JP2011109472A (ja) 2009-11-18 2009-11-18 復調装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009263202A JP2011109472A (ja) 2009-11-18 2009-11-18 復調装置

Publications (1)

Publication Number Publication Date
JP2011109472A true JP2011109472A (ja) 2011-06-02

Family

ID=44232465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009263202A Pending JP2011109472A (ja) 2009-11-18 2009-11-18 復調装置

Country Status (1)

Country Link
JP (1) JP2011109472A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6457854A (en) * 1987-08-27 1989-03-06 Fujitsu Ltd Automatic frequency control circuit
JPH0678009A (ja) * 1992-08-26 1994-03-18 Toshiba Corp デジタル変調波の搬送波再生回路
JPH08107434A (ja) * 1994-08-25 1996-04-23 Philips Electron Nv 2つの同期ループを有するデジタル伝送装置
JPH0974431A (ja) * 1995-07-04 1997-03-18 Nec Corp 搬送波位相同期回路
JPH11205405A (ja) * 1998-01-14 1999-07-30 Nec Corp キャリアオフセット補正回路及びキャリアオフセット補正方法
JP2005136973A (ja) * 2003-10-08 2005-05-26 Micronas Gmbh 変調された信号を受信する際に回路配置を同期化するための方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6457854A (en) * 1987-08-27 1989-03-06 Fujitsu Ltd Automatic frequency control circuit
JPH0678009A (ja) * 1992-08-26 1994-03-18 Toshiba Corp デジタル変調波の搬送波再生回路
JPH08107434A (ja) * 1994-08-25 1996-04-23 Philips Electron Nv 2つの同期ループを有するデジタル伝送装置
JPH0974431A (ja) * 1995-07-04 1997-03-18 Nec Corp 搬送波位相同期回路
JPH11205405A (ja) * 1998-01-14 1999-07-30 Nec Corp キャリアオフセット補正回路及びキャリアオフセット補正方法
JP2005136973A (ja) * 2003-10-08 2005-05-26 Micronas Gmbh 変調された信号を受信する際に回路配置を同期化するための方法

Similar Documents

Publication Publication Date Title
CN101005480B (zh) 解调电路和解调方法
US7751503B2 (en) Method for acquiring timing and carrier synchronization of offset-QPSK modulated signals
US20090104886A1 (en) Signal processing device, control method of signal processing device, digital broadcast receiving device, and control method of digital broadcast receiving device
KR100348259B1 (ko) 잔류측파대 수신기
US8258826B2 (en) Automatic frequency control circuit
JP3058870B1 (ja) Afc回路
JPH07321862A (ja) ディジタル変調波復調装置
CN111492533A (zh) 相位同步装置
US20020034262A1 (en) Removal of clock related artifacts from an offset QAM generated VSB signal
EP1112634A1 (en) Carrier frequency estimator for a signal receiver
JP3489493B2 (ja) シンボル同期装置および周波数ホッピング受信装置
JP2011109472A (ja) 復調装置
JP3298771B2 (ja) 多値数可変変復調器および無線通信装置
US7263059B2 (en) High-frequency receiving apparatus having wide frequency pull-in range
JP4463063B2 (ja) 復調回路及び復調方法
JP4467397B2 (ja) 周波数制御装置、無線通信装置及び周波数制御方法
JP2016140020A (ja) 受信装置及び受信装置の受信方法
JP5269751B2 (ja) 復調装置
JPH07235835A (ja) 全デジタルif−ベースバンド信号変換器
US7778361B1 (en) Feed forward method for NICAM decode
JP2010074506A (ja) クロック再生回路、復調回路、受信機、及び無線通信システム、並びにクロック再生回路の動作方法
JP4470728B2 (ja) 自動周波数制御回路
KR100655784B1 (ko) 디지털 중간 주파수 다운 컨버터를 포함하는 복조기
JP4637661B2 (ja) 変調信号の復調装置
JP4260187B2 (ja) 周波数同期方法及び装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140212