JP2001217889A - タイミングエラー検出回路および復調回路とその方法 - Google Patents

タイミングエラー検出回路および復調回路とその方法

Info

Publication number
JP2001217889A
JP2001217889A JP2000027365A JP2000027365A JP2001217889A JP 2001217889 A JP2001217889 A JP 2001217889A JP 2000027365 A JP2000027365 A JP 2000027365A JP 2000027365 A JP2000027365 A JP 2000027365A JP 2001217889 A JP2001217889 A JP 2001217889A
Authority
JP
Japan
Prior art keywords
signal
circuit
symbol
time
timing error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000027365A
Other languages
English (en)
Other versions
JP4366808B2 (ja
Inventor
Hiroshi Yamagata
拓 山縣
Toshiharu Maeda
俊治 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000027365A priority Critical patent/JP4366808B2/ja
Priority to US09/771,743 priority patent/US6996193B2/en
Publication of JP2001217889A publication Critical patent/JP2001217889A/ja
Application granted granted Critical
Publication of JP4366808B2 publication Critical patent/JP4366808B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/22—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by means of active elements with more than two electrodes to which two signals are applied derived from the signal to be demodulated and having a phase difference related to the frequency deviation, e.g. phase detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0036—Correction of carrier offset using a recovered symbol clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0057—Closed loops quadrature phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 簡単かつ小規模な構成で、信号内のシンボル
のタイミングエラーを適切に検出できるタイミングエラ
ー検出回路を提供する。 【解決手段】 所定のシンボル周期で配置されたシンボ
ルを含む信号Ｓ２をシンボルレートの４倍の周波数でサ
ンプリングするサンプリング回路２０と、前記信号内の
前記サンプリングされた位置の振幅を検出する振幅検出
回路２１と、前記検出された複数の振幅の差分に基づい
て、前記信号に含まれるシンボルの想定されたタイミン
グからのずれを示すタイミングエラーを検出する差分検
出回路２２およびタイミングエラー信号生成回路２３を
有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、信号内のシンボル
のタイミングエラーを検出するタイミングエラー検出回
路と、当該検出されたタイミングエラーに基づいてシン
ボルタイミングを再生する復調回路と、それらの方法に
関する。
【０００２】
【従来の技術】無線通信システムでは、送信側で、信号
（情報）をキャリア（搬送波）に乗せる変調を行われ、
受信側で信号が乗せられたキャリアから信号を取り出す
復調が行われる。変調には種々の方式があるが、衛星放
送などに用いられる方式として、ＰＳＫ(Phase Shift K
eying)変調がある。ＰＳＫ変調された変調信号Ｓ（ｔ）
は、下記式（１）で表される。
【０００３】
【数１】
【０００４】上記式（１）において、θ(t) は信号（情
報）を位相へ変換したものを表し、ωはキャリアの周波
数を表している。受信装置では、変調信号Ｓ（ｔ）か
ら、θ（ｔ）を取り出し、意味のある信号に変換する復
調を行う。図１０は、受信装置内の復調回路１００の構
成図である。図１０に示すように、復調回路１００は、
シンボルタイミング再生回路１０１、キャリア再生回路
１０２およびシンボルデコード回路１０３を有する。シ
ンボルタイミング再生回路１０１は、クロック再生回路
とも呼ばれ、復調回路において予め想定されたクロック
で正しくデータをサンプリングするために用いられる。
通常、クロックを発生するブロックは、様々な要因で厳
密に絶対的な周期のクロック信号を生成することはでき
ない。そのため、予め想定されたクロックと実際のクロ
ックのずれを検出し、帰還をかけることで正確なクロッ
クを作る必要がある。シンボルタイミング再生回路１０
１は、この帰還回路に相当する。シンボルタイミング再
生回路１０１は、受信信号Ｓ１００のクロック再生を行
い、その結果である信号Ｓ１０１をキャリア再生回路１
０２に出力する。このようなシンボルタイミング再生回
路１０１としては、種々の回路が提案されている。例え
ば、特開平９−２８５９７号公報には、位相信号を生成
し、当該位相信号を用いて、残留キャリアに対して高い
耐性を持つことができるシンボルタイミング再生回路が
開示されている。
【０００５】キャリア再生回路１０２は、信号Ｓ１０１
からキャリア成分を取り除く処理を行う。すなわち、キ
ャリア再生回路１０２は、信号Ｓ１０１から上記式
（１）のキャリア成分であるｅｘｐ（ｊωｔ）を打ち消
す処理を行う。具体的には、キャリア再生回路１０２
は、信号Ｓ１０１に、ｅｘｐ（−ｊωｔ）を示す信号を
乗算する。
【０００６】シンボルデコード回路１０３は、キャリア
再生回路１０２から、上記式（１）に示すｅｘｐ（ｊθ
（ｔ））に相当する信号Ｓ１０２をキャリア再生回路１
０２から入力し、θとデータとの対応表を用いて変換を
行うデコード処理を行う。
【０００７】
【発明が解決しようとする課題】しかしながら、前述し
た特開平９−２８５９７号公報に開示されたシンボルタ
イミング再生回路では、位相信号を生成する必要がある
ことから、位相信号生成用のＲＯＭテーブルなどを用意
する必要があり、回路が複雑かつ大規模になってしまう
という問題がある。
【０００８】本発明は上述した従来技術の問題点に鑑み
てなされ、簡単かつ小規模な構成で、信号内のシンボル
のタイミングエラーを適切に検出できるタイミングエラ
ー検出回路およびその方法と、当該タイミングエラー検
出回路を用いた復調装置およびその方法を提供すること
を目的とする。
【０００９】
【課題を解決するための手段】上述した従来技術の問題
点を解決し、上述した目的を達成するために、本発明の
第１の観点のタイミングエラー検出回路は、信号に含ま
れる所定のシンボル周期で配置されたシンボルのタイミ
ングエラーを検出するタイミングエラー検出回路であっ
て、前記信号をシンボルレートの２倍以上の周波数でサ
ンプリングするサンプリング回路と、前記信号内の前記
サンプリングされた位置の振幅を検出する振幅検出回路
と、前記検出された複数の振幅の差分に基づいて、前記
タイミングエラーを検出する検出回路とを有する。
【００１０】本発明の第１の観点のタイミングエラー検
出回路の作用は以下のようになる。サンプリング回路に
おいて、所定のシンボル周期で配置されたシンボルを含
む信号が、シンボルレートの２倍以上の周波数でサンプ
リングされる。次に、振幅検出回路において、前記信号
内の前記サンプリングされた位置の振幅が検出される。
次に、検出回路において、前記検出された複数の振幅の
差分に基づいて、前記タイミングエラーが検出される。
【００１１】このように、本発明の第１の観点のタイミ
ングエラー検出回路では、位相信号を用いることなく、
振幅に基づいてシンボルのタイミングを検出できる。そ
のため、簡単かつ小規模な構成で、シンボルのタイミン
グエラーを検出できると共に、キャリア成分の残った信
号に対しても安定かつ高速な同期を実現するを可能にす
る。
【００１２】また、本発明の第２の観点のタイミングエ
ラー検出回路は、信号に含まれる所定のシンボル周期Ｔ
で配置されたシンボルのタイミングエラーを検出するタ
イミングエラー検出回路であって、前記信号をシンボル
レートの４倍の周波数でサンプリングするサンプリング
回路と、前記信号内の前記サンプリングされた位置の振
幅を検出する振幅検出回路と、予め想定されたシンボル
が現れる時刻を「０」および「Ｔ」とした場合に、時刻
「Ｔ／４」について前記検出された振幅と時刻「３Ｔ／
４」について前記検出された振幅との大小関係および差
分に基づいて、前記タイミングエラーの方向および大き
さを検出する検出回路とを有する。
【００１３】本発明の第２の観点のタイミングエラー検
出回路の作用は以下のようになる。サンプリング回路に
おいて、所定のシンボル周期Ｔで配置されたシンボルを
含む信号が、シンボルレートの４倍の周波数でサンプリ
ングされる。次に、振幅検出回路において、前記信号内
の前記サンプリングされた位置の振幅が検出される。次
に、検出回路において、予め想定されたシンボルが現れ
る時刻を「０」および「Ｔ」とした場合に、時刻「Ｔ／
４」について前記検出された振幅と時刻「３Ｔ／４」に
ついて前記検出された振幅との大小関係および差分に基
づいて、前記タイミングエラーの方向および大きさが検
出される。
【００１４】また、本発明の第３の観点のタイミングエ
ラー検出回路は、信号に含まれる所定のシンボル周期Ｔ
で配置されたシンボルのタイミングエラーを検出するタ
イミングエラー検出回路であって、前記信号をシンボル
レートの２倍の周波数でサンプリングするサンプリング
回路と、予め想定されたシンボルが現れる時刻を「０」
および「Ｔ」とした場合に、前記サンプリングされた時
刻「０」のデータおよび時刻「Ｔ／２」のデータとを用
いて時刻「Ｔ／４」のデータを生成し、前記サンプリン
グされた時刻「Ｔ／２」のデータおよび時刻「Ｔ」のデ
ータとを用いて、時刻「３Ｔ／４」のデータを生成する
第１の補間回路と、前記時刻「Ｔ／４」のデータおよび
時刻「３Ｔ／４」のデータから当該位置の前記信号の振
幅を検出する振幅検出回路と、前記時刻「Ｔ／４」の振
幅と時刻「３Ｔ／４」の振幅との大小関係および差分に
基づいて、前記タイミングエラーの方向および大きさを
検出する検出回路とを有する。
【００１５】本発明の第３の観点のタイミングエラー検
出回路の作用は以下のようになる。サンプリング回路に
おいて、所定のシンボル周期Ｔで配置されたシンボルを
含む信号が、シンボルレートの２倍の周波数でサンプリ
ングされる。次に、補間回路において、前記サンプリン
グされた時刻「０」のデータおよび時刻「Ｔ／２」のデ
ータとを用いて時刻「Ｔ／４」のデータが生成され、前
記サンプリングされた時刻「Ｔ／２」のデータおよび時
刻「Ｔ」のデータとを用いて、時刻「３Ｔ／４」のデー
タが生成される。次に、振幅検出回路において、前記時
刻「Ｔ／４」のデータおよび時刻「３Ｔ／４」のデータ
から当該位置の前記信号の振幅が検出される。次に、検
出回路において、前記時刻「Ｔ／２」の振幅と時刻「３
Ｔ／４」の振幅との大小関係および差分に基づいて、前
記タイミングエラーの方向および大きさが検出される。
【００１６】また、本発明の第１の観点の復調回路は、
信号に含まれる所定のシンボル周期で配置されたシンボ
ルのタイミングエラーを検出し、当該検出したタイミン
グエラーに基づいて、前記信号のシンボルタイミングを
再生するシンボルタイミング再生回路と、前記シンボル
タイミングが再生された信号のキャリア再生を行うキャ
リア再生回路と、前記キャリア再生された信号に含まれ
る前記シンボルをデコードするシンボルデコード回路と
を有し、前記シンボルタイミング再生回路は、前記信号
をシンボルレートの２倍以上の周波数でサンプリングす
るサンプリング回路と、前記信号内の前記サンプリング
された位置の振幅を検出する振幅検出回路と、前記検出
された複数の振幅の差分に基づいて、前記タイミングエ
ラーを検出する検出回路と、前記検出されたタイミング
エラーに基づいて、前記信号に補間処理を行ってシンボ
ルタイミングを再生する補間回路とを有する。
【００１７】本発明の第１の観点の復調回路の作用は以
下のようになる。シンボルタイミング再生回路におい
て、前述した第１の観点のタイミングエラー検出回路と
同じ作用によってシンボルのタイミングエラーが検出さ
れ、当該検出されたタイミングエラーに基づいて、前記
信号に補間処理を行ってシンボルタイミングが再生され
る。次に、キャリア再生回路において、前記シンボルタ
イミングが再生された信号のキャリア再生が行われる。
次に、シンボルデコード回路において、前記キャリア再
生された信号に含まれる前記シンボルがデコードされ
る。
【００１８】また、本発明の第２の観点の復調回路は、
信号に含まれる所定のシンボル周期で配置されたシンボ
ルのタイミングエラーを検出し、当該検出したタイミン
グエラーに基づいて、前記信号のシンボルタイミングを
再生するシンボルタイミング再生回路と、前記シンボル
タイミングが再生された信号のキャリア再生を行うキャ
リア再生回路と、前記キャリア再生された信号に含まれ
る前記シンボルをデコードするシンボルデコード回路と
を有し、前記シンボルタイミング再生回路は、前記信号
をシンボルレートの４倍の周波数でサンプリングするサ
ンプリング回路と、前記信号内の前記サンプリングされ
た位置の振幅を検出する振幅検出回路と、予め想定され
たシンボルが現れる時刻を「０」および「Ｔ」とした場
合に、時刻「Ｔ／４」について前記検出された振幅と時
刻「３Ｔ／４」について前記検出された振幅との大小関
係および差分に基づいて、前記タイミングエラーの方向
および大きさを検出する検出回路と、前記検出されたタ
イミングエラーに基づいて、前記信号に補間処理を行っ
てシンボルタイミングを再生する補間回路とを有する。
【００１９】本発明の第２の観点の復調回路の作用は以
下のようになる。シンボルタイミング再生回路におい
て、前述した第２の観点のタイミングエラー検出回路と
同じ作用によってシンボルのタイミングエラーが検出さ
れ、当該検出されたタイミングエラーに基づいて、前記
信号に補間処理を行ってシンボルタイミングが再生され
る。次に、キャリア再生回路において、前記シンボルタ
イミングが再生された信号のキャリア再生が行われる。
次に、シンボルデコード回路において、前記キャリア再
生された信号に含まれる前記シンボルがデコードされ
る。
【００２０】また、本発明の第３の観点の復調回路は、
信号に含まれる所定のシンボル周期で配置されたシンボ
ルのタイミングエラーを検出し、当該検出したタイミン
グエラーに基づいて、前記信号のシンボルタイミングを
再生するシンボルタイミング再生回路と、前記シンボル
タイミングが再生された信号のキャリア再生を行うキャ
リア再生回路と、前記キャリア再生された信号に含まれ
る前記シンボルをデコードするシンボルデコード回路と
を有する。前記シンボルタイミング再生回路は、前記信
号をシンボルレートの２倍の周波数でサンプリングする
サンプリング回路と、予め想定されたシンボルが現れる
時刻を「０」および「Ｔ」とした場合に、前記サンプリ
ングされた時刻「０」のデータおよび時刻「Ｔ／２」の
データとを用いて時刻「Ｔ／４」のデータを生成し、前
記サンプリングされた時刻「Ｔ／２」のデータおよび時
刻「Ｔ」のデータとを用いて、時刻「３Ｔ／４」のデー
タを生成する第１の補間回路と、前記時刻「Ｔ／４」の
データおよび時刻「３Ｔ／４」のデータから当該位置の
前記信号の振幅を検出する振幅検出回路と、前記時刻
「Ｔ／４」の振幅と時刻「３Ｔ／４」の振幅との大小関
係および差分に基づいて、前記タイミングエラーの方向
および大きさを検出する検出回路と、前記検出されたタ
イミングエラーに基づいて、前記信号に補間処理を行っ
てシンボルタイミングを再生する第２の補間回路とを有
する。
【００２１】また、本発明の第３の観点の復調回路の作
用は以下のようになる。シンボルタイミング再生回路に
おいて、前述した第３の観点のタイミングエラー検出回
路と同じ作用によってシンボルのタイミングエラーが検
出され、当該検出されたタイミングエラーに基づいて、
前記信号に補間処理を行ってシンボルタイミングが再生
される。次に、キャリア再生回路において、前記シンボ
ルタイミングが再生された信号のキャリア再生が行われ
る。次に、シンボルデコード回路において、前記キャリ
ア再生された信号に含まれる前記シンボルがデコードさ
れる。
【００２２】また、本発明の第１の観点のタイミングエ
ラー検出方法は、信号に含まれる所定のシンボル周期で
配置されたシンボルのタイミングエラーを検出するタイ
ミングエラー検出方法であって、前記信号をシンボルレ
ートの２倍以上の周波数でサンプリングし、前記信号内
の前記サンプリングされた位置の振幅を検出し、前記検
出された複数の振幅の差分に基づいて、前記タイミング
エラーを検出する。
【００２３】また、本発明の第２の観点のタイミングエ
ラー検出方法は、信号に含まれる所定のシンボル周期Ｔ
で配置されたシンボルのタイミングエラーを検出するタ
イミングエラー検出方法であって、前記信号をシンボル
レートの４倍の周波数でサンプリングし、前記信号内の
前記サンプリングされた位置の振幅を検出し、予め想定
されたシンボルが現れる時刻を「０」および「Ｔ」とし
た場合に、時刻「Ｔ／４」について前記検出された振幅
と時刻「３Ｔ／４」について前記検出された振幅との大
小関係および差分に基づいて、前記タイミングエラーの
方向および大きさを検出する。
【００２４】また、本発明の第３の観点のタイミングエ
ラー検出方法は、信号に含まれる所定のシンボル周期Ｔ
で配置されたシンボルのタイミングエラーを検出するタ
イミングエラー検出方法であって、前記信号をシンボル
レートの２倍の周波数でサンプリングし、予め想定され
たシンボルが現れる時刻を「０」および「Ｔ」とした場
合に、前記サンプリングされた時刻「０」のデータおよ
び時刻「Ｔ／２」のデータとを用いて時刻「Ｔ／４」の
データを生成し、前記サンプリングされた時刻「Ｔ／
２」のデータおよび時刻「Ｔ」のデータとを用いて、時
刻「３Ｔ／４」のデータを生成し、前記時刻「Ｔ／４」
のデータおよび時刻「３Ｔ／４」のデータから当該位置
の前記信号の振幅を検出し、前記時刻「Ｔ／４」の振幅
と時刻「３Ｔ／４」の振幅との大小関係および差分に基
づいて、前記タイミングエラーの方向および大きさを検
出する。
【００２５】また、本発明の第１の観点の復調方法は、
所定のシンボル周期で配置されたシンボルを含む信号を
シンボルレートの２倍以上の周波数でサンプリングし、
前記信号内の前記サンプリングされた位置の振幅を検出
し、前記検出された複数の振幅の差分に基づいて、前記
タイミングエラーを検出し、前記検出されたタイミング
エラーに基づいて、前記信号に補間処理を行ってシンボ
ルタイミングを再生し、前記シンボルタイミングが再生
された信号のキャリア再生を行い、前記キャリア再生さ
れた信号に含まれる前記シンボルをデコードする。
【００２６】また、本発明の第２の観点の復調方法は、
所定のシンボル周期で配置されたシンボルを含む信号を
シンボルレートの４倍の周波数でサンプリングし、前記
信号内の前記サンプリングされた位置の振幅を検出し、
予め想定されたシンボルが現れる時刻を「０」および
「Ｔ」とした場合に、時刻「Ｔ／４」について前記検出
された振幅と時刻「３Ｔ／４」について前記検出された
振幅との大小関係および差分に基づいて、前記タイミン
グエラーの方向および大きさを検出し、前記検出された
タイミングエラーに基づいて、前記信号に補間処理を行
ってシンボルタイミングを再生し、前記シンボルタイミ
ングが再生された信号のキャリア再生を行い、前記キャ
リア再生された信号に含まれる前記シンボルをデコード
する。
【００２７】また、本発明の第３の観点の復調方法は、
所定のシンボル周期で配置されたシンボルを含む信号を
シンボルレートの２倍の周波数でサンプリングし、予め
想定されたシンボルが現れる時刻を「０」および「Ｔ」
とした場合に、前記サンプリングされた時刻「０」のデ
ータおよび時刻「Ｔ／２」のデータとを用いて時刻「Ｔ
／４」のデータを生成し、前記サンプリングされた時刻
「Ｔ／２」のデータおよび時刻「Ｔ」のデータとを用い
て、時刻「３Ｔ／４」のデータを生成し、前記時刻「Ｔ
／４」のデータおよび時刻「３Ｔ／４」のデータから当
該位置の前記信号の振幅を検出し、前記時刻「Ｔ／４」
の振幅と時刻「３Ｔ／４」の振幅との大小関係および差
分に基づいて、前記タイミングエラーの方向および大き
さを検出し、前記検出されたタイミングエラーに基づい
て、前記信号に補間処理を行ってシンボルタイミングを
再生し、前記シンボルタイミングが再生された信号のキ
ャリア再生を行い、前記キャリア再生された信号に含ま
れる前記シンボルをデコードする。
【００２８】また、上述した本発明のタイミングエラー
検出回路およびその方法と、復調装置およびその方法で
は、特定的には、前記信号は、位相シフト変調された信
号である。
【００２９】
【発明の実施の形態】以下、本発明の実施形態について
説明する。第１実施形態 図１は、本実施形態の復調回路１の構成図である。図１
に示すように、復調回路１は、例えば、シンボルタイミ
ング再生回路２、キャリア再生回路１０２およびシンボ
ルデコード回路１０３を有する。ここで、キャリア再生
回路１０２およびシンボルデコード回路１０３は、前述
した図１０に示す従来の復調回路１００の同一符号の構
成要素と同じである。
【００３０】復調回路１は、請求項７および請求項９の
復調回路に対応しており、シンボルタイミング再生回路
２が本発明のシンボルタイミング再生回路に対応し、キ
ャリア再生回路１０２が本発明のキャリア再生回路に対
応し、シンボルデコード回路１０３が本発明のシンボル
デコード回路に対応している。
【００３１】以下、シンボルタイミング再生回路２につ
いて詳細に説明する。図２は、シンボルタイミング再生
回路２の構成図である。図２に示すように、シンボルタ
イミング再生回路２は、補間回路１０、サンプルタイミ
ング決定回路１１、ループフィルタ回路１２およびタイ
ミングエラー検出回路１３を有する。
【００３２】補間回路１０は、サンプルタイミング決定
回路１１からのサンプルタイミング決定信号Ｓ１１によ
って示されるタイミングで、受信信号Ｓ１００をサンプ
リングして受信信号Ｓ２を生成し、これを図１に示すキ
ャリア再生回路１０２に出力する。ここで、受信信号Ｓ
１００は、ＢＰＳＫおよびＱＰＳＫなどの位相シフト変
調された信号である。このとき、補間回路１０に入力さ
れる受信信号Ｓ１００は、パラボラアンテナなどの受信
信号にチューナによる選局処理およびＡ／Ｄ変換処理を
行った後の信号である。
【００３３】サンプルタイミング決定回路１１は、ルー
プフィルタ回路１２から入力したタイミングエラー信号
Ｓ１２に基づいて、タイミングエラー検出回路１３にお
いて検出されたタイミングエラーを無くすかあるいは抑
制するように新たなサンプルタイミングを決定し、当該
決定したサンプルタイミングを示すサンプルタイミング
決定信号Ｓ１１を補間回路１０に出力する。
【００３４】ループフィルタ回路１２は、タイミングエ
ラー検出回路１３から入力したタイミングエラー信号Ｓ
１３からノイズ成分を除去してタイミングエラー信号Ｓ
１２を生成し、これをサンプルタイミング決定回路１１
に出力する。
【００３５】タイミングエラー検出回路１３は、例え
ば、補間回路１０からの信号Ｓ２が、予め想定されてい
るクロック周期およびタイミングでデータがサンプリン
グされているか否かを判断する。具体的には、タイミン
グエラー検出回路１３は、信号Ｓ２のサンプルタイミン
グと、予め想定されているサンプルタイミングとのずれ
の量および方向を検出し、これらを示すタイミングエラ
ー信号Ｓ１３を生成し、これをループフィルタ回路１２
に出力する。
【００３６】以下、タイミングエラー検出回路１３にお
けるタイミングエラー信号Ｓ１３の生成方法を説明す
る。図３は信号Ｓ２の振幅と時間との関係を示す図であ
り、図３（Ａ）は信号Ｓ２内のシンボルにタイミングず
れが生じていない場合の図であり、図３（Ｂ）は信号Ｓ
２内のシンボルのタイミングが予め想定されているサン
プルタイミングに対して遅れた場合の図であり、図３
（Ｃ）は信号Ｓ２内のシンボルのタイミングが予め想定
されているサンプルタイミングに対して進んだ場合の図
である。図３において、Ｔはシンボル周期を示してい
る。
【００３７】ここで、信号Ｓ２は、キャリアの位相に信
号（情報）を乗せるＰＳＫ方式で変調されているため、
シンボル点においては振幅は一定となる。また、信号Ｓ
２の振幅は、位相の変化パターンにも依存するが、殆ど
の場合に、シンボル間では、シンボル点から離れるにつ
れ小さくなり、隣接したシンボルの中間点付近で最小と
なる。従って、信号Ｓ２内のシンボルにタイミングずれ
が生じていない場合には、図３（Ａ）に示すように、シ
ンボルＳｍ１およびＳｍ２が位置する時刻をそれぞれ
「０」および「Ｔ」とすると、信号Ｓ２の振幅は、時刻
「０」および「Ｔ」で略同じ最大値であるＡ1 になり、
その中間である時刻「Ｔ／２」で最小値であるＡ2 にな
る。また、図３（Ａ）に示す場合において、時刻「Ｔ／
４」と「３Ｔ／４」とでは、信号Ｓ２の振幅は等しく成
り、Ａ3 となる。
【００３８】また、図３（Ｂ）に示すように、信号Ｓ２
内でシンボルＳｍ２が、予め想定されているサンプルタ
イミングに対して遅れた場合には、時刻「３Ｔ／４」で
の信号Ｓ２の振幅は、振幅Ａ3 より小さい振幅Ａ4 にな
る。
【００３９】また、図３（Ｃ）に示すように、信号Ｓ２
内でシンボルＳｍ２が、予め想定されているサンプルタ
イミングに対して進んだ場合には、時刻「３Ｔ／４」で
の信号Ｓ２の振幅は、振幅Ａ3 より大きい振幅Ａ5 にな
る。
【００４０】タイミングエラー検出回路１３では、図３
（Ａ）〜（Ｃ）に示すような性質を利用して、信号Ｓ２
のタイミングエラー信号Ｓ１３を生成する。具体的に
は、タイミングエラー検出回路１３は、シンボルレート
の４倍のサンプルレートで信号Ｓ２をサンプルリングす
る。それによって、図３に示す例では、時刻「０」，
「Ｔ／４」，「Ｔ／２」，「３Ｔ／４」および「Ｔ」で
サンプリングが行われる。
【００４１】そして、タイミングエラー検出回路１３
は、時刻「Ｔ／４」でサンプリングを行った信号Ｓ２の
振幅Ａ（Ｔ／４）と、時刻「３Ｔ／４」でサンプリング
を行った信号Ｓ２の振幅Ａ（３Ｔ／４）とを比較し、振
幅Ａ（Ｔ／４）の方が大きい場合には図３（Ｂ）に示す
ように信号Ｓ２内でシンボルが予め想定されているサン
プルタイミングに対して遅れていると判断し、当該判断
結果と、振幅Ａ（Ｔ／４）と振幅Ａ（３Ｔ／４）との差
分を示すタイミングエラー信号Ｓ１３を生成する。一
方、タイミングエラー検出回路１３は、上記比較の結
果、振幅Ａ（３Ｔ／４）の方が大きい場合には図３
（Ｃ）に示すように信号Ｓ２内でシンボルが予め想定さ
れているサンプルタイミングに対して進んでいると判断
し、当該判断結果と、振幅Ａ（Ｔ／４）と振幅Ａ（３Ｔ
／４）との差分を示すタイミングエラー信号Ｓ１３を生
成する。
【００４２】図４は、タイミングエラー検出回路１３の
構成の一例を示す図である。図４に示すように、タイミ
ングエラー検出回路１３は、サンプリング回路２０、振
幅検出回路２１、差分検出回路２２およびタイミングエ
ラー信号生成回路２３を有する。ここで、サンプリング
回路２０が本発明のサンプリング回路に対応し、振幅検
出回路２１が本発明の振幅検出回路に対応し、差分検出
回路２２およびタイミングエラー信号生成回路２３が本
発明の検出回路に対応している。
【００４３】サンプリング回路２０は、シンボルレート
の４倍のサンプルレートで信号Ｓ２をサンプルリングし
てサンプリング信号Ｓ２０を生成する。それによって、
図３に示す例では、時刻「０」，「Ｔ／４」，「Ｔ／
２」，「３Ｔ／４」および「Ｔ」をサンプリングしたサ
ンプリング信号Ｓ２０が生成される。
【００４４】振幅検出回路２１は、サンプリング信号Ｓ
２０の振幅を検出する。これによって、図３に示す例で
は、例えば、時刻「Ｔ／４」でサンプリングを行った信
号Ｓ２の振幅Ａ（Ｔ／４）、並びに時刻「３Ｔ／４」で
サンプリングを行った信号Ｓ２の振幅Ａ（３Ｔ／４）等
が求められる。差分検出回路２２は、振幅検出回路２１
で検出された振幅Ａ（Ｔ／４）と振幅Ａ（３Ｔ／４）と
の差分ΔＡを検出する。タイミングエラー信号生成回路
２３は、差分ΔＡに基づいて、タイミングエラー信号Ｓ
１３を生成する。
【００４５】シンボルタイミング再生回路２の動作を説
明する。シンボルタイミング再生回路２では、パラボラ
アンテナで受信された後にチューナによる選局処理およ
びＡ／Ｄ変換処理などを経て生成された受信信号Ｓ１０
０が、補間回路１０に入力される。補間回路１０では、
サンプルタイミング決定回路１１からのサンプルタイミ
ング決定信号Ｓ１１によって示されるタイミングで、受
信信号Ｓ１００がサンプリングされ、その結果である受
信信号Ｓ２が図１に示すキャリア再生回路１０２および
図２に示すタイミングエラー検出回路１３に出力され
る。
【００４６】タイミングエラー検出回路１３では、信号
Ｓ２のサンプルタイミングと、予め想定されているサン
プルタイミングとのずれの量および方向を検出し、これ
らを示すタイミングエラー信号Ｓ１３が生成される。こ
のとき、タイミングエラー検出回路１３におけるタイミ
ングエラー信号Ｓ１３の生成は、前述したように、位相
信号を生成しないで行われる。タイミングエラー信号Ｓ
１３は、ループフィルタ回路１２においてノイズ成分が
除去され、それによって得られたタイミングエラー信号
Ｓ１２がサンプルタイミング決定回路１１に出力され
る。
【００４７】サンプルタイミング決定回路１１は、タイ
ミングエラー信号Ｓ１２に基づいて、タイミングエラー
検出回路１３において検出されたタイミングエラーを無
くすかあるいは抑制するように新たなサンプルタイミン
グが決定され、当該決定されたサンプルタイミングを示
すサンプルタイミング決定信号Ｓ１１が補間回路１０に
出力される。
【００４８】以上説明したように、シンボルタイミング
再生回路２によれば、タイミングエラー検出回路１３に
おけるタイミングエラー信号Ｓ１３を生成する際に信号
Ｓ２の位相信号を生成しないため、簡単かつ小規模な構
成で、信号Ｓ２内のシンボルのタイミングずれを検出で
きる。また、シンボルタイミング再生回路２によれば、
タイミングエラー検出回路１３においてタイミングエラ
ーの検出時に振幅情報のみ利用しているため、キャリア
成分の残った信号に対しても安定かつ高速な同期を実現
することができる。
【００４９】第２実施形態 本実施形態の復調回路は、前述した第１実施形態の復調
回路１と同様に図１に示す構成を有し、シンボルタイミ
ング再生回路も、前述した第１実施形態のシンボルタイ
ミング再生回路２と同様に図２に示す構成を有してい
る。但し、本実施形態の復調回路では、図２に示すタイ
ミングエラー検出回路１３における処理が前述した第１
実施形態で示したものとは異なる。
【００５０】図５は、本実施形態の復調回路で用いられ
るシンボルタイミング再生回路３２の構成図である。図
５に示すように、シンボルタイミング再生回路３２は、
補間回路１０、サンプルタイミング決定回路１１、ルー
プフィルタ回路１２およびタイミングエラー検出回路３
３を有する。ここで、図５において、図２と同じ符号を
付した補間回路１０、サンプルタイミング決定回路１１
およびループフィルタ回路１２は、前述した第１実施形
態で説明したものと同じである。すなわち、本実施形態
では、タイミングエラー検出回路３３に特徴がある。本
実施形態の復調回路は、請求項７および請求項１１の復
調回路に対応しており、シンボルタイミング再生回路２
が本発明のシンボルタイミング再生回路に対応し、キャ
リア再生回路１０２が本発明のキャリア再生回路に対応
し、シンボルデコード回路１０３が本発明のシンボルデ
コード回路に対応している。
【００５１】以下、タイミングエラー検出回路３３につ
いて説明する。前述した第１実施形態のタイミングエラ
ー検出回路１３では、シンボルレートの４倍でサンプリ
ングを行う場合を例示したが、本実施形態のタイミング
エラー検出回路３３では、シンボルレートの２倍でサン
プリングを行い、その後補間処理を行って前述した図３
に示した振幅Ａ（Ｔ／４）およびＡ（３Ｔ／４）を生成
する。具体的には、タイミングエラー検出回路３３は、
図６に示す例では、信号Ｓ２をシンボルレートの２倍で
サンプリングして、時刻「０」，「Ｔ／２」および
「Ｔ」のデータＤ（０），Ｄ（Ｔ／２）およびＤ（Ｔ）
を得る。そして、タイミングエラー検出回路３３は、デ
ータＤ（０）およびＤ（Ｔ／２）を用いて補間処理を行
って、時刻「Ｔ／４」のデータＤ（Ｔ／４）を得る。ま
た、タイミングエラー検出回路３３は、データＤ（Ｔ／
２）およびＤ（Ｔ）を用いて補間処理を行って、時刻
「３Ｔ／４」のデータＤ（３Ｔ／４）を得る。
【００５２】タイミングエラー検出回路３３は、補間処
理によって得た時刻「Ｔ／４」での信号Ｓ２のデータＤ
（Ｔ／４）の振幅Ａ（Ｔ／４）と、補間処理によって得
た時刻「３Ｔ／４」での信号Ｓ２のデータＤ（３Ｔ／
４）の振幅Ａ（３Ｔ／４）とを比較し、振幅Ａ（Ｔ／
４）の方が大きい場合には図６（Ｂ）に示すように信号
Ｓ２内でシンボルが予め想定されているサンプルタイミ
ングに対して遅れていると判断し、当該判断結果と、振
幅Ａ（Ｔ／４）と振幅Ａ（３Ｔ／４）との差分を示すタ
イミングエラー信号Ｓ１３を生成する。一方、タイミン
グエラー検出回路３３は、上記比較の結果、振幅Ａ（３
Ｔ／４）の方が大きい場合には図６（Ｃ）に示すように
信号Ｓ２内でシンボルが予め想定されているサンプルタ
イミングに対して進んでいると判断し、当該判断結果
と、振幅Ａ（Ｔ／４）と振幅Ａ（３Ｔ／４）との差分を
示すタイミングエラー信号Ｓ１３を生成する。
【００５３】図７は、タイミングエラー検出回路３３の
構成の一例を示す図である。図４に示すように、タイミ
ングエラー検出回路１３は、サンプリング回路４０、補
間回路４１、振幅検出回路４２、差分検出回路４３およ
びタイミングエラー信号生成回路４４を有する。ここ
で、サンプルタイミング決定回路４０が本発明のサンプ
リング回路に対応し、補間回路４２が本発明の第１の補
間回路に対応し、振幅検出回路４１が本発明の振幅検出
回路に対応し、差分検出回路４３およびタイミングエラ
ー信号生成回路４４が本実施形態発明の検出回路に対応
している。サンプリング回路４０は、シンボルレートの
２倍のサンプルレートで信号Ｓ２をサンプルリングして
サンプリング信号Ｓ４０を生成する。それによって、図
６に示す例では、時刻「０」，「Ｔ／２」および「Ｔ」
をサンプリングしたサンプリング信号Ｓ４０が生成され
る。
【００５４】補間回路４１は、図６に示す例では、例え
ば、時刻「０」でサンプリングを行った信号Ｓ２のデー
タＤ（０）、時刻「Ｔ／２」でサンプリングを行った信
号Ｓ２のデータＤ（Ｔ／２）、並びに時刻「Ｔ」でサン
プリングを行った信号Ｓ２のデータＤ（Ｔ）等を用いて
補間処理を行って、時刻「Ｔ／４」のデータＤ（Ｔ／
４）を得る。また、補完回路４１は、データＤ（Ｔ／
２）およびＤ（Ｔ）を用いて補間処理を行って、時刻
「３Ｔ／４」のデータＤ（３Ｔ／４）を得る。振幅検出
回路４２は、補完回路４１で生成されたデータに応じた
振幅を検出する。具体的には、振幅検出回路４２は、デ
ータＤ（Ｔ／４）および（３Ｔ／４）に応じた振幅Ａ
（Ｔ／４）およびＡ（３Ｔ／４）を求める。
【００５５】差分検出回路４３は、振幅検出回路４１で
得られた振幅Ａ（Ｔ／４）と、振幅Ａ（３Ｔ／４）との
差分ΔＡを検出する。
【００５６】タイミングエラー信号生成回路４４は、差
分ΔＡに基づいて、タイミングエラー信号Ｓ１３を生成
する。
【００５７】図８は、図７に示す補完回路５１、振幅検
出回路４２および差分検出回路４３の一実現例である回
路５０の構成図である。回路５０では、サンプリング回
路４０においてシンボルレートの２倍でサンプリングさ
れたサンプリング信号Ｓ４０のＩ信号Ｓ４０ａおよびＱ
信号Ｓ４０ｂについて処理が行われる。加算回路５２1
においてＩ信号Ｓ４０ａの現サンプリングデータと遅延
回路５１1 からの１サンプル前のＩ信号Ｓ４０ａのサン
プリングデータとが加算され、その加算結果がシフト回
路５３1 において「１／２」倍にされ、その結果である
信号Ｉが演算回路５４に出力される。それと並行して、
加算回路５２2 においてＱ信号Ｓ４０ｂの現サンプリン
グデータと遅延回路５１2 からの１サンプル前のＱ信号
Ｓ４０ｂのサンプリングデータとが加算され、その加算
結果がシフト回路５３2 において「１／２」倍にされ、
その結果である信号Ｑが演算回路５４に出力される。
【００５８】演算回路５４では、信号Ｉと信号Ｑとを用
いて、｜Ｉ2 ＋Ｑ2 ｜に相当する演算が行われ、信号Ｓ
４０の振幅である信号Ｓが生成される。ここで、信号Ｓ
は、図６における時刻「Ｔ／４」の振幅（Ｔ／４）と時
刻「３Ｔ／４」の振幅（３Ｔ／４）とを順に示してい
る。
【００５９】次に、減算回路５６において、演算回路５
４からの信号Ｓから、遅延回路５５からの１サンプル前
の信号Ｓが減算され、信号Ｓ５６が生成される。次に、
選択回路５７において、振幅（Ｔ／４）から振幅（３Ｔ
／４）を減算した値と、振幅（３Ｔ／４）から振幅（Ｔ
／４）を減算した値のうち一方が選択され、当該選択さ
れた値が差分ΔＡとして図７に示すタイミングエラー信
号生成回路４４に出力される。
【００６０】上述したタイミングエラー検出回路３３に
よれば、図７に示すように、補間回路４２を設けること
で、サンプリング回路４０におけるサンプリングをシン
ボルレートの２倍にすることができる。その結果、タイ
ミングエラー検出回路３３を、第１実施形態のタイミン
グエラー検出回路１３に比べて大幅に小規模にできると
共に消費電力を低減できる。
【００６１】第３実施形態 以下、本発明の実施形態に係わる受信装置について説明
する。図９は、本実施形態の受信装置９０の構成図であ
る。受信装置９０は、例えば、ＳＣＰＣ(Single Channe
l Per Carrier)方式などの周波数分割多元接続（ＦＤＭ
Ａ:Frequency Division Multiple Access)を用い、ＢＰ
ＳＫ(Binary Phase Shift Keying) およびＱＰＳＫ(Qua
drature Phase Shift Keying) などの位相シフト変調さ
れた信号を衛星中継器を介して受信し、受信信号の復調
などを行う受信装置に用いられる。
【００６２】図９に示すように、受信装置９０は、例え
ば、入力端子１１０、局部発振回路１１１、同相検波回
路１１２、移相回路１１３、直交検波回路１１４、アナ
ログ増幅回路１１５，１１６、ＬＰＦ回路１１８，１１
９、Ａ／Ｄ変換回路１２０，１２１、発振回路１２２、
補間回路１０1 ，１０2 、複素乗算回路１３０、ロール
オフフィルタ回路１３１，１３２、位相検出回路１３
３、ループフィルタ回路１３４、数値制御発振回路１３
５、信号変換回路１３６，１３７、シンボルデコード回
路１０３、サンプルタイミング決定回路１１、ループフ
ィルタ回路１２、タイミングエラー検出回路１３、、Ａ
ＧＣ(Automatic Gain Control)回路１４７、ＰＷＭ信号
生成回路１４８およびローパスフィルタ１４９を有す
る。
【００６３】ここで、補間回路１０1 ，１０2 、サンプ
ルタイミング決定回路１１、ループフィルタ回路１２お
よびタイミングエラー検出回路１３によって、シンボル
タイミング再生回路１４６が構成される。サンプルタイ
ミング決定回路１１、ループフィルタ回路１２およびタ
イミングエラー検出回路１３は、第１実施形態で説明し
た図２に示す同一符号の構成要素と同じであり、Ｉ信号
Ｓ１３１およびＱ信号Ｓ１３２について処理を行う。ま
た、補間回路１０1 および１０2 は、図２に示す補間回
路１０に対応しており、Ｉ信号Ｓ１２０およびＱ信号Ｓ
１２１について処理を行う。
【００６４】局部発振回路１１１は、受信信号Ｓ１１０
のキャリアとなる中間周波数の局部発振信号Ｓ１１１を
生成し、これを同相検波回路１１２および移相回路１１
３に出力する。同相検波回路１１２は、局部発振信号Ｓ
１１１と、入力端子１１０から入力されたＱＰＳＫ変調
された中間周波数の受信信号Ｓ１１０とを乗算すること
でキャリアの同相成分を検波してベースバンドのＩ信号
Ｓ１１２を生成し、これをアナログ増幅回路１１５に出
力する。移相回路１１３は、局部発振回路１１１からの
局部発振信号Ｓ１１１の位相を９０度移相させて局部発
振信号Ｓ１１３を生成し、これを直交検波回路１１４に
出力する。直交検波回路１１４は、局部発振信号Ｓ１１
３と、入力端子１１０から入力されたＱＰＳＫ変調され
た受信信号Ｓ１１０とを乗算することでキャリアの直交
成分を検波してベースバンドのＱ信号Ｓ１１４を生成
し、これをアナログ増幅回路１１６に出力する。
【００６５】アナログ増幅回路１１５は、ＬＰＦ回路１
４９からの増幅率制御信号Ｓ１４９に基づいて、Ｉ信号
Ｓ１１２を増幅してＩ信号Ｓ１１５を生成し、これをＬ
ＰＦ回路１１８に出力する。アナログ増幅回路１１６
は、ＬＰＦ回路１４９からの増幅率制御信号Ｓ１４９に
基づいて、Ｑ信号Ｓ１１４を増幅してＱ信号Ｓ１１６を
生成し、これをＬＰＦ回路１１９に出力する。
【００６６】ＬＰＦ回路１１８は、Ｉ信号Ｓ１１５の高
域成分を除去してＩ信号Ｓ１１８を生成し、これをＡ／
Ｄ変換回路１２０に出力する。ＬＰＦ回路１１９は、Ｑ
信号Ｓ１１６の高域成分を除去してＱ信号Ｓ１１９を生
成し、これをＡ／Ｄ変換回路１２１に出力する。
【００６７】発振回路１２２は、受信信号Ｓ１１０の予
め決められたサンプリング周波数と同じ周波数を持つ発
振信号Ｓ１２２を生成し、これをＡ／Ｄ変換回路１２
０，１２１に出力する。ここで、サンプリング周波数
は、シンボルタイミング再生（キャリア再生）の都合
上、シンボルレートＲｓの２倍より大きくする。
【００６８】Ａ／Ｄ変換回路１２０は、発振回路１２２
からの発振信号Ｓ１２２に基づいて、Ｉ信号Ｓ１１８の
Ａ／Ｄ変換を行ってデジタルのＩ信号１Ｓ２０を生成
し、これを補間回路１０1 に出力する。Ａ／Ｄ変換回路
１２１は、発振回路１２２からの発振信号Ｓ１２２に基
づいて、Ｑ信号Ｓ１１９のＡ／Ｄ変換を行ってデジタル
のＱ信号Ｓ１２１を生成し、これを補間回路１０2 に出
力する。
【００６９】補間回路１０1 は、シンボルデコード回路
４５が適切なタイミングでシンボルの判定を行えるよう
に、サンプルタイミング決定回路１１からのサンプリン
グタイミング決定信号Ｓ１１に基づいてＩ信号Ｓ１２３
の補間処理を行ってＩ信号Ｓ１０1 を生成する。補間回
路１０2 は、シンボルデコード回路４５が適切なタイミ
ングでシンボルの判定を行えるように、サンプルタイミ
ング決定回路１１からのサンプリングタイミング決定信
号Ｓ１１に基づいてＱ信号Ｓ１２４の補間処理を行って
Ｑ信号Ｓ１０2 を生成する。
【００７０】複素乗算回路１３０は、信号変換回路１３
６，１３７からのキャリア再生用（周波数引き込み並び
に位相同期用）の信号Ｓ１３６，Ｓ１３７を用いて、下
記式（２）に基づいて、Ｉ信号Ｓ１０1 およびＱ信号Ｓ
１０2 に対して周波数引き込み処理および位相同期処理
を行い、Ｉ信号Ｓ１３０ａおよびＱ信号Ｓ１３０ｂを生
成する。
【００７１】
【数２】
【００７２】ロールオフフィルタ回路１３１は、Ｉ信号
Ｓ１３０ａに符号間干渉を低減するためのフィルタ処理
を行ってＩ信号Ｓ１３１を生成し、これを位相検出回路
１３３、シンボルデコード回路１０３、タイミングエラ
ー検出回路１３およびＡＧＣ回路１４７に出力する。ロ
ールオフフィルタ回路１３２は、Ｑ信号Ｓ１３０ｂに符
号間干渉を低減するためのフィルタ処理を行ってＱ信号
Ｓ１３２を生成し、これを位相検出回路１３３、シンボ
ルデコード回路１０３、タイミングエラー検出回路１３
およびＡＧＣ回路１４７に出力する。なお、本実施形態
では、ロールオフフィルタ回路１３１，１３２をコスタ
スループ１５５内に構成した場合を例示したが、これら
を補間回路１０1 ，１０2 の直後に設置してもよい。
【００７３】位相検出回路１３３は、Ｉ信号Ｓ１３１お
よびＱ信号Ｓ１３２によって決まる位相を検出し、当該
位相を示す位相信号Ｓ１３３をループフィルタ回路１３
４に出力する。
【００７４】ループフィルタ回路１３４は、位相信号Ｓ
１３３の高域成分を除去して位相信号Ｓ１３４を生成
し、これを数値制御発振回路１３５に出力する。
【００７５】数値制御発振回路１３５は、オーバーフロ
ーを禁止しない累積加算回路であり、位相信号Ｓ１３４
の値に応じてそのダイナミックレンジまでの加算動作を
行って発振状態となり、位相信号Ｓ１３４の値に応じた
発振周波数を持つ信号Ｓ１３５を生成し、これを信号変
換回路１３６，１３７に出力する。すなわち、数値制御
発振回路１３５は、アナログ回路における電圧制御発振
回路（ＶＣＯ）と同じ動作をデジタルで行う。
【００７６】信号変換回路１３６は、例えばＳＩＮ特性
を持つ８ビットの分解能の信号を格納したＲＯＭを有
し、数値制御発振回路１３５からの信号Ｓ１３５に応じ
てＲＯＭから読み出したＳＩＮ特性の信号Ｓ１３６を複
素乗算回路１３０に出力する。信号変換回路１３７は、
例えばＣＯＳ特性を持つ８ビットの分解能の信号を格納
したＲＯＭを有し、数値制御発振回路１３５からの信号
Ｓ１３５に応じてＲＯＭから読み出したＣＯＳ特性の信
号Ｓ１３７を複素乗算回路１３０に出力する。
【００７７】ここで、複素乗算回路１３０、ロールオフ
フィルタ回路１３１，１３２、位相検出回路１３３、ル
ープフィルタ回路１３４、数値制御発振回路１３５およ
び信号変換回路１３６，１３７によってコスタスループ
(Costas Loop) 回路１５５が構成される。
【００７８】シンボルデコード回路１０３は、前述した
第１実施形態で説明したものと同じであり、ロールオフ
フィルタ回路１３１および１３２から入力したキャリア
再生されたＩ信号Ｓ１３１およびＱ信号Ｓ１３２のシン
ボルを、所定の対応表を用いて変換するデコード処理を
行う。シンボルデコード回路１０３は、デコード処理の
結果を、後段の誤り訂正回路に出力する。
【００７９】タイミングエラー検出回路１３は、前述し
た図４に示す構成をしており、図３を用いて説明した手
法によってＩ信号Ｓ１３１およびＱ信号Ｓ１３２を用い
て処理を行い、タイミングエラー信号Ｓ１３を生成す
る。ループフィルタ回路１２は、タイミングエラー検出
回路１３から入力したタイミングエラー信号Ｓ１３から
ノイズ成分を除去してタイミングエラー信号Ｓ１２を生
成し、これをサンプルタイミング決定回路１１に出力す
る。サンプルタイミング決定回路１１は、ループフィル
タ回路１２から入力したタイミングエラー信号Ｓ１２に
基づいて、タイミングエラー検出回路１３において検出
されたタイミングエラーを無くすかあるいは抑制するよ
うに新たなサンプルタイミングを決定し、当該決定した
サンプルタイミングを示すサンプルタイミング決定信号
Ｓ１１を補間回路１０1 および１０2 に出力する。
【００８０】ＡＧＣ回路１４７は、Ａ／Ｄ変換回路１２
０，１２１の後段の回路において安定した適切な振幅を
用いて処理が行えるように、Ｉ信号Ｓ１３１およびＱ信
号Ｓ１３２の振幅値を用いて、アナログ増幅回路１１
５，１１６の増幅率を制御するためのデジタルの増幅率
制御信号Ｓ１４７を例えば８ビットの分解能で生成し、
これをＰＷＭ信号生成回路１４８に出力する。
【００８１】ＰＷＭ信号生成回路１４８は、デジタルの
増幅率制御信号Ｓ１４７を、アナログ信号を得るための
ＰＷＭ信号である増幅率制御信号Ｓ１４８に変換し、こ
れをローパスフィルタ１４９に出力する。ローパスフィ
ルタ１４９は、増幅率制御信号Ｓ１４８の高域成分を除
去して、アナログの増幅率制御信号Ｓ１４９を生成し、
これをアナログ増幅回路１１５および１１６に出力す
る。
【００８２】以下、受信装置９０の動作を説明する。衛
星中継器を介して受信した受信信号Ｓ１１０の同相成分
が、同相検波回路１１２において、局部発振信号Ｓ１１
１を用いて検波され、ベースバンドのＩ信号Ｓ１１２が
生成される。また、それと並行して、受信信号Ｓ１１０
の直交成分が、直交検波回路１１４において、局部発振
信号Ｓ１１１と９０度位相差を持つ局部発生信号Ｓ１１
３を用いて検波され、ベースバンドのＱ信号Ｓ１１４が
生成される。
【００８３】アナログ増幅回路１１５における増幅率制
御信号Ｓ１４９に基づいた増幅処理によって、Ｉ信号Ｓ
１１２からＩ信号Ｓ１１５が生成される。ＬＰＦ回路１
１８におけるＬＰＦ処理およびＡ／Ｄ変換回路１２０に
おけるＡ／Ｄ変換処理を経て、Ｉ信号Ｓ１１５からＩ信
号Ｓ１２０が生成される。次に、補間回路１０1 におい
て、シンボルデコード回路１４５が適切なタイミングで
シンボルの判定を行えるように、サンプルタイミング決
定回路１１からのサンプルタイミング決定信号Ｓ１１に
基づいてＩ信号Ｓ１２３の補間処理が行われてＩ信号Ｓ
１０1 が生成される。
【００８４】また、上述したＩ信号の処理と並行して以
下に示すＱ信号の処理が行われる。すなわち、アナログ
増幅回路１１６における増幅率制御信号Ｓ１４９に基づ
いた増幅処理によって、Ｑ信号Ｓ１１４からＱ信号Ｓ１
１６が生成される。ＬＰＦ回路１１９におけるＬＰＦ処
理およびＡ／Ｄ変換回路１２１におけるＡ／Ｄ変換処理
を経て、Ｑ信号Ｓ１１６からＱ信号Ｓ１２１が生成され
る。次に、補間回路１０2 において、シンボルデコード
回路１４５が適切なタイミングでシンボルの判定を行え
るように、サンプルタイミング決定回路１１からのサン
プルタイミング決定信号Ｓ１１に基づいてＱ信号Ｓ１２
４の補間処理が行われてＱ信号Ｓ１０2 が生成される。
【００８５】そして、コスタスループ回路１５５におい
て、Ｉ信号Ｓ１０1 およひＱ信号Ｓ１０2 の周波数引き
込み処理および位相同期処理が行われる。その過程で、
ロールオフフィルタ回路１３１，１３２からのＩ信号Ｓ
１３１およびＱ信号Ｓ１３２がＡＧＣ回路１４７に出力
される。ＡＧＣ回路１４７では，増幅回路１１５，１１
６の増幅率を制御するためのデジタルの増幅率制御信号
Ｓ１４７が例えば８ビットの分解能で生成される。デジ
タルの増幅率制御信号Ｓ１４７は、ＰＷＭ信号生成回路
１４８において、アナログ信号を得るためのＰＷＭ信号
である増幅率制御信号Ｓ１４８に変換され、ローパスフ
ィルタ１４９に出力される。増幅率制御信号Ｓ１４８
は、ローパスフィルタ１４９において高域成分が除去さ
れると、アナログの増幅率制御信号Ｓ１４９となり、増
幅回路１１５および１１６に出力される。
【００８６】また、上述した処理と並行して、ロールオ
フフィルタ回路１３１および１３２からタイミングエラ
ー検出回路１３に入力されたキャリア再生されたＩ信号
Ｓ１３１およびＱ信号Ｓ３２に基づいて、タイミングエ
ラー検出回路１３において、図３を用いて説明した手法
によってタイミングエラー信号Ｓ１３が生成される。タ
イミングエラー信号Ｓ１３は、ループフィルタ回路１２
において、ノイズ成分が除去された後に、タイミングエ
ラー信号Ｓ１２としてサンプルタイミング決定回路１１
に出力される。サンプルタイミング決定回路１１では、
タイミングエラー信号Ｓ１２に基づいて、タイミングエ
ラー検出回路１３において検出されたタイミングエラー
を無くすかあるいは抑制するように新たなサンプルタイ
ミングが決定され、当該決定されたサンプルタイミング
を示すサンプルタイミング決定信号Ｓ１１が補間回路１
０1 および１０2 に出力される。
【００８７】以上説明したように、受信装置９０によれ
ば、第１実施形態で説明したシンボルタイミング再生回
路２と略同じ構成のシンボルタイミング再生回路１４６
を用いたことで、タイミングエラー検出回路１３におけ
るタイミングエラー信号Ｓ１３を生成する際に振幅情報
のみ利用しているため、キャリア成分の残った信号に対
しても安定かつ高速な同期を実現することができる。
【００８８】本発明は上述した実施形態には限定されな
い。例えば、上述した図９に示す受信装置では、タイミ
ングエラー検出回路として、第１実施形態で説明したタ
イミングエラー検出回路１３を用いた場合を例示した
が、第２実施形態で説明したタイミングエラー検出回路
３３を用いるようにしてもよい。
【００８９】また、上述した実施形態では、サンプリン
グ回路において、信号をシンボルレートの２倍および４
倍でサンプリングする場合を例示したが、シンボルレー
トの２倍以上の任意の周波数でサンプリングする場合に
本発明は適用可能である。
【００９０】
【発明の効果】以上説明したように、本発明のタイミン
グエラー検出回路および復調回路によれば、位相信号を
用いずに、信号の振幅を用いてシンボルのタイミングエ
ラーを検出することで、小規模化が図れる。また、本発
明のタイミングエラー検出回路およびその方法と復調回
路およびその方法によれば、キャリア成分の残った信号
に対しても安定かつ高速な同期を実現することができ
る。
【図面の簡単な説明】
【図１】図１は、本発明の第１実施形態の復調回路の構
成図である。
【図２】図２は、図１に示すシンボルタイミング再生回
路の構成図である。
【図３】図３は、図２に示すタイミングエラー検出回路
の処理を説明するための図である。
【図４】図４は、図２に示すタイミングエラー検出回路
の一例の構成図である。
【図５】図５は、本発明の第２実施形態の復調回路のシ
ンボルタイミング再生回路の構成図である。
【図６】図６は、図５に示すタイミングエラー検出回路
の処理を説明するための図である。
【図７】図７は、図５に示すタイミングエラー検出回路
の一例の構成図である。
【図８】図８は、図７に示す振幅検出回路、補間回路お
よび差分検出回路の実現例の回路図である。
【図９】図９は、本発明の第３実施形態の受信装置の構
成図である。
【図１０】図１０は、従来の復調回路の構成図である。
【符号の説明】
１１…サンプルタイミング決定回路、１２…ループフィ
ルタ回路、１３…タイミングエラー検出回路、１１０…
入力端子、１１１…局部発振回路、１１２…同相検波回
路、１１３…移相回路、１１４…直交検波回路、１１
５，１１６…増幅回路、１１８，１１９…ＬＰＦ回路、
１２０，１２１…Ａ／Ｄ変換回路、１０1，１０2 …補
間回路、１３０…複素乗算回路、１３１，１３２…ロー
ルオフフィルタ回路、１３３…位相検出回路、１３４…
ループフィルタ回路、１３５…数値制御発振回路、１３
６，１３７…信号変換回路、１４５…シンボルデコード
回路、１４６…シンボルタイミング再生回路、１４７…
ＡＧＣ回路、１４８…ＰＷＭ信号生成回路、１４９…ロ
ーパスフィルタ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5K004 AA05 FA05 FH01 FH04 FH08 FJ14 5K047 AA05 EE02 GG11 MM13 MM33 MM38 MM45 MM60

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】信号に含まれる所定のシンボル周期で配置
    されたシンボルのタイミングエラーを検出するタイミン
    グエラー検出回路において、 前記信号をシンボルレートの２倍以上の周波数でサンプ
    リングするサンプリング回路と、 前記信号内の前記サンプリングされた位置の振幅を検出
    する振幅検出回路と、 前記検出された複数の振幅の差分に基づいて、前記タイ
    ミングエラーを検出する検出回路とを有するタイミング
    エラー検出回路。
  2. 【請求項２】前記信号は、位相シフト変調された信号で
    ある請求項１に記載のタイミングエラー検出回路。
  3. 【請求項３】信号に含まれる所定のシンボル周期Ｔで配
    置されたシンボルのタイミングエラーを検出するタイミ
    ングエラー検出回路において、 前記信号をシンボルレートの４倍の周波数でサンプリン
    グするサンプリング回路と、 前記信号内の前記サンプリングされた位置の振幅を検出
    する振幅検出回路と、 予め想定されたシンボルが現れる時刻を「０」および
    「Ｔ」とした場合に、時刻「Ｔ／４」について前記検出
    された振幅と時刻「３Ｔ／４」について前記検出された
    振幅との大小関係および差分に基づいて、前記タイミン
    グエラーの方向および大きさを検出する検出回路とを有
    するタイミングエラー検出回路。
  4. 【請求項４】前記信号は、位相シフト変調された信号で
    ある請求項３に記載のタイミングエラー検出回路。
  5. 【請求項５】信号に含まれる所定のシンボル周期Ｔで配
    置されたシンボルのタイミングエラーを検出するタイミ
    ングエラー検出回路において、 前記信号をシンボルレートの２倍の周波数でサンプリン
    グするサンプリング回路と、 予め想定されたシンボルが現れる時刻を「０」および
    「Ｔ」とした場合に、前記サンプリングされた時刻
    「０」のデータおよび時刻「Ｔ／２」のデータとを用い
    て時刻「Ｔ／４」のデータを生成し、前記サンプリング
    された時刻「Ｔ／２」のデータおよび時刻「Ｔ」のデー
    タとを用いて、時刻「３Ｔ／４」のデータを生成する補
    間回路と、 前記時刻「Ｔ／４」のデータおよび時刻「３Ｔ／４」の
    データから当該位置の前記信号の振幅を検出する振幅検
    出回路と、 前記時刻「Ｔ／４」の振幅と時刻「３Ｔ／４」の振幅と
    の大小関係および差分に基づいて、前記タイミングエラ
    ーの方向および大きさを検出する検出回路とを有するタ
    イミングエラー検出回路。
  6. 【請求項６】前記信号は、位相シフト変調された信号で
    ある請求項５に記載のタイミングエラー検出回路。
  7. 【請求項７】信号に含まれる所定のシンボル周期で配置
    されたシンボルのタイミングエラーを検出し、当該検出
    したタイミングエラーに基づいて、前記信号のシンボル
    タイミングを再生するシンボルタイミング再生回路と、 前記シンボルタイミングが再生された信号のキャリア再
    生を行うキャリア再生回路と、 前記キャリア再生された信号に含まれる前記シンボルを
    デコードするシンボルデコード回路とを有し、 前記シンボルタイミング再生回路は、 前記信号をシンボルレートの２倍以上の周波数でサンプ
    リングするサンプリング回路と、 前記信号内の前記サンプリングされた位置の振幅を検出
    する振幅検出回路と、 前記検出された複数の振幅の差分に基づいて、前記タイ
    ミングエラーを検出する検出回路と、 前記検出されたタイミングエラーに基づいて、前記信号
    に補間処理を行ってシンボルタイミングを再生する補間
    回路とを有する復調回路。
  8. 【請求項８】前記信号は、位相シフト変調された信号で
    ある請求項７に記載の復調回路。
  9. 【請求項９】信号に含まれる所定のシンボル周期で配置
    されたシンボルのタイミングエラーを検出し、当該検出
    したタイミングエラーに基づいて、前記信号のシンボル
    タイミングを再生するシンボルタイミング再生回路と、 前記シンボルタイミングが再生された信号のキャリア再
    生を行うキャリア再生回路と、 前記キャリア再生された信号に含まれる前記シンボルを
    デコードするシンボルデコード回路とを有し、 前記シンボルタイミング再生回路は、 前記信号をシンボルレートの４倍の周波数でサンプリン
    グするサンプリング回路と、 前記信号内の前記サンプリングされた位置の振幅を検出
    する振幅検出回路と、 予め想定されたシンボルが現れる時刻を「０」および
    「Ｔ」とした場合に、時刻「Ｔ／４」について前記検出
    された振幅と時刻「３Ｔ／４」について前記検出された
    振幅との大小関係および差分に基づいて、前記タイミン
    グエラーの方向および大きさを検出する検出回路と、 前記検出されたタイミングエラーに基づいて、前記信号
    に補間処理を行ってシンボルタイミングを再生する補間
    回路とを有する復調回路。
  10. 【請求項１０】前記信号は、位相シフト変調された信号
    である請求項９に記載の復調回路。
  11. 【請求項１１】信号に含まれる所定のシンボル周期で配
    置されたシンボルのタイミングエラーを検出し、当該検
    出したタイミングエラーに基づいて、前記信号のシンボ
    ルタイミングを再生するシンボルタイミング再生回路
    と、 前記シンボルタイミングが再生された信号のキャリア再
    生を行うキャリア再生回路と、 前記キャリア再生された信号に含まれる前記シンボルを
    デコードするシンボルデコード回路とを有し、 前記シンボルタイミング再生回路は、 前記信号をシンボルレートの２倍の周波数でサンプリン
    グするサンプリング回路と、 前記サンプリングされた時刻「０」のデータおよび時刻
    「Ｔ／２」のデータとを用いて時刻「Ｔ／４」のデータ
    を生成し、前記サンプリングされた時刻「Ｔ／２」のデ
    ータおよび時刻「Ｔ」のデータとを用いて、時刻「３Ｔ
    ／４」のデータを生成する第１の補間回路と、 前記時刻「Ｔ／４」のデータおよび時刻「３Ｔ／４」の
    データから当該位置の前記信号の振幅を検出する振幅検
    出回路と、 前記時刻「Ｔ／４」の振幅と時刻「３Ｔ／４」の振幅と
    の大小関係および差分に基づいて、前記タイミングエラ
    ーの方向および大きさを検出する検出回路と、 前記検出されたタイミングエラーに基づいて、前記信号
    に補間処理を行ってシンボルタイミングを再生する第２
    の補間回路とを有する復調回路。
  12. 【請求項１２】前記信号は、位相シフト変調された信号
    である請求項１１に記載の復調回路。
  13. 【請求項１３】信号に含まれる所定のシンボル周期で配
    置されたシンボルのタイミングエラーを検出するタイミ
    ングエラー検出方法において、 前記信号をシンボルレートの２倍以上の周波数でサンプ
    リングし、 前記信号内の前記サンプリングされた位置の振幅を検出
    し、 前記検出された複数の振幅の差分に基づいて、前記タイ
    ミングエラーを検出するタイミングエラー検出方法。
  14. 【請求項１４】前記信号は、位相シフト変調された信号
    である請求項１３に記載のタイミングエラー検出方法。
  15. 【請求項１５】信号に含まれる所定のシンボル周期Ｔで
    配置されたシンボルのタイミングエラーを検出するタイ
    ミングエラー検出方法において、 前記信号をシンボルレートの４倍の周波数でサンプリン
    グし、 前記信号内の前記サンプリングされた位置の振幅を検出
    し、 予め想定されたシンボルが現れる時刻を「０」および
    「Ｔ」とした場合に、時刻「Ｔ／４」について前記検出
    された振幅と時刻「３Ｔ／４」について前記検出された
    振幅との大小関係および差分に基づいて、前記タイミン
    グエラーの方向および大きさを検出するタイミングエラ
    ー検出方法。
  16. 【請求項１６】前記信号は、位相シフト変調された信号
    である請求項１５に記載のタイミングエラー検出方法。
  17. 【請求項１７】信号に含まれる所定のシンボル周期Ｔで
    配置されたシンボルのタイミングエラーを検出するタイ
    ミングエラー検出方法において、 前記信号をシンボルレートの２倍の周波数でサンプリン
    グし、 予め想定されたシンボルが現れる時刻を「０」および
    「Ｔ」とした場合に、前記サンプリングされた時刻
    「０」のデータおよび時刻「Ｔ／２」のデータとを用い
    て時刻「Ｔ／４」のデータを生成し、 前記サンプリングされた時刻「Ｔ／２」のデータおよび
    時刻「Ｔ」のデータとを用いて、時刻「３Ｔ／４」のデ
    ータを生成し、 前記時刻「Ｔ／４」のデータおよび時刻「３Ｔ／４」の
    データから当該位置の前記信号の振幅を検出し、 前記時刻「Ｔ／４」の振幅と時刻「３Ｔ／４」の振幅と
    の大小関係および差分に基づいて、前記タイミングエラ
    ーの方向および大きさを検出するタイミングエラー検出
    方法。
  18. 【請求項１８】前記信号は、位相シフト変調された信号
    である請求項１７に記載のタイミングエラー検出方法。
  19. 【請求項１９】所定のシンボル周期で配置されたシンボ
    ルを含む信号をシンボルレートの２倍以上の周波数でサ
    ンプリングし、 前記信号内の前記サンプリングされた位置の振幅を検出
    し、 前記検出された複数の振幅の差分に基づいて、前記タイ
    ミングエラーを検出し、 前記検出されたタイミングエラーに基づいて、前記信号
    に補間処理を行ってシンボルタイミングを再生し、 前記シンボルタイミングが再生された信号のキャリア再
    生を行い、 前記キャリア再生された信号に含まれる前記シンボルを
    デコードする復調方法。
  20. 【請求項２０】前記信号は、位相シフト変調された信号
    である請求項１９に記載の復調方法。
  21. 【請求項２１】所定のシンボル周期で配置されたシンボ
    ルを含む信号をシンボルレートの４倍の周波数でサンプ
    リングし、 前記信号内の前記サンプリングされた位置の振幅を検出
    し、 予め想定されたシンボルが現れる時刻を「０」および
    「Ｔ」とした場合に、時刻「Ｔ／４」について前記検出
    された振幅と時刻「３Ｔ／４」について前記検出された
    振幅との大小関係および差分に基づいて、前記タイミン
    グエラーの方向および大きさを検出し、 前記検出されたタイミングエラーに基づいて、前記信号
    に補間処理を行ってシンボルタイミングを再生し、 前記シンボルタイミングが再生された信号のキャリア再
    生を行い、 前記キャリア再生された信号に含まれる前記シンボルを
    デコードする復調方法。
  22. 【請求項２２】前記信号は、位相シフト変調された信号
    である請求項２１に記載の復調方法。
  23. 【請求項２３】所定のシンボル周期で配置されたシンボ
    ルを含む信号をシンボルレートの２倍の周波数でサンプ
    リングし、 予め想定されたシンボルが現れる時刻を「０」および
    「Ｔ」とした場合に、前記サンプリングされた時刻
    「０」のデータおよび時刻「Ｔ／２」のデータとを用い
    て時刻「Ｔ／４」のデータを生成し、 前記サンプリングされた時刻「Ｔ／２」のデータおよび
    時刻「Ｔ」のデータとを用いて、時刻「３Ｔ／４」のデ
    ータを生成し、 前記時刻「Ｔ／４」のデータおよび時刻「３Ｔ／４」の
    データから当該位置の前記信号の振幅を検出し、 前記時刻「Ｔ／４」の振幅と時刻「３Ｔ／４」の振幅と
    の大小関係および差分に基づいて、前記タイミングエラ
    ーの方向および大きさを検出し、 前記検出されたタイミングエラーに基づいて、前記信号
    に補間処理を行ってシンボルタイミングを再生し、 前記シンボルタイミングが再生された信号のキャリア再
    生を行い、 前記キャリア再生された信号に含まれる前記シンボルを
    デコードする復調方法。
  24. 【請求項２４】前記信号は、位相シフト変調された信号
    である請求項２３に記載の復調方法。
JP2000027365A 2000-01-31 2000-01-31 タイミングエラー検出回路および復調回路とその方法 Expired - Fee Related JP4366808B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000027365A JP4366808B2 (ja) 2000-01-31 2000-01-31 タイミングエラー検出回路および復調回路とその方法
US09/771,743 US6996193B2 (en) 2000-01-31 2001-01-29 Timing error detection circuit, demodulation circuit and methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000027365A JP4366808B2 (ja) 2000-01-31 2000-01-31 タイミングエラー検出回路および復調回路とその方法

Publications (2)

Publication Number Publication Date
JP2001217889A true JP2001217889A (ja) 2001-08-10
JP4366808B2 JP4366808B2 (ja) 2009-11-18

Family

ID=18552947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000027365A Expired - Fee Related JP4366808B2 (ja) 2000-01-31 2000-01-31 タイミングエラー検出回路および復調回路とその方法

Country Status (2)

Country Link
US (1) US6996193B2 (ja)
JP (1) JP4366808B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7010073B2 (en) * 2001-01-19 2006-03-07 Qualcomm, Incorporated Delay lock loops for wireless communication systems
KR100893421B1 (ko) * 2001-04-16 2009-04-17 톰슨 라이센싱 고선명 텔레비전 수신기용 복조기
US6738608B2 (en) 2002-02-12 2004-05-18 Qualcomm Incorporated Frequency-timing control loop for wireless communication systems
DE10248052B4 (de) * 2002-10-15 2009-12-24 Infineon Technologies Ag Vorrichtung und Verfahren zum Nachführen eines Abtastzeitpunktes in Funkempfängern
KR100660839B1 (ko) * 2004-10-07 2006-12-26 삼성전자주식회사 Ａｔｓｃ 수신기에서의 결합된 심볼 타이밍 및 캐리어위상 복원 회로
FR2877787A1 (fr) * 2004-11-09 2006-05-12 St Microelectronics Sa Dispositif d'estimation d'erreur de boucle de correction de cadence pour demodulateur numerique
JP4213132B2 (ja) * 2005-03-28 2009-01-21 富士通マイクロエレクトロニクス株式会社 タイミングリカバリ回路及び間引きクロック生成方法
US7411531B2 (en) * 2006-06-30 2008-08-12 Agere Systems Inc. Methods and apparatus for asynchronous sampling of a received signal at a downsampled rate
KR101339424B1 (ko) * 2007-07-16 2013-12-09 삼성전자주식회사 샘플링 주파수 오프셋 추정 방법, 샘플링 주파수 오프셋추정 장치 및 그 장치를 구비하는 샘플링 타이밍 복원 루프
US8295404B1 (en) * 2008-05-16 2012-10-23 Qualcomm Atheros, Inc. Timing tracker for DPSK receiver
US8971424B2 (en) * 2010-05-31 2015-03-03 Ceragon Networks Ltd. Combining pilot-symbol-based phase estimation with data-symbol-based phase estimation
GB2506458B (en) * 2013-01-15 2015-01-14 Imagination Tech Ltd Method and circuit for controlling an automatic gain control circuit
US8976907B2 (en) 2013-01-17 2015-03-10 Harris Corporation Bit synchronizer for detecting symbol timing error for high order modulation using a trajectory mid-point rotation and related methods
US9819456B1 (en) 2016-10-17 2017-11-14 Seagate Technology Llc Preamble detection and frequency offset determination
US10164760B1 (en) 2016-10-18 2018-12-25 Seagate Technology Llc Timing excursion recovery
US10152457B1 (en) 2016-10-25 2018-12-11 Seagate Technology Llc Target parameter adaptation
US10277718B1 (en) 2016-11-22 2019-04-30 Seagate Technology Llc Preamble defect detection and mitigation
US10084553B1 (en) * 2016-12-22 2018-09-25 Seagate Technology Llc Iterative recovery from baseline or timing disturbances
US9979573B1 (en) 2016-12-23 2018-05-22 Seagate Technology Llc Position error signal burst demodulation
US9954537B1 (en) 2016-12-23 2018-04-24 Seagate Technology Llc Wide frequency range clock generation with phase interpolation
US9998136B1 (en) 2017-02-17 2018-06-12 Seagate Technology Llc Loop consistency using multiple channel estimates
US10382166B1 (en) 2017-02-22 2019-08-13 Seagate Technology Llc Constrained receiver parameter optimization
US9928854B1 (en) 2017-05-03 2018-03-27 Seagate Technology Llc MISO equalization with ADC averaging

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE34206E (en) * 1988-10-24 1993-03-30 Northern Telecom Limited Method and apparatus for timing recovery
EP0434355A3 (en) * 1989-12-18 1993-02-24 Nec Corporation Differential phase demodulator for psk-modulated signals
US5235622A (en) * 1990-06-26 1993-08-10 Nec Corporation Clock recovery circuit with open-loop phase estimator and wideband phase tracking loop
NL9100065A (nl) * 1991-01-16 1992-08-17 Philips Nv Werkwijze en inrichting voor het opwekken van een kloksignaal uit een biphase gemoduleerd digitaal signaal.
JP3134426B2 (ja) * 1991-11-29 2001-02-13 日本電気株式会社 シンボル同期回路
JP3491480B2 (ja) * 1997-02-13 2004-01-26 三菱電機株式会社 タイミング再生回路及びこれを用いた復調器
JP3586116B2 (ja) * 1998-09-11 2004-11-10 エヌイーシー三菱電機ビジュアルシステムズ株式会社 画質自動調整装置及び表示装置
JP3968546B2 (ja) * 1998-12-08 2007-08-29 ソニー株式会社 情報処理装置および方法、並びに提供媒体
KR100287867B1 (ko) * 1998-12-31 2001-05-02 구자홍 디지털 텔레비전의 타이밍 복원 장치

Also Published As

Publication number Publication date
JP4366808B2 (ja) 2009-11-18
US6996193B2 (en) 2006-02-07
US20010017902A1 (en) 2001-08-30

Similar Documents

Publication Publication Date Title
JP4366808B2 (ja) タイミングエラー検出回路および復調回路とその方法
CA2025232C (en) Carrier recovery system
CN101005480B (zh) 解调电路和解调方法
US4518922A (en) Decision-directed, automatic frequency control technique for non-coherently demodulated M-ARY frequency shift keying
JP3575883B2 (ja) ディジタル復調器
EP0373405B1 (en) Automatic frequency control in the presence of data
JP2000278341A (ja) 直交位相復調回路
US8125258B2 (en) Phase synchronization device and phase synchronization method
US20210367635A1 (en) Single channel receiver and receiving method
US7046743B2 (en) Demodulator for demodulating digital modulated signals
JPH1041992A (ja) 準同期検波復調装置
JP3120136B2 (ja) Ｔｄｍａデータ受信装置
JP3489493B2 (ja) シンボル同期装置および周波数ホッピング受信装置
JP4449144B2 (ja) キャリア再生装置およびその方法と受信装置
JP4139814B2 (ja) 周波数誤差検出方法、受信方法、及び送受信方法
JP4292667B2 (ja) 受信装置およびその方法
JP2002094585A (ja) 受信装置、フィルタ回路制御装置およびそれらの方法
JP3623185B2 (ja) 受信データ復調機
JP2003234790A (ja) Ｆｓｋ復調信号の中心レベル検出補正回路
JP4282495B2 (ja) クロック再生回路
JP2002094586A (ja) フィルタ回路およびその方法と受信装置およびその方法
JP3382892B2 (ja) 階層化伝送における位相変調信号をデジタル復調してフレーム同期パターン検出を行う方法及びその装置
JP2003110641A (ja) 復調装置
JP4803079B2 (ja) 復調装置
JP2001257653A (ja) 搬送波選択装置およびその方法と受信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090817

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees