JP4213132B2 - タイミングリカバリ回路及び間引きクロック生成方法 - Google Patents
タイミングリカバリ回路及び間引きクロック生成方法 Download PDFInfo
- Publication number
- JP4213132B2 JP4213132B2 JP2005093004A JP2005093004A JP4213132B2 JP 4213132 B2 JP4213132 B2 JP 4213132B2 JP 2005093004 A JP2005093004 A JP 2005093004A JP 2005093004 A JP2005093004 A JP 2005093004A JP 4213132 B2 JP4213132 B2 JP 4213132B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- thinning
- clock signal
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 36
- 238000011084 recovery Methods 0.000 title claims description 32
- 230000010355 oscillation Effects 0.000 claims description 24
- 238000001514 detection method Methods 0.000 claims 3
- 230000001360 synchronised effect Effects 0.000 claims 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 25
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 25
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 24
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 24
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 14
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 238000004364 calculation method Methods 0.000 description 10
- 238000001914 filtration Methods 0.000 description 9
- 230000010363 phase shift Effects 0.000 description 7
- 238000005070 sampling Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 4
- 230000001934 delay Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 101001104100 Homo sapiens Rab effector Noc2 Proteins 0.000 description 2
- 102100040095 Rab effector Noc2 Human genes 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000037303 wrinkles Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000001261 isocyanato group Chemical group *N=C=O 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
- H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
- H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
21 第2の間引き回路
22 第1のNCO
23 第2のNCO
24 位相比較&ループフィルタ
31 クロック制御回路
32 フリップフロップ
33 デジタルフィルタ
34 位相比較器
35 ループフィルタ
36 NCO
37 タップ係数演算部
41 クロック制御回路
42 フリップフロップ
43 デジタルフィルタ
44 タップ係数演算部
45 NCO
Claims (10)
- 第1のタイミング信号を出力端に出力する第1の発振回路と、
第2のタイミング信号を出力端に出力する第2の発振回路と、
第1のクロック信号の供給端と該第1の発振回路の該出力端とに結合され該第1のタイミング信号に応じて該第1のクロック信号のパルスを間引いた第2のクロック信号を出力端に出力する第1の間引き回路と、
該第1の間引き回路の該出力端と該第2の発振回路の該出力端に結合され該第2のタイミング信号に応じて該第2のクロック信号のパルスを間引いた第3のクロック信号を生成する第2の間引き回路
を含み、該第1のタイミング信号及び該第2のタイミング信号の何れか一方は固定の周期を有し他方はフィードバック制御に応じた周期を有することを特徴とするタイミングリカバリ回路。 - 該第1の間引き回路は第1のデータ信号の供給端に更に結合され該第1のデータ信号から該第2のクロック信号に同期した第2のデータ信号を生成して該第2のデータ信号を出力し、該第2の間引き回路は該第2のデータ信号から該第3のクロック信号に同期した第3のデータ信号を生成して該第3のデータ信号を出力端に出力することを特徴とする請求項1記載のタイミングリカバリ回路。
- 該第2の間引き回路の出力端に結合され該第3のデータ信号の位相に応じた位相検出信号を出力する回路と、
該位相検出回路に結合され該位相検出信号を入力とするループフィルタ
を更に含み、該第1の発振回路及び該第2の発振回路の何れか一方のみが該ループフィルタの出力に結合されることを特徴とする請求項2記載のタイミングリカバリ回路。 - 該第1の間引き回路は、
該第1のデータ信号の位相を調整する回路と、
該位相調整後の第1のデータ信号を該第2のクロック信号に同期してラッチすることにより該第2のデータ信号を生成する回路
を含み、該第2の間引き回路は、
該第2のデータ信号の位相を調整する回路と、
該位相調整後の第2のデータ信号を該第3のクロック信号に同期してラッチすることにより該第3のデータ信号を生成する回路
を含むことを特徴とする請求項3記載のタイミングリカバリ回路。 - 該第1のデータ信号の位相を調整する該回路は該第1のタイミング信号に応じて該第1のデータ信号の位相を調整し、該第2のデータ信号の位相を調整する該回路は該第2のタイミング信号に応じて該第2のデータ信号の位相を調整することを特徴とする請求項4記載のタイミングリカバリ回路。
- 該第1のデータ信号の位相を調整する該回路及び該第2のデータ信号の位相を調整する該回路はデジタルフィルタであることを特徴とする請求項5記載のタイミングリカバリ回路。
- 該第1の発振回路及び該第2の発振回路は数値制御発振器であることを特徴とする請求項1記載のタイミングリカバリ回路。
- 該第1の発振回路及び該第2の発振回路はそれぞれ異なる初期値から発振動作を開始することを特徴とする請求項1記載のタイミングリカバリ回路。
- 出力データ信号の位相に基づいたフィードバック制御により第1のクロック信号のパルスを間引いて第2のクロック信号を生成し、該フィードバック制御により入力データ信号のサンプル点を位相調整するとともに該第2のクロック信号に合わせて間引くことにより該出力データ信号を生成するタイミングリカバリ回路において、該第2のクロック信号を生成する間引きクロック生成方法であって、
該第1のクロック信号のパルスを間引いて中間クロック信号を生成する第1の間引き段階と、
該中間クロック信号のパルスを間引いて該第2のクロック信号を生成する第2の間引き段階
を含み、該第1の間引き段階と該第2の間引き段階の何れか一方は該フィードバック制御に基づいた周期でパルスを間引き他方は固定の周期でパルスを間引くことを特徴とする間引きクロック生成方法。 - 該第1の間引き段階は該入力データ信号のサンプル点を位相調整するとともに該中間クロック信号に合わせて間引くことにより中間データ信号を生成し、該第2の間引き段階は該中間データ信号のサンプル点を位相調整するとともに該第2のクロック信号に合わせて間引くことにより該出力データ信号を生成することを特徴とする請求項9記載の間引きクロック生成方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005093004A JP4213132B2 (ja) | 2005-03-28 | 2005-03-28 | タイミングリカバリ回路及び間引きクロック生成方法 |
US11/357,031 US7173994B2 (en) | 2005-03-28 | 2006-02-21 | Timing recovery circuit with multiple stages |
CN2006100568528A CN1842070B (zh) | 2005-03-28 | 2006-03-09 | 具有多级的定时恢复电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005093004A JP4213132B2 (ja) | 2005-03-28 | 2005-03-28 | タイミングリカバリ回路及び間引きクロック生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006279332A JP2006279332A (ja) | 2006-10-12 |
JP4213132B2 true JP4213132B2 (ja) | 2009-01-21 |
Family
ID=37030914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005093004A Expired - Fee Related JP4213132B2 (ja) | 2005-03-28 | 2005-03-28 | タイミングリカバリ回路及び間引きクロック生成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7173994B2 (ja) |
JP (1) | JP4213132B2 (ja) |
CN (1) | CN1842070B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5108407B2 (ja) | 2007-07-25 | 2012-12-26 | 富士通セミコンダクター株式会社 | シンボルタイミングリカバリ回路 |
CN101286797B (zh) * | 2008-05-19 | 2011-12-28 | 中兴通讯股份有限公司 | 基于obsai协议的定时信号传递方法及系统 |
JP5560778B2 (ja) * | 2010-03-05 | 2014-07-30 | 日本電気株式会社 | クロック乗せ換え回路、及びクロック乗せ換え方法 |
US8897656B2 (en) * | 2010-07-08 | 2014-11-25 | Em Photonics, Inc. | Synchronizing phases of multiple opitcal channels |
US9088328B2 (en) | 2011-05-16 | 2015-07-21 | Intel Mobile Communications GmbH | Receiver of a mobile communication device |
US8826062B2 (en) | 2011-05-23 | 2014-09-02 | Intel Mobile Communications GmbH | Apparatus for synchronizing a data handover between a first clock domain and a second clock domain through phase synchronization |
DE112014002351T5 (de) * | 2013-05-10 | 2016-01-21 | Mitsubishi Electric Corporation | Signalverarbeitungsgerät |
WO2020012550A1 (ja) * | 2018-07-10 | 2020-01-16 | 株式会社ソシオネクスト | 位相同期回路、送受信回路及び集積回路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4896334A (en) * | 1988-10-24 | 1990-01-23 | Northern Telecom Limited | Method and apparatus for timing recovery |
US5539784A (en) * | 1994-09-30 | 1996-07-23 | At&T Corp. | Refined timing recovery circuit |
US6819514B1 (en) * | 1996-04-30 | 2004-11-16 | Cirrus Logic, Inc. | Adaptive equalization and interpolated timing recovery in a sampled amplitude read channel for magnetic recording |
KR100195756B1 (ko) * | 1996-09-30 | 1999-06-15 | 전주범 | 가변 레이트 복조기의 심볼 타이밍 복원 회로 |
EP0969636B1 (en) * | 1998-06-30 | 2007-04-25 | Lucent Technologies Inc. | Tracking carrier timing utilising frequency offset error signal |
US6363129B1 (en) * | 1998-11-09 | 2002-03-26 | Broadcom Corporation | Timing recovery system for a multi-pair gigabit transceiver |
JP3573627B2 (ja) | 1998-09-28 | 2004-10-06 | 富士通株式会社 | マルチレートシンボルタイミングリカバリ回路 |
US6414990B1 (en) * | 1998-09-29 | 2002-07-02 | Conexant Systems, Inc. | Timing recovery for a high speed digital data communication system based on adaptive equalizer impulse response characteristics |
KR100287867B1 (ko) * | 1998-12-31 | 2001-05-02 | 구자홍 | 디지털 텔레비전의 타이밍 복원 장치 |
JP4366808B2 (ja) * | 2000-01-31 | 2009-11-18 | ソニー株式会社 | タイミングエラー検出回路および復調回路とその方法 |
US6901126B1 (en) * | 2000-06-30 | 2005-05-31 | Texas Instruments Incorporated | Time division multiplex data recovery system using close loop phase and delay locked loop |
US6590426B2 (en) * | 2000-07-10 | 2003-07-08 | Silicon Laboratories, Inc. | Digital phase detector circuit and method therefor |
US6985549B1 (en) * | 2000-10-20 | 2006-01-10 | Ati Research, Inc. | Blind cost criterion timing recovery |
US6636120B2 (en) * | 2000-11-24 | 2003-10-21 | Texas Instruments Incorporated | Decimated digital phase-locked loop for high-speed implementation |
-
2005
- 2005-03-28 JP JP2005093004A patent/JP4213132B2/ja not_active Expired - Fee Related
-
2006
- 2006-02-21 US US11/357,031 patent/US7173994B2/en active Active
- 2006-03-09 CN CN2006100568528A patent/CN1842070B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1842070A (zh) | 2006-10-04 |
US20060214825A1 (en) | 2006-09-28 |
US7173994B2 (en) | 2007-02-06 |
JP2006279332A (ja) | 2006-10-12 |
CN1842070B (zh) | 2010-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4213132B2 (ja) | タイミングリカバリ回路及び間引きクロック生成方法 | |
JP4468298B2 (ja) | 適応的遅延調整を有する位相補間器 | |
CN101547296B (zh) | 延迟闭锁回路的电路及方法 | |
EP1903712B1 (en) | Signal interleaving for serial clock and data recovery | |
KR20040016898A (ko) | 클록 데이터 복원 시스템, 클록 생성 시스템 및 클록신호의 재샘플링 방법 | |
US9525425B2 (en) | Asynchronous sample rate converter | |
US20070127612A1 (en) | Apparatus and method for retiming data using phase-interpolated clock signal | |
JP2011188027A (ja) | 受信装置及びゲイン設定方法 | |
US7157953B1 (en) | Circuit for and method of employing a clock signal | |
US20140028363A1 (en) | Phase rotator based on voltage referencing | |
US6778106B2 (en) | Digital sample sequence conversion device | |
CN111404658B (zh) | 亚稳态校正方法 | |
CN116032252B (zh) | 一种数模接口时序控制电路 | |
JP2013005050A (ja) | クロック生成装置および電子機器 | |
JPWO2009069244A1 (ja) | 送信方法および送信装置 | |
US7072920B2 (en) | Method and apparatus for digital frequency conversion | |
US10873441B2 (en) | Method for synchronizing digital data sent in series | |
US8461884B2 (en) | Programmable delay circuit providing for a wide span of delays | |
WO2020246092A1 (ja) | 位相同期回路、電子装置、および、位相同期回路の制御方法 | |
JP3496664B2 (ja) | 乱数発生装置 | |
JP4972907B2 (ja) | ドットクロック再生回路 | |
JP3378831B2 (ja) | ビット同期回路 | |
JP4143703B2 (ja) | デジタル演算処理方法 | |
JP3957200B2 (ja) | 遅延制御装置 | |
JP3116600B2 (ja) | タイミングジェネレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080528 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081021 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081029 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |