CN111404658B - 亚稳态校正方法 - Google Patents

亚稳态校正方法 Download PDF

Info

Publication number
CN111404658B
CN111404658B CN202010224978.1A CN202010224978A CN111404658B CN 111404658 B CN111404658 B CN 111404658B CN 202010224978 A CN202010224978 A CN 202010224978A CN 111404658 B CN111404658 B CN 111404658B
Authority
CN
China
Prior art keywords
phase
metastability
clock signal
value
metastable state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010224978.1A
Other languages
English (en)
Other versions
CN111404658A (zh
Inventor
何卫锋
林初雄
孙亚男
裴秉玺
毛志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN202010224978.1A priority Critical patent/CN111404658B/zh
Publication of CN111404658A publication Critical patent/CN111404658A/zh
Application granted granted Critical
Publication of CN111404658B publication Critical patent/CN111404658B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0617—Systems characterised by the synchronising information used the synchronising signal being characterised by the frequency or phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提供了一种亚稳态校正方法，包括：求得第一时钟信号和第二时钟信号的第一相位差；判断所述第一相位差是否小于亚稳态窗口；如果小于亚稳态窗口并且连续两次小于亚稳态窗口情形之间的时间间隔小于临界值，延迟第二时钟信号使得所述第一时钟信号和所述第二时钟信号的第二相位差大于亚稳态窗口；延迟后的第二时钟信号连接同步器的输入端。在本发明提供的亚稳态校正方法中，在多时钟域和多电压域信号同步中，通过动态的改变输入同步器的时钟信号的相位，降低未来发生同步信号亚稳态的概率，提升电路的可靠性和性能。

Description

亚稳态校正方法
技术领域
本发明涉及信号传输领域，尤其是涉及亚稳态校正方法。
背景技术
在系统级芯片中，为了支持不同的功能，通常会集成多种部件。而为了实现更高的能效，这些部件会采用不同的工作频率和电压。在不同部件之间信号同步的时候，由于两个部件分别属于不同的电压域和时钟域，亚稳态问题将有可能发生。
通常当两个不同的时钟域具有相近的时钟频率、未知的相位关系时，亚稳态问题也会重复性地出现。这种电路中，通常采样的亚稳态校正方法是：首先发送端数据通过可变延迟线传输到接收端的同步器上；其次，接收端检测发送端时钟和接收端时钟之间的相位差，如果相位差过小，调节数据传输的可变延迟线，从而避免发送端数据和接收端时钟同时变化，避免造成亚稳态。这种方法在两个时钟域的时钟频率相近时，调节相位之后，两个时钟很长时间之后才会再次靠近，从而在长时间里减少了亚稳态。然而，如果两个时钟域具有差异很大的时钟频率，上述方法在调节完相位之后，两个时钟可能很快就再次靠近，从而导致亚稳态发生。因此，上述方法不适用于具有不同频率关系的跨时钟域同步中的亚稳态校正。
另外，有的方法通过偏斜反相器检测到亚稳态信号之后，可以通过调节时钟频率或者供电电压避免亚稳态问题再次发生。在当个时钟域中，这种校正方法通过增加频率或者提升电压，让电路拥有更长的时间从亚稳态中恢复出来。然而，当信号来自另一个时钟域时，由于相位和频率关系不确定，即使接收端调节了频率或者电压，亚稳态问题仍然会重复性地出现，因此这种方法也不适用于具有不同频率关系的跨时钟域同步中的亚稳态校正。
发明内容
本发明的目的在于提供亚稳态校正方法，可以校正具有不同频率关系的跨时钟域的信号的亚稳态。
为了达到上述目的，一种亚稳态校正方法，使用亚稳态校正装置对第一时钟信号和第二时钟信号发生的亚稳态进行校正，所述种亚稳态校正装置包括：同步器、计数器、相位选择器和相位调节器，所述亚稳态校正方法包括：
求得第一时钟信号和第二时钟信号的第一相位差；
判断所述第一相位差是否小于亚稳态窗口；
如果小于亚稳态窗口并且连续两次小于亚稳态窗口情形之间的时间间隔小于临界值，延迟第二时钟信号使得所述第一时钟信号和所述第二时钟信号的第二相位差大于亚稳态窗口；
延迟后的第二时钟信号连接同步器的输入端。
可选的，在所述的亚稳态校正方法中，所述第一相位差随着时间周期性变化，最终将小于亚稳态窗口。
可选的，在所述的亚稳态校正方法中，所述亚稳态窗口为预设值。
可选的，在所述的亚稳态校正方法中，延迟第二时钟信号的方法包括：相位选择器发送相位选择信号；相位调节器根据相位选择信号选择与相位选择信号对应的通道对所述第二时钟信号进行相位延迟。
可选的，在所述的亚稳态校正方法中，相位选择信号不同，所述第二时钟信号的相位延迟的角度不同。
可选的，在所述的亚稳态校正方法中，相位选择器发送相位选择信号的方法包括：相位选择器将TTM值与预设的临界值进行比较，若TTM值大于临界值，相位选择器不改变相位选择信号；若TTM值小于临界值，相位选择器将相位选择信号加一，若相位选择信号超过预设范围，则重新回到1。
可选的，在所述的亚稳态校正方法中，TTM值的获取方法包括：计数器在接收到上一次发生亚稳态的信号时开始计数得到TTM值，第二时钟信号每增加一个时钟周期，TTM值加一，当亚稳态再次发生时，同时将TTM值清零。
可选的，在所述的亚稳态校正方法中，相位调节器对所述第二时钟信号进行相位延迟包括：相位选择信号对应的为第几个通道，就选择第几个通道进行延迟，接着相位选择信号增加1，则选择下一个通道进行延迟，所有通道选择完之后回到到第一个通道。
可选的，在所述的亚稳态校正方法中，第一个通道不进行相位延迟。
可选的，在所述的亚稳态校正方法中，第二个通道对相位延迟180度。
可选的，在所述的亚稳态校正方法中，相位延迟的值能够使延迟后的TTM值达到最大化。
在本发明提供的亚稳态校正方法中，在多时钟域和多电压域信号同步中，通过动态的改变输入同步器的时钟信号的相位，降低未来发生同步信号亚稳态的概率，提升电路的可靠性和性能。
进一步的，亚稳态校正方法针对多个时钟信号之间的不同相位差，可以通过设计延迟线得到不同的相位校正值，从而满足不同相位差的亚稳态校正需求，同时满足多个不同频率差的时钟信号的亚稳态校正需求。
附图说明
图1为本发明实施例的跨时钟域信号同步的结构示意图；
图2为本发明实施例的第一时钟信号和第二时钟信号的时序图；
图3为本发明实施例的亚稳态校正分析图；
图4为本发明实施例的亚稳态校正装置的结构示意图；
图5为本发明实施例的亚稳态校正方法的流程图；
图6为本发明实施例的亚稳态校正过程的时序图；
图中：110-发送端、120-接受端、Tx_clk-第一时钟信号、Rx_clk-第二时钟信号、Tx_data-输入数据、ΔP1-第一个周期的第一相位差记作、ΔP2-第二个周期的第一相位差记作、TTMD-D点到下一次亚稳态问题发生的时间、TTMmax-C点到下一次亚稳态问题发生的时间、W-亚稳态窗口、ΔP-延迟相位、1-第一时刻、2-第二时刻、3-第三时刻、4-第四时刻。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
如图1是一个跨时钟域信号同步的例子，这里以两个时钟域作为例子，在其他实施例中，还可以有更多的时钟域。其中，发送端110记作Tx，发送端时钟为第一时钟信号Tx_clk；接收端120记作Rx，接收端时钟为第二时钟信号Rx_clk，发送端110还连接有输入数据Tx_data。在该例子中，第一时钟信号Tx_clk和第二时钟信号Rx_clk具有不同的时钟频率，且时钟频率比值近似为1。如图2，可以看到，第一时钟信号Tx_clk和第二时钟信号Rx_clk的第一个周期的第一相位差记作ΔP1，第二个周期的第一相位差记作ΔP2，ΔP2<ΔP1，可以看出两个时钟周期之间的第一相位差在随着时间发生变化，在其他实施例中有很多个周期的第一相位差，在这里就选举第一个周期和第二个周期的作为例子。
参照图3，横坐标为时钟周期，纵坐标为第一相位差。发明人发现，所述第一相位差随着时间周期性变化，最终将小于亚稳态窗口，且当第一相位差将为0时，下一个第一相位差将从2π开始再重新变化，具有周期性。具体的，如图3中所示，当第一相位差逐渐减少到小于电路的亚稳态窗口W(亚稳态窗口为预设值)时，会发生亚稳态。例如，图中A点首次发生了亚稳态。如果不采用任何校正方法，A点的下一个周期，两个时钟之间的第一相位差仍然小于电路的亚稳态窗口W，所以B点仍然为亚稳态。此时，如果通过相位调节，调节后的第一相位差ΔPc，则如图中所示，C点具有远大于亚稳态窗口W的相位差，因此不会有亚稳态发生。同时，C点处的相位差要经过很多个周期才会再低于亚稳态窗口W。从C点到下一次亚稳态问题发生的时间为最大TTMmax。同理，如果将A点的相位调节至D点，类似地，D点的第一相位差ΔPD大于亚稳态窗口W，因此同样可以避免亚稳态的发生。此时，D点到下一次亚稳态问题发生的时间为TTMD，该值小于TTMmax。如果将TTMD认为是可接受的最小亚稳态间隔时间(在本发明的其他实施例中，可以以亚稳态窗口W外的其他的点作为标准)，那么，将A点的第一相位差由ΔPA调节至C点的第一相位差ΔPC和D点的第一相位差ΔPD之间的任意相位，均可以避免亚稳态，同时大大降低未来发生亚稳态发生的概率。
因此本发明提供了一种亚稳态校正方法，使用亚稳态校正装置对第一时钟信号和第二时钟信号发生的亚稳态进行校正，参照图4和，参照图5，所述种亚稳态校正装置包括：同步器100、计数器200、相位选择器300和相位调节器400所述亚稳态校正方法包括：
S11：求得第一时钟信号和第二时钟信号的第一相位差；
S12：判断所述第一相位差是否小于亚稳态窗口；
S13：如果小于亚稳态窗口并且连续两次小于亚稳态窗口情形之间的时间间隔小于临界值，延迟第二时钟信号使得所述第一时钟信号和所述第二时钟信号的第二相位差大于亚稳态窗口；
S14：延迟后的第二时钟信号连接同步器的输入端。
其中，延迟第二时钟信号Rx_clk的方法包括：相位选择器300发送相位选择信号；相位调节器400根据相位选择信号选择与相位选择信号对应的通道对所述第二时钟信号Rx_clk进行相位延迟。相位选择信号不同，第二时钟信号Rx_clk的相位延迟的角度不同。
进一步的，TTM值的获取方法包括：计数器200在接收到上一次发生亚稳态的信号时开始计数得到TTM值，第二时钟信号每增加一个时钟周期，TTM值加一，当亚稳态再次发生时，同时将TTM值清零。图4是亚稳态校正的具体实施方式。首先，亚稳态校正装置包括一个TTM值(Time to next metastability,距离下一次亚稳态发生的时间间隔)的计数器200。该计数器200在接收到亚稳态发生信号时，开始计数。该计数器200在第二时钟信号Rx_clk的每一个时钟周期增加计数，该计数的值记作TTM值。当亚稳态再次发生时，该TTM值将被传递到相位选择器300，同时将计数器200的值清零。相位选择器300将TTM值与预设的临界值进行比较，若TTM值大于临界值，相位选择器300不改变相位选择信号；若TTM值小于临界值，相位选择器300将相位选择信号加一，若相位选择信号超过预设的临界值，则TTM值重新回到1。相位调节器400具有多个通道，包括一条直接将第二时钟信号Rx_clk直接输出的通道“1”，将第二时钟信号Rx_clk反相的通道“2”，以及若干条通过可变延迟线产生不同相位调节值的通道。例如，假设相位调节器400具有4个通道，当前选择的相位为通道“2”且TTM值小于临界值，则下一次选择通道“3”；当前选择的相位若为通道“4”且TTM值小于临界值，则下一次选择通道为“1”(第一通道)。相位调节器400输出调节后的第二时钟信号Rx_clk。接收端Rx可以为同步器100，第二时钟信号Rx_clk将被作为同步器100的时钟，用于同步数据。
进一步的，相位调节器400对所述第二时钟信号Rx_clk进行相位延迟包括：相位选择信号为第几个通道，就选择第几个通道进行延迟，接着相位选择信号增加1，则选择下一个通道进行延迟，所有相位通道选择完之后回到到第一个相位通道，本实施例中，第一个通道不进行相位延迟，第二个通道对相位延迟180度。其余通道延迟相位值相位延迟的值能够使延迟后的TTM值达到最大化。即，相位延迟的值可以使得相位延迟后，离可能发生亚稳态的时间间隔尽可能最大，而通道的个数可以根据实际情况确定。
如图6展示了本发明的一次亚稳态校正过程。在第一时刻1，输入数据Tx_data在第二时钟信号Rx_clk上升的同时发生变化，此时将可能发生亚稳态。如果不采用任何措施，在一些频率关系下，在第二时刻2，即下一个时钟周期，仍会发生亚稳态。此时，通过将第二时钟信号Rx_clk的相位进行延迟，延迟相位为ΔP，可以看到，在第三时刻3和第四时刻4，亚稳态均不再发生。当数据在跨时钟域传输时，当发送端Tx数据发生变化的时间和接收端Rx时钟上升的时间离得过近时，有可能发生亚稳态问题。亚稳态会降低电路的可靠性以及信号同步的效率。因此，我们设计了亚稳态问题校正方法，在接收端上，动态地改变时钟相位，避免发送端数据和接收端时钟同时发生变化，从而降低了亚稳态的概率。
综上，在本发明实施例提供的亚稳态校正方法中，在多时钟域和多电压域信号同步中，通过动态的改变输入同步器(接收端)的时钟信号的相位，降低未来发生同步信号亚稳态的概率，提升电路的可靠性和性能。进一步的，亚稳态校正方法针对多个时钟信号之间的不同相位差，可以通过设计延迟线得到不同的相位校正值，从而满足不同相位差的亚稳态校正需求，同时满足多个不同频率差的时钟信号的亚稳态校正需求。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (9)

1.一种亚稳态校正方法，使用亚稳态校正装置对第一时钟信号和第二时钟信号发生的亚稳态进行校正，所述亚稳态校正装置包括：同步器、计数器、相位选择器和相位调节器，其特征在于，所述亚稳态校正方法包括：
求得第一时钟信号和第二时钟信号的第一相位差；
判断所述第一相位差是否小于亚稳态窗口；
如果小于亚稳态窗口并且连续两次小于亚稳态窗口情形之间的时间间隔小于临界值，延迟第二时钟信号使得所述第一时钟信号和所述第二时钟信号的第二相位差大于亚稳态窗口；
延迟后的第二时钟信号连接同步器的输入端；
延迟第二时钟信号的方法包括：相位选择器发送相位选择信号；相位调节器根据相位选择信号选择与相位选择信号对应的通道对所述第二时钟信号进行相位延迟；
相位选择器发送相位选择信号的方法包括：相位选择器将TTM值与预设的临界值进行比较，若TTM值大于临界值，相位选择器不改变相位选择信号；若TTM值小于临界值，相位选择器将相位选择信号加一，若相位选择信号超过预设范围，则重新回到1，其中，TTM值为距离下一次亚稳态发生的时间间隔。
2.如权利要求1所述的亚稳态校正方法，其特征在于，所述第一相位差随着时间周期性变化，最终将小于亚稳态窗口。
3.如权利要求1所述的亚稳态校正方法，其特征在于，所述亚稳态窗口为预设值。
4.如权利要求1所述的亚稳态校正方法，其特征在于，相位选择信号不同，所述第二时钟信号的相位延迟的角度不同。
5.如权利要求4所述的亚稳态校正方法，其特征在于，TTM值的获取方法包括：计数器在接收到上一次发生亚稳态的信号时开始计数得到TTM值，第二时钟信号每增加一个时钟周期，TTM值加一，当亚稳态再次发生时，同时将TTM值清零。
6.如权利要求5所述的亚稳态校正方法，其特征在于，相位调节器对所述第二时钟信号进行相位延迟包括：相位选择信号对应的为第几个通道，就选择第几个通道进行延迟，接着相位选择信号增加1，则选择下一个通道进行延迟，所有通道选择完之后回到第一个通道。
7.如权利要求6所述的亚稳态校正方法，其特征在于，第一个通道不进行相位延迟。
8.如权利要求7所述的亚稳态校正方法，其特征在于，第二个通道对相位延迟180度。
9.如权利要求8所述的亚稳态校正方法，其特征在于，相位延迟的值能够使延迟后的TTM值达到最大化。
CN202010224978.1A 2020-03-26 2020-03-26 亚稳态校正方法 Active CN111404658B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010224978.1A CN111404658B (zh) 2020-03-26 2020-03-26 亚稳态校正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010224978.1A CN111404658B (zh) 2020-03-26 2020-03-26 亚稳态校正方法

Publications (2)

Publication Number Publication Date
CN111404658A CN111404658A (zh) 2020-07-10
CN111404658B true CN111404658B (zh) 2021-07-16

Family

ID=71431224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010224978.1A Active CN111404658B (zh) 2020-03-26 2020-03-26 亚稳态校正方法

Country Status (1)

Country Link
CN (1) CN111404658B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112332834B (zh) * 2021-01-04 2021-04-13 南京芯视界微电子科技有限公司 激光雷达的时间数字转换器避免亚稳态的矫正方法及装置
CN114356833A (zh) * 2021-12-21 2022-04-15 上海交通大学 一种跨时钟域数据传输中亚稳态风险规避方法和电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110401443A (zh) * 2019-06-25 2019-11-01 中国科学院上海微系统与信息技术研究所 同步时钟adc电路的亚稳态的检测消除电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9541990B2 (en) * 2015-04-21 2017-01-10 Cypress Semiconductor Corporation Asynchronous transceiver for on-vehicle electronic device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110401443A (zh) * 2019-06-25 2019-11-01 中国科学院上海微系统与信息技术研究所 同步时钟adc电路的亚稳态的检测消除电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A Near-Threshold-Voltage Network-on-Chip with a Metastability Error Detection and Correction Technique for Supporting a Quad-Voltage/Frequency-Domain Ultra-Low-Power System-on-a-Chip;Chuxiong Lin 等;《ISSCC 2020》;20200219;第394-395页 *

Also Published As

Publication number Publication date
CN111404658A (zh) 2020-07-10

Similar Documents

Publication Publication Date Title
US6262611B1 (en) High-speed data receiving circuit and method
US7756232B2 (en) Clock and data recovery circuit
EP0688103B1 (en) Clock signal extraction apparatus
US20020199124A1 (en) System and method for synchronizing data transfer across a clock domain boundary
US8170168B2 (en) Clock data recovery circuit
EP0187504A2 (en) Digital phase correlator
CN111404658B (zh) 亚稳态校正方法
KR101447506B1 (ko) 바이어스 및 랜덤 지연 소거
US9722590B1 (en) Skew adjustment circuit, semiconductor device, and skew calibration method
US20020196886A1 (en) SYNC pulse compensation and regeneration in a clock synchronizer controller
JP4213132B2 (ja) タイミングリカバリ回路及び間引きクロック生成方法
CN113886315A (zh) 一种时钟数据恢复系统、芯片及时钟数据恢复方法
US7515639B2 (en) Asynchronous data transmitting apparatus
US7194057B2 (en) System and method of oversampling high speed clock/data recovery
JP2011061350A (ja) 受信装置及びその受信方法
US8139697B2 (en) Sampling method and data recovery circuit using the same
CN111262562B (zh) 亚稳态检测电路
JPH0888624A (ja) シリアルデジタル信号の標本化方法
US7366207B1 (en) High speed elastic buffer with clock jitter tolerant design
JP2018042032A (ja) 受信装置
US20060149987A1 (en) Keep-out clock alignment cycle coherency protection
US10033525B2 (en) Transmission device and signal processing method
JP5742456B2 (ja) シリアル・データ通信装置のｄｐｌｌ回路
US11032055B1 (en) Clock data recovery circuit
KR20080051662A (ko) 데이터 속도의 1/4 주파수 클럭을 사용하는 고속의 클럭 및데이터 복원 회로 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant