CN112332834B - 激光雷达的时间数字转换器避免亚稳态的矫正方法及装置 - Google Patents

激光雷达的时间数字转换器避免亚稳态的矫正方法及装置 Download PDF

Info

Publication number
CN112332834B
CN112332834B CN202110000823.4A CN202110000823A CN112332834B CN 112332834 B CN112332834 B CN 112332834B CN 202110000823 A CN202110000823 A CN 202110000823A CN 112332834 B CN112332834 B CN 112332834B
Authority
CN
China
Prior art keywords
clock signal
phase
coarse
count values
multiplexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110000823.4A
Other languages
English (en)
Other versions
CN112332834A (zh
Inventor
付阳阳
刘高
俞坤治
黄晓林
李成
陈志远
王�锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Visionics Microelectronic Technology Co ltd
Original Assignee
Nanjing Visionics Microelectronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Visionics Microelectronic Technology Co ltd filed Critical Nanjing Visionics Microelectronic Technology Co ltd
Priority to CN202110000823.4A priority Critical patent/CN112332834B/zh
Publication of CN112332834A publication Critical patent/CN112332834A/zh
Application granted granted Critical
Publication of CN112332834B publication Critical patent/CN112332834B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01SRADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/497Means for monitoring or calibrating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Abstract

本发明公开一种激光雷达的时间数字转换器避免亚稳态的矫正方法及装置。该方法包括:步骤S1:利用触发器来生成检测时钟信号,其中检测时钟信号和第一组粗计数值的相位相同;步骤S2:打开矫正模式,并通过第二多路复用器来将检测时钟信号选通;步骤S3:利用细计数器暨相位解码器对检测时钟信号进行取样,来获得检测时钟信的细计数值;并将检测时钟信号的当前细计数值输出到数字判断逻辑单元中与基准值进行比较,当不等时,选择下一相位的时钟信号进入下一级;步骤S4:重复步骤S3,直到检测时钟信号的当前细计数值与基准值相等,则矫正完成。

Description

激光雷达的时间数字转换器避免亚稳态的矫正方法及装置
技术领域
本发明涉及了激光雷达测距技术领域,具体的是一种激光雷达的时间数字转换器避免亚稳态的矫正方法及其矫正装置。
背景技术
本部分的描述仅提供与本发明公开相关的背景信息,而不构成现有技术。
在激光雷达测距系统中,为了获得皮秒级别的测距精度,通常使用多级环形振荡器(Multi-phase generator)来生成具有多个相位的时钟,一个时钟周期为一个粗计数值(如图1中的CTDC<N:0>),将一个时钟周期再细分成多个等分,所得的计数值称之为细计数值(如图1中的FTDC<P:0>)。为了保持测距的单调性,当粗计数器的CTDC值增加一位时,细计数器的FTDC细计数值必须从最高位(2^(P+1)-1)跳转为最低位(0),常会发生亚稳态(激光返回信号落在CTDC的跳变沿),而导致测距错误。
粗计数器CTDC的源时钟是取自于FTDC多相时钟之一。由于多级环形振荡器的时钟到粗计数器CTDC产生计数值的过程中会经过许多延迟,所以第一组粗计数值CTDC0的相位与源时钟的相位关系未知,必须找到一种方法来确认粗计数器CTDC和细计数器FTDC的相位关系,才能实现准确计数。
应该注意,上面对技术背景的介绍只是为了方便对本发明的技术方案进行清楚、完整的说明,并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本发明的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
为了克服现有技术中的缺陷,本发明实施例提供了一种时间数字转换器避免亚稳态的矫正方法及其矫正装置。
本申请实施例公开了:一种应用于激光雷达的时间数字转换器避免亚稳态的矫正方法,包括以下步骤:
步骤S1:利用触发器来生成检测时钟信号,其中所述检测时钟信号和第一组粗计数值的相位相同或者确定相位关系;
步骤S2:打开矫正模式,并通过第二多路复用器来将所述检测时钟信号选通;
步骤S3:利用细计数器暨相位解码器对所述检测时钟信号进行取样,来获得所述检测时钟信的细计数值;并将所述检测时钟信号的当前细计数值输出到数字判断逻辑单元中与基准值进行比较,当所述检测时钟信号的所述当前细计数值与所述基准值不等时,提供第一选择信号给第一多路复用器来控制所述第一多路复用器选择下一个相位的时钟信号进入下一级;及
步骤S4:重复步骤S3,直到所述检测时钟信号的所述当前细计数值与所述基准值相等,则矫正完成。
进一步地,当粗计数值和细计数值的相位关系是正确的,矫正状态位置为1,退出矫正模式;若遍历全部相位都不能成功,则矫正状态位置为0,退出矫正模式。
进一步地,步骤S1是由触发器、反相器、计数器所完成。
进一步地,步骤S3是由时间数字转换器,细计数器暨相位解码器,数字判断逻辑模块,第一多路复用器所完成。
进一步地,细计数器暨相位解码器由SA触发器、独热编码转二进制译码器组成。
本申请实施例公开了:一种应用于激光雷达的时间数字转换器避免亚稳态的矫正装置,包括:多级环形振荡器,用于生成具有多个相位的时钟信号;触发器,用于生成检测时钟信号;第一多路复用器,耦接于所述多级环形振荡器,用于根据第一选择信号来从所述时钟信号选择一个相位输出;数字判断逻辑模块,耦接于所述第一多路复用器,用于判断所述检测时钟信号的当前细计数值是否和基准值相同,当所述检测时钟信号的所述当前细计数值与所述基准值不等时,提供所述第一选择信号给所述第一多路复用器来控制所述第一多路复用器选择下一个相位的所述时钟信号进入下一级;第一计数器,耦接于所述第一多路复用器,用于生成第一组粗计数值;第二计数器,用于生成第二组粗计数值;第二多路复用器,用于根据第二选择信号来从激光信号选择一个输出;粗计数器,用于从所述第一组粗计数值和所述第二组粗计数值中正确选出一组最终粗计数值;细计数器暨相位解码器,用于将粗计数周期分为多个细计数周期,并将相位信号转化为计数值,来生成所述细计数值。
进一步地,矫正装置还包括:反相器,用于将所述第一组粗计数值进行反相以生成所述第二组粗计数值。
进一步地,所述激光信号是测距时由物体反射回来的,所述激光信号经过光电转换通过采样器得到两组粗计数时间值,当返回的所述激光信号落在第一字段时,则所述第二多路复用器选择所述第一组粗计数值输出;当返回的所述激光信号落在第二字段时,则所述第二多路复用器选择所述第二组粗计数值输出。
进一步地,所述时钟信号包括八个相位的时钟,其中所述第一字段与第一个相位的时钟的高电平时间重合,所述第二字段与所述第一个相位的时钟的低电平时间重合,所述第一字段和所述第二字段组成一个周期。
进一步地,所述检测时钟和所述第一组粗计数值的相位相同或者确定相位关系。
借由以上的技术方案,本发明的有益效果如下:
本发明是一种自动选择最终粗计数值CTDC<N:0>的源时钟的矫正方法。通过本发明的矫正方法,生成一个与第一组粗计数值CTDC0<N:0>同相位的检测时钟信号CKD,他们的相位相同。将检测时钟信号CKD作为测距的返回激光信号使用,利用细计数器暨相位解码器170对检测时钟信号CKD进行采样,获得检测时钟信号CKD的细计数值FTDC<P:0>,同时获得了检测时钟信号CKD与细计数值FTDC<P:0>的多相时钟的相位关系,也就获得了第一组粗计数值CTDC0<N:0>和细计数值FTDC<P:0>的多相时钟的相位关系,由此我们可以通过改变最终粗计数值CTDC<N:0>的源时钟进行矫正,进而实现准确计数。如此一来,可避免亚稳态的发生,也就是说,避免因为激光信号CKD落在最终粗计数值CTDC<N:0>的跳变沿而导致测距错误。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明如下。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一实施例中的一种激光雷达的时间数字转换器避免亚稳态的矫正装置的框架图。
图2是本发明一实施例中的一种激光雷达的时间数字转换器避免亚稳态的矫正方法的时序图。
图3是本发明一实施例中的一种激光雷达的时间数字转换器避免亚稳态的矫正方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,在本发明的描述中,术语“第一”、“第二”等仅用于描述目的和区别类似的对象,两者之间并不存在先后顺序,也不能理解为指示或暗示相对重要性。此外,在本发明的描述中,除非另有说明,“多个”的含义是两个或两个以上。
请参考图1。图1是本发明一实施例中的一种激光雷达的时间数字转换器避免亚稳态的矫正装置的框架图。如图1所示,矫正装置10包括:多级环形振荡器(Multi-phasegenerator)110,用于生成具有多个相位的时钟信号 CK;触发器120,用于生成检测时钟信号CKD;第一多路复用器MUXA,耦接于多级环形振荡器110,用于根据第一选择信号SEL1来从时钟信号CK选择一个相位输出;数字判断逻辑模块130,耦接于第一多路复用器MUXA,用于判断检测时钟信号CKD的当前细计数值FTDC<P:0>是否和基准值相同,当检测时钟信号CKD的当前细计数值FTDC<P:0>与基准值不等时,提供第一选择信号SEL1给第一多路复用器MUXA来控制第一多路复用器MUXA选择下一个相位的时钟信号CK进入下一级;第一计数器140,耦接于第一多路复用器MUXA,用于生成第一组粗计数值CTDC0<N:0>;第二计数器150,用于生成第二组粗计数值CTDC1<N:0>;第二多路复用器MUXB,用于根据信号TRIM_MODE来从激光信号Signal选择一个输出;粗计数器(CTDC)160,用于从第一组粗计数值CTDC0<N:0>和第二组粗计数值CRDC1<N:0>中正确选出一组最终粗计数值CTDC<N:0>;细计数器暨相位解码器(FTDC & Phase Decoder)170,用于将粗计数周期分为多个细计数周期,并将相位信号转化为计数值,来生成细计数值FTDC<P:0>。
请注意,检测时钟CKD和第一组粗计数值CTDC0<N:0>的相位相同或者确定相位关系。
进一步地,矫正装置10还包括:反相器180,用于将第一组粗计数值CTDC0<N:0>进行反相以生成所述第二组粗计数值CTDC1<N:0>。换句话说,第一组粗计数值CTDC0<N:0>和第二组粗计数值CTDC1<N:0>为两组正交错位的计数值。请一并参考图2。图2是本发明一实施例中的一种激光雷达的时间数字转换器避免亚稳态的矫正方法的时序图。如图2所示,第二组粗计数值CTDC1<N:0>比第一组粗计数值CTDC0<N:0>要延迟半个LSB。在本实施例中,CK0-CK7分别代表多级环形振荡器110生成的具有八个相位的时钟信号 CK,在具体应用中,也可以生成具有(N+1)个相位的时钟信号CK0到CKN,此并非本发明的限制条件。以具有第一个相位的时钟信号CK0为例,小号的数字0-7分别对应细计数器暨相位解码器170生成的细计数值FTDC<7:0>,也就是说,将一个粗计数值的LSB分为8份。
请注意,激光信号CKD是测距时由物体反射回来的,激光信号CKD经过光电转换通过采样器得到两组粗计数时间值,即第一组粗计数值CTDC0<N:0>和第二组粗计数值CTDC1<N:0>,当返回的激光信号CKD落在第一字段ZONE_A时(如,小号的0, 1, 2, 3),则第二多路复用器选择第一组粗计数值CTDC0<N:0>输出;当返回的激光信号CKD落在第二字段ZONE_B时(如,小号的4, 5, 6, 7),则第二多路复用器选择第二组粗计数值CTDC1<N:0>输出。
值得注意的是,时钟信号CK包括八个相位的时钟CK0-CK7,其中第一字段ZONE_A与第一个相位的时钟CK0的高电平时间重合,第二字段ZONE_B与第一个相位的时钟CK0的低电平时间重合,第一字段ZONE_A和第二字段ZONE_B组成一个周期。由此可以避免激光信号CKD落在最终粗计数值CTDC<N:0>的跳变沿,造成测距错误。由此可见,细计数值FTDC<P:0>的多相时钟的相位与最终粗计数值CTDC<N:0>的相位有着必须遵守的关系。最终粗计数值CTDC<N:0>的源时钟取自于细计数值FTDC<P:0>的多相时钟之一。由于多级环形振荡器110的时钟CK到粗计数器(CTDC)160生成最终粗计数值CTDC<N:0>的过程中会经过许多延迟,所以最终粗计数值CTDC<N:0>的相位与源时钟的相位关系未知,必须找到一种方法来确认最终粗计数值CTDC<N:0>和细计数值FTDC<P:0>的相位关系,才能实现准确计数。
请参考图3。图3是本发明一实施例中的一种激光雷达的时间数字转换器避免亚稳态的矫正方法的流程图。该矫正方法包括以下步骤:
步骤S1:利用触发器来生成检测时钟信号,其中检测时钟信号和第一组粗计数值的相位相同或者确定相位关系;
步骤S2:打开矫正模式,并通过第二多路复用器来将检测时钟信号选通;
步骤S3:利用细计数器暨相位解码器对检测时钟信号进行取样,来获得检测时钟信的细计数值;并将测时钟信号的当前细计数值输出到数字判断逻辑单元中与基准值进行比较,当检测时钟信号的当前细计数值与基准值不等时,提供第一选择信号给第一多路复用器来控制第一多路复用器选择下一个相位的时钟信号进入下一级;及
步骤S4:重复步骤S3,直到检测时钟信号的当前细计数值与基准值相等,则矫正完成。
请一并参考图1至图3。
于步骤S1中,首先生成一个与第一组粗计数值CTDC0<N:0>同相位或者确定相位关系的检测时钟信号(或者检测脉冲信号)CKD。
于步骤S2中,打开矫正模式TRIM MODE,并通过第二多路复用器MUXB来将检测时钟信号CKD选通。
于步骤S3中,利用细计数器暨相位解码器170对检测时钟信号CKD进行取样,来获得检测时钟信CKD的细计数值FTDC0<P:0>;并将测时钟信号CKD的当前细计数值输出到数字判断逻辑单元130中与基准值进行比较,当检测时钟信号CKD的当前细计数值与基准值不等时,提供第一选择信号SEL1给第一多路复用器MUXA来控制第一多路复用器MUXA选择下一个相位的时钟信号进入下一级。
于步骤S4中,重复步骤S3,直到检测时钟信号CKD的当前细计数值与基准值相等,则矫正完成。
举例而言,首先选择第一个相位的时钟CK0,当检测时钟信号CKD的当前细计数值FTDC0<P:0>与基准值不等时,选择第二个相位的时钟CK1进入下一级。重复步骤S3,依序选择CK0、CK1、CK2…,直到检测时钟信号CKD的当前细计数值FTDC0<P:0>与基准值相等,则矫正完成。值得注意的是,当粗计数值CTDC0<N:0>和细计数值FTDC0<P:0>的相位关系是正确的,矫正状态位置TRIM_OK为1,退出矫正模式TRIM MODE;若遍历全部相位CK0-CK7都不能成功,则矫正状态位置TRIM_OK为0,退出矫正模式TRIM MODE。
进一步地,步骤S1是由图1中的触发器120、反相器180、第一计数器140、第二计数器150、粗计数器(CTDC)160所完成。
进一步地,步骤S3是由时间数字转换器130、细计数器暨相位解码器170、数字判断逻辑模块130、第一多路复用器MUXA所完成。
进一步地,细计数器暨相位解码器170由SA触发器、独热编码转二进制译码器组成。
借由以上的技术方案,本发明的有益效果如下:
本发明是一种自动选择最终粗计数值CTDC<N:0>的源时钟的矫正方法。通过本发明的矫正方法,生成一个与第一组粗计数值CTDC0<N:0>同相位的检测时钟信号CKD,他们的相位相同。将检测时钟信号CKD作为测距的返回激光信号使用,利用细计数器暨相位解码器170对检测时钟信号CKD进行采样,获得检测时钟信号CKD的细计数值FTDC<P:0>,同时获得了检测时钟信号CKD与细计数值FTDC<P:0>的多相时钟的相位关系,也就获得了第一组粗计数值CTDC0<N:0>和细计数值FTDC<P:0>的多相时钟的相位关系,由此我们可以通过改变最终粗计数值CTDC<N:0>的源时钟进行矫正,进而实现准确计数。如此一来,可避免亚稳态的发生,也就是说,避免因为激光信号CKD落在最终粗计数值CTDC<N:0>的跳变沿而导致测距错误。
本发明中应用了具体实施例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。

Claims (4)

1.一种激光雷达的时间数字转换器避免亚稳态的矫正装置,其特征在于,包括:
多级环形振荡器,用于生成具有多个相位的时钟信号;
触发器,用于生成检测时钟信号;
第一多路复用器,耦接于所述多级环形振荡器,用于根据第一选择信号来从所述时钟信号选择一个相位输出;
数字判断逻辑模块,耦接于所述第一多路复用器,用于判断所述检测时钟信号的当前细计数值是否和基准值相同,当所述检测时钟信号的所述当前细计数值与所述基准值不等时,提供所述第一选择信号给所述第一多路复用器来控制所述第一多路复用器选择下一个相位的所述时钟信号进入下一级;
第一计数器,耦接于所述第一多路复用器,用于生成第一组粗计数值;
第二计数器,用于生成第二组粗计数值;
第二多路复用器,用于根据第二选择信号来从激光信号选择一个输出,其中所述第一组粗计数值和所述第二组粗计数值为两组正交错位的计数值;
粗计数器,用于从所述第一组粗计数值和所述第二组粗计数值中正确选出一组最终粗计数值;及
细计数器暨相位解码器,用于将粗计数周期分为多个细计数周期,并将相位信号转化为计数值,来生成所述细计数值;
所述激光信号是测距时由物体反射回来的,所述激光信号经过光电转换通过采样器得到两组粗计数时间值,当返回的所述激光信号落在第一字段时,则所述第二多路复用器选择所述第一组粗计数值输出;当返回的所述激光信号落在第二字段时,则所述第二多路复用器选择所述第二组粗计数值输出。
2.如权利要求1所述的激光雷达的时间数字转换器避免亚稳态的矫正装置,其特征在于,还包括:
反相器,用于将所述第一组粗计数值进行反相以生成所述第二组粗计数值。
3.如权利要求1所述的激光雷达的时间数字转换器避免亚稳态的矫正装置,其特征在于,所述时钟信号包括八个相位的时钟,其中所述第一字段与第一个相位的时钟的高电平时间重合,所述第二字段与所述第一个相位的时钟的低电平时间重合,所述第一字段和所述第二字段组成一个周期。
4.如权利要求1所述的激光雷达的时间数字转换器避免亚稳态的矫正装置,其特征在于,所述检测时钟和所述第一组粗计数值的相位相同。
CN202110000823.4A 2021-01-04 2021-01-04 激光雷达的时间数字转换器避免亚稳态的矫正方法及装置 Active CN112332834B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110000823.4A CN112332834B (zh) 2021-01-04 2021-01-04 激光雷达的时间数字转换器避免亚稳态的矫正方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110000823.4A CN112332834B (zh) 2021-01-04 2021-01-04 激光雷达的时间数字转换器避免亚稳态的矫正方法及装置

Publications (2)

Publication Number Publication Date
CN112332834A CN112332834A (zh) 2021-02-05
CN112332834B true CN112332834B (zh) 2021-04-13

Family

ID=74302149

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110000823.4A Active CN112332834B (zh) 2021-01-04 2021-01-04 激光雷达的时间数字转换器避免亚稳态的矫正方法及装置

Country Status (1)

Country Link
CN (1) CN112332834B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104702278A (zh) * 2013-12-10 2015-06-10 炬芯(珠海)科技有限公司 一种频率校准方法及装置
CN111262583B (zh) * 2019-12-26 2021-01-29 普源精电科技股份有限公司 亚稳态检测装置和方法、adc电路
CN111404658B (zh) * 2020-03-26 2021-07-16 上海交通大学 亚稳态校正方法

Also Published As

Publication number Publication date
CN112332834A (zh) 2021-02-05

Similar Documents

Publication Publication Date Title
CN111007537B (zh) 一种卫星信号模拟器的时间同步系统、方法和卫星信号模拟器
JP3956847B2 (ja) A/d変換方法及び装置
US7268719B2 (en) Analogue to digital conversion device operable on different sampling clocks
CN110573970A (zh) 宽测量范围高灵敏度时间数字转换器
US11042126B2 (en) Time-to-digital converter
US8050148B2 (en) Flash time stamp apparatus
US10270460B1 (en) Coarse-fine quantization architecture for multiphase VCO-based ADCs
US20100001769A1 (en) Method and Apparatus for Synchronizing Time Stamps
CN112968690B (zh) 一种高精度低抖动延时脉冲发生器
KR20170140150A (ko) 시간-디지털 변환기 및 디지털 위상 로킹 루프
WO2023246567A1 (zh) 时序转换装置、方法、写入均衡系统及计算机可读取介质
CN111416619B (zh) 一种延时测量电路、延时测量方法、电子设备及芯片
Shin et al. Column parallel single-slope ADC with time to digital converter for CMOS imager
JP2005156495A (ja) 時間間隔測定器および補正量決定方法
JPH08146103A (ja) タイミング信号発生装置
NZ233118A (en) Determining signal phase by comparison with multiple phase examples
CN112332834B (zh) 激光雷达的时间数字转换器避免亚稳态的矫正方法及装置
US6950375B2 (en) Multi-phase clock time stamping
CN116318140A (zh) 一种高精度延迟链信息校准电路、校准方法
US7750831B2 (en) Phase detector utilizing analog-to-digital converter components
JP3265286B2 (ja) A/d変換器のテスト装置
JP2006148678A (ja) A/d変換装置
JPH1028110A (ja) 位相差測定回路
US20240272589A1 (en) Time-to-digital converter circuit
CN113376999B (zh) 一种用于高时间分辨率时间数字转换器的特殊加法器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant