CN111262583B - 亚稳态检测装置和方法、adc电路 - Google Patents

亚稳态检测装置和方法、adc电路 Download PDF

Info

Publication number
CN111262583B
CN111262583B CN201911366573.5A CN201911366573A CN111262583B CN 111262583 B CN111262583 B CN 111262583B CN 201911366573 A CN201911366573 A CN 201911366573A CN 111262583 B CN111262583 B CN 111262583B
Authority
CN
China
Prior art keywords
unit
delay
flip
input end
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911366573.5A
Other languages
English (en)
Other versions
CN111262583A (zh
Inventor
严波
罗浚洲
王悦
王铁军
李维森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Puyuan Jingdian Technology Co ltd
Original Assignee
Puyuan Jingdian Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Puyuan Jingdian Technology Co ltd filed Critical Puyuan Jingdian Technology Co ltd
Priority to CN201911366573.5A priority Critical patent/CN111262583B/zh
Priority to US17/276,027 priority patent/US11451236B2/en
Priority to PCT/CN2020/089478 priority patent/WO2021128701A1/zh
Priority to EP20859675.9A priority patent/EP3872995A4/en
Priority to JP2021518702A priority patent/JP7214855B2/ja
Publication of CN111262583A publication Critical patent/CN111262583A/zh
Application granted granted Critical
Publication of CN111262583B publication Critical patent/CN111262583B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H03M1/1076—Detection or location of converter hardware failure, e.g. power supply failure, open or short circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Abstract

本发明涉及一种亚稳态检测装置和方法、ADC电路。亚稳态检测装置包括：延迟单元，用于接收同步信号，并按照预设步进延迟值对所述同步信号进行延迟；第一触发器单元，包括第一时钟输入端、第一数据输入端和第一数据输出端，其中，所述第一时钟输入端用于接收时钟信号；所述第一数据输入端与所述延迟单元连接；第二触发器单元，包括第二时钟输入端、第二数据输入端和第二数据输出端，其中，所述第二时钟输入端分别与所述延迟单元、第一数据输入端连接；所述第二数据输入端与所述第一时钟输入端连接；处理模块，与所述第二数据输出端连接，用于接收所述目标时钟信号，并根据所述目标时钟信号检测所述第一触发器单元的亚稳态，简化检测装置的结构、成本低。

Description

亚稳态检测装置和方法、ADC电路
技术领域
本发明涉及数字或数模混合集成电路，特别是涉及亚稳态检测装置和方法、ADC电路。
背景技术
在数字或数模混合集成电路中，触发器作为一种高速的存贮记忆元件，广泛地运用于当代IT硬件电路与系统中。为实现对输入数据的可靠存贮，要求输入数据在时钟上升沿前后的建立时间和保持时间区域保持恒定。在同步系统中，如果触发器的建立/保持时间不满足，就可能产生亚稳态，此时触发器输出端Q在有效时钟沿之后比较长的一段时间处于不确定的状态，在这段时间里Q端毛刺、振荡、固定的某一电压值，而不是等于数据输入端D的值。
传统的，可通过设置一个和时钟频率相同的检测器才检测触发器的亚稳态，其检测器的设计复杂、成本高。
发明内容
基于此，有必要针对上述问题，提供一种亚稳态检测装置和方法、ADC电路，可以简化检测装置的结构、成本低。
一种亚稳态检测装置，包括：
延迟单元，用于接收同步信号，并对所述同步信号进行延迟；
第一触发器单元，包括第一时钟输入端、第一数据输入端和第一数据输出端，其中，所述第一时钟输入端用于接收时钟信号；所述第一数据输入端与所述延迟单元连接，用于接收经延迟后的同步信号；
第二触发器单元，包括第二时钟输入端、第二数据输入端和第二数据输出端，其中，所述第二时钟输入端分别与所述延迟单元、第一数据输入端连接，用于接收经延迟后的同步信号；所述第二数据输入端与所述第一时钟输入端连接，用于接收所述时钟信号；所述第二数据输出端用于输出与经延迟后的同步信号同步的目标时钟信号；
处理模块，与所述第二数据输出端连接，用于接收所述目标时钟信号，并根据所述目标时钟信号检测所述第一触发器单元的亚稳态。
在其中一个实施例中，所述第一触发器单元和所述第二触发单元均为D触发器。
在其中一个实施例中，所述第一触发器单元包括第一反相器和第一JK触发器，所述第一JK触发器的J端经所述第一反相器与所述第一JK触发器的K端连接；
所述第二触发器单元包括第二反相器和第二JK触发器，所述第二JK触发器的J端连接经所述第二反相器与所述第二JK触发器的K端。
在其中一个实施例中，所述处理模块包括：
读取单元，与所述第二数据输出端连接，用于读取所述目标时钟信号；
控制器，分别与所述读取单元、延迟单元连接，用于检测所述目标时钟信号的亚稳态，并根据所述目标时钟信号获取用于校准所述亚稳态的校准延迟值，还用于控制所述延迟单元以所述校准延迟值来延迟所述同步信号。
本申请还提供一种ADC电路，包括：如上述的亚稳态检测装置。
在其中一个实施例中，ADC电路，还包括：
时钟模块，用于输出时钟信号；
同步信号模块，用于输出同步信号；
其中，
所述延迟单元的输入端与所述同步信号模块连接，所述延迟单元的输出端分别与所述第一数据输入端、第二时钟端连接；所述第一时钟输入端、所述第二数据输入端、所述第一数据输出端分别与所述时钟产生模块连接。
在其中一个实施例中，所述时钟模块包括：
时钟产生单元，分别与所述第一时钟输入端、第二数据输入端连接，用于产生所述时钟信号；
分频单元，分别与所述时钟产生单元、第一数据输出端连接，用于对所述第一触发器单元输出的所述目标同步进行分频处理。
本申请还提供一种亚稳态检测方法，所述检测方法应用于亚稳态检测装置，所述亚稳态检测装置包括延迟单元、第一触发器单元和第二触发器单元，所述第一触发器单元的时钟输入端与第二触发器单元的数据输入端连接，均用于接收时钟信号，所述第一触发器单元的数据输入端与第二触发器单元的时钟输入端分别与所述延迟单元连接，均用于接收经延迟处理后的同步信号；其中，所述方法包括：
控制所述延迟单元按照预设延迟值对接收的同步信号进行延迟；
在每一所述延迟值下对应记录所述第二触发器单元输出的目标时钟信号；
根据记录的所述延迟值与所述目标时钟信号的对应关系，检测所述第一触发器单元的亚稳态。
在其中一个实施例中，所述根据记录的所述延迟值与所述目标时钟信号的对应关系，检测所述第一触发器单元的亚稳态，包括：
当经延迟后的所述同步信号的上升沿/或下降沿作为触发沿输入至所述第二触发器单元时，记录所述第二触发器单元输出的所述目标时钟信号；
根据记录的所述目标时钟信号获取位于建立/保持时间窗口的延迟值；
将位于建立/保持时间窗口的延迟值对应输出的所述时钟信号作为所述第一触发器单元的亚稳态。
在其中一个实施例中，所述方法还包括：对所述第一触发器单元的亚稳态进行校准。
在其中一个实施例中，所述对所述第一触发器单元的亚稳态进行校准，包括：
根据记录的所述目标时钟信号获取位于由跳变前一时刻逻辑“1”跳变至后一时刻逻辑“0”的窗口的延迟值；
将位于由跳变前一时刻逻辑“1”跳变至后一时刻逻辑“0”窗口的延迟值作为校准值；
控制所述延迟单元以所述校准值来延迟所述同步信号。
在其中一个实施例中，当所述校准值为多个时，选择具有最小值的校准值作为目标校准值。
在其中一个实施例中，所述方法还包括：
检测所述时钟信号的时钟模式是否改变；
当所述时钟模式改变时，重新对所述第一触发器单元的亚稳态进行校准。
上述亚稳态检测装置和方法、ADC电路，将第二触发器单元的第二数据输入端与第一触发器单元的第一时钟输入端连接，第二触发器单元的第二时钟输入端与第一触发器单元的第一数据输入端连接，即可将第二触发器单元的第二数据输出端作为第一触发器单元的亚稳态检测端，以检测第一触发器单元的亚稳态，其结构简单、检测精度高。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
图1为一个实施例中亚稳态检测装置的电路示意图；
图2为一个实施例中亚稳态检测装置涉及的时序图；
图3为另一个实施例中亚稳态检测装置的电路示意图；
图4为一个实施例中ADC电路的电路示意图；
图5为另一个实施例中ADC电路的电路示意图；
图6为一个实施例中亚稳态检测方法的流程示意图；
图7为一个实施例中对所述第一触发器单元的亚稳态进行校准的流程示意图。
具体实施方式
为了便于理解本发明，为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明，附图中给出了本发明的较佳实施方式。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本发明的公开内容理解的更加透彻全面。本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。在本发明的描述中，“若干”的含义是至少一个，例如一个，两个等，除非另有明确具体的限定。
如图1所示，本申请实施例提供一种亚稳态检测装置。在其中一个实施例中，亚稳态检测装置包括：延迟单元110、第一触发器单元120、第二触发器单元130和处理模块140。
其中，延迟单元110的输入端用于接收同步(SYNC)信号1A。该延迟单元110接收该同步信号1A，并能够对该同步信号1A进行延迟处理。其中，延迟单元110可以对接收的同步信号1A进行相应的延迟。
在其中一个实施例中，延迟单元110可包括寄存器或计数器等。在本申请实施例中，延迟单元110可为寄存器，将其称为DSYNC。可将寄存器的控制位设置为<M-1:0>，其中，M表示寄存器控制位数，<M-1:0>表示有M个控制位，总共有2^M种寄存器值。当控制值为0时，延迟单元110对同步信号1A进行的延迟处理的延迟值为Td<1>；当控制值为1时，延迟单元110对同步信号1A进行的延迟处理的延迟值为Td<2>，以此类推，当控制值为M-1时，延迟单元110对同步信号1A进行的延迟处理的延迟值为Td<M>。同时，延迟单元110对同步信号1A进行的延迟处理的各个延迟值按照预设步进设置，其中，延迟值Td<1>小于延迟值Td<2>，延迟值Td<2>小于延迟值Td<3>。例如，Td<1><Td<2><…<Td<M-1><Td<M>。
需要说明的是，任意相邻两个延迟值的差值均相等。也即，Td<2>-Td<1>＝Td<M>-Td<M-1>。可选的，任意相邻两个延迟值的差值也可以不相等，在本发明中，对相邻两个延迟值的差值不做进一步的限定。
第一触发器单元120，包括第一时钟输入端、第一数据输入端和第一数据输出端。第二触发器单元130，包括第二时钟输入端、第二数据输入端和第二数据输出端。第一触发器单元120的第一时钟输入端、第二触发器单元130的第二数据输入端连接，均用于接收时钟信号1B。第一触发器单元120的第一数据输入端、第二触发器单元130的第二时钟输入端均与延迟单元110连接，均用于接收经延迟单元110延迟处理后的同步信号1A。
其中，第一触发器单元120能够将经延迟处理后的同步信号1A与时钟信号1B进行同步以使得第一数据输出端输出与所述时钟信号1B同步的目标同步信号1D。
由于第二触发器单元130的第二数据输入端与第一触发器单元120的第一时钟输入端连接，第二触发器单元130的第二时钟输入端与第一触发器单元120的第一数据输入端连接，可以将同步信号1A作为采样时钟，时钟信号1B作为数据信号来使用，也即可以用低频的同步信号1A来采样高频的时钟信号1B，使得该第二触发器单元130的第二数据输出端能够输出与经延迟后的同步信号1A同步的目标时钟信号1C以恢复时钟信号1B，即可将第二触发器单元130的第二数据输出端作为亚稳态检测端。
处理模块140，与所述第二数据输出端连接，用于接收所述目标时钟信号1C，并根据所述目标时钟信号1C检测所述第一触发器单元120的亚稳态。亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。触发器的建立时间和保持时间在时钟上升沿左右定义了一个时间窗口，如果触发器数据输入端口上的数据信号在这个时间窗口内发生变化(或者数据更新)，那么就会产生时序违规，也就出现了亚稳态。
示例性的，当延迟单元110对同步信号1A进行延迟处理时，处理模块140可在每个延迟值下，对应获取第二触发器单元130的第二数据输出端输出的目标时钟信号1B的电平信号，可对应记录延时值(如图2中的Td<1>，Td<2>，…，<Td<14>)和第二数据输出端输出的目标时钟信号1C的电平信号(如图2中的P401，P402，P403，…，P414等等)。当经延迟单元110延迟处理后的同步信号1A的上升沿作为第二触发器单元130的触发沿时，可以获取目标时钟信号1C与延迟值的对应关系，根据该对应关系就可以检测出第一触发器单元120出现亚稳态的点。如图2所示，P407和P414是最可能出现亚稳态的点，即当延时值为Td<7>、Td<14>时，第一触发器单元120最有可能出现亚稳态。
在本申请实施例中，通过设置额外的一个第二触发器单元130，该第二触发器单元130的第二数据输入端与第一触发器单元120的第一时钟输入端连接，第二触发器单元130的第二时钟输入端与第一触发器单元120的第一数据输入端连接，即可将第二触发器单元130的第二数据输出端作为第一触发器单元120的亚稳态检测端，以检测第一触发器单元120的亚稳态，其结构简单且检测精度高。
在其中一个实施例中，第一触发器单元120和第二触发器单元130均为D触发器。D触发器包括3个数据端口，分别为D、Q和CLK，其中，D是数据输入端，Q是数据输出端，CLK是时钟输入端。D触发器的数据输入端D可作为第一触发器单元120的第一数据输入端，也可作为第二触发器单元130的第二数据输入端；D触发器的数据输出端Q可作为第一触发器单元120的第一数据输出端，也可作为第二触发器单元130的第二数据输出端；D触发器的时钟输入端CLK可作为第一触发器单元120的第一时钟输入端，也可作为第二触发器单元130的第二时钟输入端。
如图3所示，在其中一个实施例中，所述第一触发器单元120包括第一反相器121和第一JK触发器122，所述第一JK触发器122的J端经所述第一反相器121与所述第一JK触发器122的K端连接；其中，所述第一JK触发器122的时钟端作为所述第一触发器单元120的第一时钟输入端，所述第一JK触发器122的J端与所述第一反相器121的公共连接端作为所述第一触发器单元120的第一数据输入端。
所述第二触发器单元130包括第二反相器131和第二JK触发器132，所述第二JK触发器132的J端经所述第二反相器131与所述第二JK触发器132的K端连接；其中，所述第二JK触发器132的时钟端作为所述第二触发器单元130的第二时钟输入端，所述第二JK触发器132的J端与所述第二反相器131的公共连接端作为所述第二触发器单元130的第二数据输入端。也即，第二JK触发器132的数据输出端Q可作为第一JK触发器122的亚稳态检测端，以检测第一JK触发器122的亚稳态。
本实施例可采用JK触发器和反相器来构成D触发器，进而来实现亚稳态检测的功能，其具体实现方式与前述实施例的实现方式相同，在此，不在一一赘述。
需要说明的是，第一触发器单元120和第二触发器单元130的结构组成相同，这样才能够保证第一触发器单元120、第二触发器单元130输出信号的状态相同。
在其中一个实施例中，所述处理模块140包括读取单元和控制器。其中，读取单元，与第二触发器单元130的第二数据输出端连接，用于读取第二触发器单元130输出的所述目标时钟信号1C。示例性的，该读取单元可以为SPI读取模块，可以将第二触发器单元130输出的目标时钟信号1C读取至控制器进行处理。
控制器，分别与所述读取单元、延迟单元110连接，用于检测所述第一触发器单元120的亚稳态。示例性的，该控制器可以为外部设备的CPU、MCU、FPGA等能够处理该目标时钟信号1C的处理器。
进一步的，该控制器还能够根据所述目标时钟信号1C获取用于校准所述亚稳态的校准延迟值，还用于控制所述延迟单元110以所述校准延迟值来延迟所述同步信号1A。示例性的，参考图2，P407(P414)为第一触发器单元120的亚稳态点，在离两个亚稳态点P407和P414之间最远的点就是其中点P410了，同理，P403也是离亚稳态P407最远的点，也可理解为余量最大的点，可将该余量最大的点P403或P410作为校准延迟值。
可选的，该控制器可根据该第二数据输出端输出的目标时钟信号1C的电平信号(如图2中的P401，P402，P403，…，P414等等)，筛选出由逻辑“1”变为逻辑“0”的位置(P403或P410)所对应的延迟值作为校准延迟值。
在其中一个实施例中，控制器可将该延迟单元110的控制位<M-1:0>设置为固定的校准延迟值，以使该延迟单元110以所述校准延迟值来延迟所述同步信号1A。
本实施例中，亚稳态检测装置还可以对应获取校正延迟值，并根据该校准延迟值来对该第一触发器单元120的亚稳态进行校准，以消除该第一触发器单元120的亚稳态，进而提高第一触发器单元120的性能。
上述实施例中的亚稳态检测装置可实现多个时钟模块同步时所出现的亚稳态的检测，通过调整延时，并结合检测延时后输出的目标时钟信号1C，实现对数据同步的校准。该亚稳态检测装置既可以设置在ADC之外；也可以集成在ADC中，形成具有亚稳态检测功能的ADC。
示例性的，可以将该亚稳态检测装置设置在现场可编程逻辑门阵列(FieldProgrammable Gate Array，FPGA)中，该亚稳态检测装置的时钟信号1B、同步信号1A均可以由该FPGA产生。其中，第一触发器单元120的第一数据输出端可与FPGA内部的某个需要用到时钟信号1B的模块A连接，例如，可以与该模块A的复位RST信号连接，即可用低频的同步信号1A来采样高频的时钟信号1B，最后恢复出时钟信号1B。当该亚稳态检测装置内置在FPGA中时，可以实现多个时钟模块同步时所出现的亚稳态的检测，通过调整延时，并结合检测延时后输出的目标时钟信号1C，实现对数据同步的校准。
需要说明的是，该亚稳态检测装置还可以应用在其他需要对多个时钟模块进行同步的电子设备中。
如图4和图5所示，本申请实施例中还提供一种ADC电路。在其中一个实施例中，该ADC电路包括时钟模块20、同步信号模块30和上述任一实施例中的亚稳态检测装置10，其中
时钟模块20，用于输出时钟信号1B。
具体地，在其中一个实施例中，所述时钟模块20包括时钟产生单元210和分频单元220。其中，时钟产生单元210，分别与所述第一时钟输入端、第二数据输入端连接，用于为第一触发器单元120、第二触发器单元130提供所产生的所述时钟信号1B；分频单元220，分别与所述时钟产生单元210、第一数据输出端连接，用于对所述第一触发器单元120输出的所述目标同步信号1D进行分频处理。
示例性的，时钟产生单元210可以为带锁相环的时钟分发器，可以输出多路时钟信号1B。分频单元220可以为分频器，可以对所述第一触发器单元120输出的所述目标同步信号1D进行4分频或8分频处理。
需要说明的是，在本申请实施例中，还可以用其他器件来实现时钟分发器、分频器所实现的功能，不局限于上述举例说明。
同步信号模块30，用于输出同步信号1A。
亚稳态检测装置10包括延迟单元110、第一触发器单元120、第二触发器单元130和处理模块140。其中，所述延迟单元110的输入端与所述同步信号模块30连接，所述延迟单元110的输出端分别与所述第一数据输入端、第二时钟输入端连接；所述第一时钟输入端、所述第二数据输入端、所述第一数据输出端分别与所述时钟模块20连接。
在本实施例中，通过在ADC电路中设置了亚稳态检测装置10，其中，亚稳态检测装置10中的第二触发器单元130的第二数据输入端与第一触发器单元120的第一时钟输入端连接，第二触发器单元130的第二时钟输入端与第一触发器单元120的第一数据输入端连接，即可将第二触发器单元130的第二数据输出端作为第一触发器单元120的亚稳态检测端，以检测第一触发器单元120的亚稳态，使得该ADC电路具有亚稳态检测功能，且结构简单、检测精度高。
本申请实施例还提供一种亚稳态检测方法。在其中一个实施例中，该亚稳态检测方法应用于亚稳态检测装置。如图1和图3所示，所述亚稳态检测装置包括延迟单元110、第一触发器单元120和第二触发器单元130，所述第一触发器单元的时钟输入端与第二触发器单元的数据输入端连接，均用于接收时钟信号1B，所述第一触发器单元的数据输入端与第二触发器单元的时钟输入端分别与所述延迟单元连接，均用于接收经延迟处理后的同步信号1A。
如图6所示，亚稳态检测方法包括步骤602-步骤606。其中：
步骤602，控制所述延迟单元按照预设延迟值对接收的同步信号进行延迟；
在其中一个实施例中，延迟单元可包括寄存器，将其称之为DSYNC。可将寄存器的控制位设置为<M-1:0>，其中，M表示寄存器控制位数，<M-1:0>表示有M个控制位，总共有2^M种寄存器值。当控制值为0时，延迟单元对同步信号1A进行的延迟处理的延迟值为Td<1>；当控制值为1时，延迟单元对同步信号1A进行的延迟处理的延迟值为Td<2>，以此类推，当控制值为M-1时，延迟单元对同步信号1A进行的延迟处理的延迟值为Td<M>。同时，延迟单元对同步信号1A进行的延迟处理的各个延迟值按照预设步进设置。其中，延迟值Td<1>小于延迟值Td<2>，延迟值Td<2>小于延迟值Td<3>。例如，Td<1><Td<2><…<Td<M-1><Td<M>。
需要说明的是，任意相邻两个延迟值的差值均相等。也即，Td<2>-Td<1>＝Td<M>-Td<M-1>。可选的，任意相邻两个延迟值的差值也可以不相等，在本发明中，对相邻两个延迟值的差值不做进一步的限定。
步骤604，在每一所述延迟值下对应记录所述第二触发器单元输出的目标时钟信号。
在其中一个实施例中，可设置DSYNC<M-1:0>＝0，并向延迟单元发送一个同步信号1A(SYNC脉冲)，并在第二触发器单元的第二数据输出端测试目标时钟信号1B的电平信号，依据延迟值Td<1>对应记录第二触发器单元的第二数据输出端所输出的目标时钟信号1C的电平信号P401。相应的，将DSYNC<M-1:0>值增加1，即，DSYNC<M-1:0>＝1，依据延迟值Td<2>对应记录第二触发器单元的第二数据输出端所输出的目标时钟信号1C的电平信号P402，直到将DSYNC<M-1:0>值增加2^M，即，DSYNC<M-1:0>＝2^M。示例性的，可以对应记录延时值(如图2中的Td<1>，Td<2>，…，<Td<14>)和第二数据输出端所输出的目标时钟信号1B的电平信号(如图2中的P401，P402，P403，…，P414等等)。
步骤606，根据记录的所述延迟值与所述目标时钟信号的对应关系，检测所述第一触发器单元的亚稳态。
在其中一个实施例中，所述根据记录的所述延迟值与所述目标时钟信号1C的对应关系，检测所述第一触发器单元的亚稳态，包括：
当经延迟后的所述同步信号1A的上升沿/或下降沿作为触发沿输入至第一触发器单元时，记录的所述目标时钟信号1C；根据记录的所述目标时钟信号获取位于建立/保持时间窗口的延迟值；将位于建立/保持时间窗口的延迟值作为所述第一触发器单元的亚稳态。其中，目标时钟信号1C用于反映所述时钟信号相位信息。
具体地，当经过一定延迟后的所述同步信号1A的上升沿/或下降沿作为触发沿输入至第一触发器，并记录反映所述时钟信号1B相位信息的第一触发器的输出，依据延迟值和时钟相位输出的关系，将位于建立/保持时间窗口(最有可能发生亚稳态的窗口)作为检测到的亚稳态。当经延迟单元延迟处理后的同步信号1A的上升沿作为第二触发器单元的触发沿时，可以获取目标时钟信号1C与延迟值的对应关系，根据该对应关系就可以检测出第一触发器单元出现亚稳态的点。如图2所示，P407和P414是最可能出现亚稳态的点，即当延时值为Td<7>、Td<14>时，第一触发器单元最有可能出现亚稳态。
在其中一个实施例中，亚稳态检测方法还包括：对所述第一触发器单元的亚稳态进行校准的步骤。
具体的，所述对所述第一触发器单元的亚稳态进行校准，包括：
步骤702，根据记录的所述目标时钟信号获取位于由跳变前一时刻逻辑“1”跳变至后一时刻逻辑“0”窗口的延迟值。
步骤704，将由跳变前一时刻逻辑“1”跳变至后一时刻逻辑“0”对应的延迟值作为校准值。
参考图2，P407(P414)为第一触发器单元的亚稳态点，在离两个亚稳态点P407和P414之间最远的点就是其中点P410了，同理，P403也是离亚稳态P407最远的点，也可理解为余量最大的点，可将该余量最大的点P403或P410作为校准延迟值。
可选的，该控制器可根据该第二数据输出端输出的目标时钟信号1C的电平信号(如图2中的P401，P402，P403，…，P414等等)，筛选出由跳变前一时刻逻辑“1”跳变至后一时刻逻辑“0”的位置(P403或P410)所对应的延迟值作为校准延迟值。
步骤706，控制所述延迟单元以所述校准值来延迟所述同步信号1A。
将该延迟单元的控制位<M-1:0>设置为固定的校准延迟值，以使该延迟单元以所述校准延迟值来延迟所述同步信号1A。
在其中一个实施例中，当所述校准值为多个时，选择具有最小值的校准值作为目标校准值。将该延迟单元的控制位设置为<M-1:0>固定为目标校准值，以使该延迟单元以目标校准值来延迟所述同步信号1A，进而消除第一触发器单元的亚稳态。
本实施例中，亚稳态检测方法还可以对应获取校正延迟值，并根据该校准延迟值来对该第一触发器单元的亚稳态进行校准，以消除该第一触发器单元的亚稳态，进而提高第一触发器单元的性能。
在其中一个实施例中，亚稳态检测方法还包括：检测所述时钟信号1B的时钟模式是否改变；当所述时钟模式改变时，重新对所述第一触发器单元的亚稳态进行校准。
具体的，时钟模式可包括单通道模式、双通道模式、四通道模式等模式，当时钟模式发生变化时，其时钟信号1B的相位也会发生变化，此时需要对第一触发器单元的亚稳态重新进行校准。其重新校准的步骤可参考上述步骤702-步骤706，在此，不再一一赘述。
本实施例中的亚稳态检测方法，当时钟模式发生变化时，可以对第一触发器单元的亚稳态重新进行校准，以提高第一触发器单元的性能。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。需要说明的是，本申请的“一实施例中”、“例如”、“又如”等，旨在对本申请进行举例说明，而不是用于限制本申请。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (13)

1.一种亚稳态检测装置，其特征在于，包括：
延迟单元，用于接收同步信号，并对所述同步信号进行延迟；
第一触发器单元，包括第一时钟输入端、第一数据输入端和第一数据输出端，其中，所述第一时钟输入端用于接收时钟信号；所述第一数据输入端与所述延迟单元连接，用于接收经延迟后的同步信号；
第二触发器单元，包括第二时钟输入端、第二数据输入端和第二数据输出端，其中，所述第二时钟输入端分别与所述延迟单元、第一数据输入端连接，用于接收经延迟后的同步信号；所述第二数据输入端与所述第一时钟输入端连接，用于接收所述时钟信号；所述第二数据输出端用于输出与经延迟后的同步信号同步的目标时钟信号；
处理模块，与所述第二数据输出端连接，用于接收所述目标时钟信号，当经所述延迟单元延迟处理后的同步信号的上升沿作为所述第二触发器单元的触发沿时获取目标时钟信号与延迟值的对应关系，并根据所述对应关系检测所述第一触发器单元的亚稳态。
2.根据权利要求1所述的亚稳态检测装置，其特征在于，所述第一触发器单元和所述第二触发单元均为D触发器。
3.根据权利要求1所述的亚稳态检测装置，其特征在于，所述第一触发器单元包括第一反相器和第一JK触发器，所述第一JK触发器的J端经所述第一反相器与所述第一JK触发器的K端连接；所述第二触发器单元包括第二反相器和第二JK触发器，所述第二JK触发器的J端经所述第二反相器与所述第二JK触发器的K端连接。
4.根据权利要求1所述的亚稳态检测装置，其特征在于，所述处理模块包括：
读取单元，与所述第二数据输出端连接，用于读取所述目标时钟信号；
控制器，分别与所述读取单元、延迟单元连接，用于检测所述目标时钟信号的亚稳态，并根据所述目标时钟信号获取用于校准所述亚稳态的校准延迟值，还用于控制所述延迟单元以所述校准延迟值来延迟所述同步信号。
5.一种ADC电路，其特征在于，包括：
如权利要求1-4任一项所述的亚稳态检测装置。
6.根据权利要求5所述的ADC电路，其特征在于，还包括：
时钟模块，用于输出时钟信号；
同步信号模块，用于输出同步信号；
所述延迟单元的输入端与所述同步信号模块连接，所述延迟单元的输出端分别与所述第一数据输入端、第二时钟端连接；所述第一时钟输入端、所述第二数据输入端、所述第一数据输出端分别与所述时钟模块连接。
7.根据权利要求6所述的ADC电路，其特征在于，所述时钟模块包括：
时钟产生单元，分别与所述第一时钟输入端、第二数据输入端连接，用于产生所述时钟信号；
分频单元，分别与所述时钟产生单元、第一数据输出端连接，用于对所述第一触发器单元输出的目标同步信号进行分频处理。
8.一种亚稳态检测方法，其特征在于，所述检测方法应用于亚稳态检测装置，所述亚稳态检测装置包括延迟单元、第一触发器单元和第二触发器单元，所述第一触发器单元的时钟输入端与第二触发器单元的数据输入端连接，均用于接收时钟信号，所述第一触发器单元的数据输入端与第二触发器单元的时钟输入端分别与所述延迟单元连接，均用于接收经延迟处理后的同步信号；其中，所述方法包括：
控制所述延迟单元按照预设延迟值对接收的同步信号进行延迟；
在每一所述延迟值下对应记录所述第二触发器单元输出的目标时钟信号；
根据记录的所述延迟值与所述目标时钟信号的对应关系，检测所述第一触发器单元的亚稳态。
9.根据权利要求8所述的亚稳态检测方法，其特征在于，所述根据记录的所述延迟值与所述目标时钟信号的对应关系，检测所述第一触发器单元的亚稳态，包括：
当经延迟后的所述同步信号的上升沿/或下降沿作为触发沿输入至所述第二触发器单元时，
根据记录的所述目标时钟信号获取位于建立/保持时间窗口的延迟值；
将位于建立/保持时间窗口的延迟值作为所述第一触发器单元的亚稳态。
10.根据权利要求8或9所述的亚稳态检测方法，其特征在于，所述方法还包括：对所述第一触发器单元的亚稳态进行校准。
11.根据权利要求10所述的亚稳态检测方法，其特征在于，所述对所述第一触发器单元的亚稳态进行校准，包括：
根据记录的所述目标时钟信号获取位于由跳变前一时刻逻辑“1” 跳变至后一时刻逻辑“0”的窗口的延迟值；
将位于由跳变前一时刻逻辑“1” 跳变至后一时刻逻辑“0”窗口的延迟值作为校准值；
控制所述延迟单元以所述校准值来延迟所述同步信号。
12.根据权利要求11所述的亚稳态检测方法，其特征在于，当所述校准值为多个时，选择具有最小值的校准值作为目标校准值。
13.根据权利要求10所述的亚稳态检测方法，其特征在于，所述方法还包括：
检测所述时钟信号的时钟模式是否改变；
当所述时钟模式改变时，重新对所述第一触发器单元的亚稳态进行校准。
CN201911366573.5A 2019-12-26 2019-12-26 亚稳态检测装置和方法、adc电路 Active CN111262583B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201911366573.5A CN111262583B (zh) 2019-12-26 2019-12-26 亚稳态检测装置和方法、adc电路
US17/276,027 US11451236B2 (en) 2019-12-26 2020-05-09 Metastabile state detection device and method, and ADC circuit
PCT/CN2020/089478 WO2021128701A1 (zh) 2019-12-26 2020-05-09 亚稳态检测装置和方法、adc电路
EP20859675.9A EP3872995A4 (en) 2019-12-26 2020-05-09 DEVICE AND METHOD FOR DETECTING A METASTABLE STATE AND ADC CIRCUIT
JP2021518702A JP7214855B2 (ja) 2019-12-26 2020-05-09 メタステーブル状態検出装置及び方法、ａｄｃ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911366573.5A CN111262583B (zh) 2019-12-26 2019-12-26 亚稳态检测装置和方法、adc电路

Publications (2)

Publication Number Publication Date
CN111262583A CN111262583A (zh) 2020-06-09
CN111262583B true CN111262583B (zh) 2021-01-29

Family

ID=70948521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911366573.5A Active CN111262583B (zh) 2019-12-26 2019-12-26 亚稳态检测装置和方法、adc电路

Country Status (5)

Country Link
US (1) US11451236B2 (zh)
EP (1) EP3872995A4 (zh)
JP (1) JP7214855B2 (zh)
CN (1) CN111262583B (zh)
WO (1) WO2021128701A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112332834B (zh) * 2021-01-04 2021-04-13 南京芯视界微电子科技有限公司 激光雷达的时间数字转换器避免亚稳态的矫正方法及装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05264602A (ja) * 1990-12-26 1993-10-12 Sony Tektronix Corp メタステーブル状態検出装置
JP2002107381A (ja) * 2000-10-02 2002-04-10 Teratekku:Kk コヒーレント・サンプリング方法と装置
CN105187053A (zh) * 2015-09-07 2015-12-23 电子科技大学 一种用于tdc的亚稳态消除电路
CN106537786A (zh) * 2016-05-05 2017-03-22 香港应用科技研究院有限公司 同步系统里的异步逐次逼近寄存器模数转换器（sar adc）
CN109995359A (zh) * 2019-04-10 2019-07-09 侯凤妹 边沿触发器亚稳态观测系统及其观测方法
CN110311659A (zh) * 2018-03-27 2019-10-08 华为技术有限公司 一种触发器及集成电路
CN110401444A (zh) * 2019-06-25 2019-11-01 中国科学院上海微系统与信息技术研究所 异步时钟adc电路的亚稳态的检测消除电路

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265904B1 (en) * 1998-10-02 2001-07-24 Vlsi Technology Inc. Digital phase shift amplification and detection system and method
US7430141B2 (en) * 2004-11-16 2008-09-30 Texas Instruments Incorporated Method and apparatus for memory data deskewing
KR100886354B1 (ko) * 2007-05-17 2009-03-03 삼성전자주식회사 다중 위상 클럭신호를 사용하는 통신 시스템 및 통신 방법
KR101215760B1 (ko) * 2008-08-01 2012-12-26 가부시키가이샤 어드밴티스트 시간 측정 회로, 시간 측정 방법, 이들을 이용한 시간 디지털 변환기 및 시험 장치
CN101860353B (zh) * 2010-06-17 2012-02-29 广州市广晟微电子有限公司 数模混合芯片中的时钟电路控制装置及方法
JP2012244521A (ja) 2011-05-23 2012-12-10 Keio Gijuku 比較器及びａｄ変換器
ITTO20110485A1 (it) * 2011-06-03 2012-12-04 Torino Politecnico Method and circuit for solving metastability conditions and recovering signal errors in digitalintegrated circuits
CN103095289B (zh) 2011-11-08 2015-03-04 澜起科技（上海）有限公司 一种信号延迟控制电路
TWI448081B (zh) * 2012-01-20 2014-08-01 Nat Univ Chung Cheng All-digital clock correction circuit and method thereof
US9020084B2 (en) * 2013-01-31 2015-04-28 Qualcomm Incorporated High frequency synchronizer
US8872691B1 (en) * 2013-05-03 2014-10-28 Keysight Technologies, Inc. Metastability detection and correction in analog to digital converter
US8957802B1 (en) * 2013-09-13 2015-02-17 Cadence Design Systems, Inc. Metastability error detection and correction system and method for successive approximation analog-to-digital converters
CN103746698B (zh) 2014-01-28 2017-02-01 华为技术有限公司 模数转换器
PL223881B1 (pl) 2014-02-07 2016-11-30 Politechnika Warszawska Układ fizycznie nieklonowalnej funkcji
CN104320138A (zh) * 2014-08-29 2015-01-28 成都锐成芯微科技有限责任公司 全异步sar adc亚稳态消除电路与方法
KR20170005330A (ko) * 2015-07-03 2017-01-12 에스케이하이닉스 주식회사 클럭 생성 회로 및 방법, 이를 이용한 반도체 장치 및 전자 시스템
CN105159374B (zh) * 2015-08-31 2016-09-21 东南大学 面向超宽电压的在线监测单元及监测窗口自适应调节系统
US10038450B1 (en) * 2015-12-10 2018-07-31 Xilinx, Inc. Circuits for and methods of transmitting data in an integrated circuit
US9899992B1 (en) * 2016-08-17 2018-02-20 Advanced Micro Devices, Inc. Low power adaptive synchronizer
US9634680B1 (en) 2016-10-24 2017-04-25 Keysight Technologies, Inc. Large-error detection and correction of digital sample sequence from analog-to-digital converter
US10175655B2 (en) * 2017-03-17 2019-01-08 Intel Corporation Time-to-digital converter
EP3707566B1 (en) * 2017-12-14 2022-07-27 Huawei International Pte. Ltd. Time-to-digital converter
CN110504968B (zh) * 2018-05-17 2023-03-24 四川锦江电子医疗器械科技股份有限公司 一种双异步信号采样计数装置与方法
CN109032498B (zh) 2018-07-25 2021-03-30 电子科技大学 一种多fpga的多通道采集系统的波形量化同步方法
CN109150182B (zh) 2018-08-28 2021-10-26 电子科技大学 一种适用于比较器的亚稳态检测电路
CN110912539A (zh) * 2018-09-14 2020-03-24 恩智浦美国有限公司 时钟发生器和产生时钟信号的方法
US10928447B2 (en) * 2018-10-31 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Built-in self test circuit for measuring phase noise of a phase locked loop
CN110401443B (zh) * 2019-06-25 2023-03-31 中国科学院上海微系统与信息技术研究所 同步时钟adc电路的亚稳态的检测消除电路
TWI716975B (zh) * 2019-08-21 2021-01-21 智原科技股份有限公司 時間偵測電路及時間偵測方法
US10999050B1 (en) * 2020-05-04 2021-05-04 Stmicroelectronics International N.V. Methods and apparatus for data synchronization in systems having multiple clock and reset domains
US10848140B1 (en) * 2020-07-20 2020-11-24 Nxp Usa, Inc. Method and system for detecting clock failure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05264602A (ja) * 1990-12-26 1993-10-12 Sony Tektronix Corp メタステーブル状態検出装置
JP2002107381A (ja) * 2000-10-02 2002-04-10 Teratekku:Kk コヒーレント・サンプリング方法と装置
CN105187053A (zh) * 2015-09-07 2015-12-23 电子科技大学 一种用于tdc的亚稳态消除电路
CN106537786A (zh) * 2016-05-05 2017-03-22 香港应用科技研究院有限公司 同步系统里的异步逐次逼近寄存器模数转换器（sar adc）
CN110311659A (zh) * 2018-03-27 2019-10-08 华为技术有限公司 一种触发器及集成电路
CN109995359A (zh) * 2019-04-10 2019-07-09 侯凤妹 边沿触发器亚稳态观测系统及其观测方法
CN110401444A (zh) * 2019-06-25 2019-11-01 中国科学院上海微系统与信息技术研究所 异步时钟adc电路的亚稳态的检测消除电路

Also Published As

Publication number Publication date
CN111262583A (zh) 2020-06-09
EP3872995A1 (en) 2021-09-01
WO2021128701A1 (zh) 2021-07-01
JP2022517895A (ja) 2022-03-11
JP7214855B2 (ja) 2023-01-30
EP3872995A4 (en) 2022-08-31
US11451236B2 (en) 2022-09-20
US20220109450A1 (en) 2022-04-07

Similar Documents

Publication Publication Date Title
US7460630B2 (en) Device and method for synchronous data transmission using reference signal
ES2365438T3 (es) Dispositivo de circuito y procedimiento para medir la fluctuación de reloj.
KR100543646B1 (ko) 동기식 버스 인터페이스를 위한 자동 지연 검출과 수신기 조정 방법 및 시스템
JP2007317016A (ja) インタフェース回路及びメモリ制御装置
US10999050B1 (en) Methods and apparatus for data synchronization in systems having multiple clock and reset domains
US6795514B2 (en) Integrated data clock extractor
US8594264B1 (en) Phase detection and aligned signal selection with multiple phases of clocks
EP1884057B1 (en) Data edge-to-clock edge phase detector for high speed circuits
EP1927210A2 (en) Strobe technique for recovering a clock in a digital signal
US8860475B1 (en) Techniques for adjusting phases of clock signals
CN212622809U (zh) 检测电路
CN111262583B (zh) 亚稳态检测装置和方法、adc电路
US8711996B2 (en) Methods and apparatus for determining a phase error in signals
CN116192355B (zh) Mipi发送器及其时钟校准方法
US20010013802A1 (en) System and process for high speed interface clock skew correction
US20050141294A1 (en) Method and apparatus for memory data deskewing
US20040128603A1 (en) Device for testing the conformity of an electronic connection
CN113740717A (zh) 一种时序单元保持时间的测量方法和测量电路
US7305575B2 (en) Interface circuit that interconnects a media access controller and an optical line termination transceiver module
CN109155798B (zh) 一种异步fifo电路及时延确定方法
CN112260814B (zh) 高速串行通信的数据相位校正方法、电子装置和存储介质
RU2806240C1 (ru) Схема обнаружения и способ обнаружения
KR100236979B1 (ko) 데이터 지연을 이용한 셀 동기 장치
EP1150451A2 (en) Method and apparatus for initializing a synchronizer
US7583544B2 (en) Data reading circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20200609

Assignee: RIGOL TECHNOLOGIES, Inc.

Assignor: Puyuan Jingdian Technology Co.,Ltd.

Contract record no.: X2022990000584

Denomination of invention: Metastability detection device and method, ADC circuit

Granted publication date: 20210129

License type: Common License

Record date: 20220901

EE01 Entry into force of recordation of patent licensing contract
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Metastable detection device and method, ADC circuit

Effective date of registration: 20221014

Granted publication date: 20210129

Pledgee: Industrial Commercial Bank of China Ltd. Suzhou high tech Industrial Development Zone Branch

Pledgor: Puyuan Jingdian Technology Co.,Ltd.

Registration number: Y2022320010583

PE01 Entry into force of the registration of the contract for pledge of patent right