JP2022517895A

JP2022517895A - メタステーブル状態検出装置及び方法、ａｄｃ回路

Info

Publication number: JP2022517895A
Application number: JP2021518702A
Authority: JP
Inventors: ボーヤン; ジュンチョウルオ; ユエワン; ティエジュンワン; ウェィセンリー
Original assignee: RIGOL TECHNOLOGIES CO., LTD.
Current assignee: RIGOL TECHNOLOGIES CO., LTD.
Priority date: 2019-12-26
Filing date: 2020-05-09
Publication date: 2022-03-11
Anticipated expiration: 2040-05-09
Also published as: EP3872995A4; JP7214855B2; CN111262583A; WO2021128701A1; US11451236B2; CN111262583B; EP3872995A1; US20220109450A1

Abstract

本発明は、メタステーブル状態検出装置、方法及びＡＤＣ回路に関する。メタステーブル状態検出装置は、同期信号を受信し、予め設定された段階の遅延値で遅延させる遅延ユニットと、第１のクロック入力端、第１のデータ入力端及び第１のデータ出力端を含み、前記第１のクロック入力端は、クロック信号を受信し、前記第１のデータ入力端は、前記遅延ユニットに接続される、第１のフリップフロップユニットと、第２のクロック入力端、第２のデータ入力端及び第２のデータ出力端を含み、前記第２のクロック入力端は、前記遅延ユニット及び前記第１のデータ入力端にそれぞれに接続され、前記第２のデータ入力端は、前記第１のクロック入力端に接続される、第２のフリップフロップユニットと、前記第２のデータ出力端に接続され、前記目標クロック信号を受信し、前記目標クロック信号に基づいて前記第１のフリップフロップユニットのメタステーブル状態を検出する、処理モジュールと、を備える。検出装置の構成が簡素でコスト低い。

Description

本発明は、デジタル又はデジタルアナログハイブリッド集積回路に関し、特に、メタステーブル状態検出装置及び方法、ＡＤＣ回路に関する。

デジタル又はデジタルアナログハイブリッド集積回路において、高速メモリ記憶素子とするフリップフロップは、現代のＩＴハードウェア回路およびシステムに広く使用されている。入力データを確実に記憶することを実現するためには、クロックの立ち上がりエッジの前後に入力データのセットアップタイム領域及びホールドタイム領域が一定であることが必要である。同期方式では、フリップフロップのセットアップ／ホールド時間がこの条件を満たさない場合と、メタステーブル状態が発生する可能性がある。この場合、アクティブクロックエッジから比較的長い期間、フリップフロップの出力Ｑが不定状態となる。この期間、Ｑ端には、データ入力端Ｄの値と等しい値ではなく、スパイク状で振動している固定の電圧値が存在する。

従来、クロックと同じ周波数の検出器を設けることによって、フリップフロップのメタステーブル状態を検出する。しかしながら、このような検出器は設計が複雑で費用がかかる。

本発明は、上記の問題点を解決するためになされたものであり、メタステーブル状態検出装置及び方法、ＡＤＣ回路を提供し、検出装置の構成を簡略化して低コストを実現することを目的とする。

同期信号を受信し、前記同期信号を遅延させる遅延ユニットと、第１のクロック入力端、第１のデータ入力端及び第１のデータ出力端を含み、前記第１のクロック入力端は、クロック信号を受信し、前記第１のデータ入力端は、前記遅延ユニットに接続され、遅延された同期信号を受信する、第１のフリップフロップユニットと、第２のクロック入力端、第２のデータ入力端及び第２のデータ出力端を含み、前記第２のクロック入力端は、前記遅延ユニット及び前記第１のデータ入力端にそれぞれに接続され、遅延された同期信号を受信し、前記第２のデータ入力端は、前記第１のクロック入力端に接続され、前記クロック信号を受信し、前記第２のデータ出力端は、遅延された同期信号に同期した目標クロック信号を出力する、第２のフリップフロップユニットと、前記第２のデータ出力端に接続され、前記目標クロック信号を受信し、前記目標クロック信号に基づいて前記第１のフリップフロップユニットのメタステーブル状態を検出する、処理モジュールと、を備える
メタステーブル状態検出装置。

一実施例では、前記第１のフリップフロップユニット及び前記第２のフリップフロップユニットは、Ｄフリップフロップである。

一実施例では、前記第１のフリップフロップユニットは、第１のインバータと第１のＪＫフリップフロップとを含み、前記第１のＪＫフリップフロップのＪ端は、前記第１のインバータを介して前記第１のＪＫフリップフロップのＫ端に接続され、前記第２のフリップフロップユニットは、第２のインバータと第２のＪＫフリップフロップとを含み、前記第２のＪＫフリップフロップのＪ端は、前記第２のインバータを介して前記第２のＪＫフリップフロップのＫ端に接続される。

一実施例では、前記処理モジュールは、前記第２のデータ出力端に接続され、前記目標クロック信号を読み取る読み取りユニットと、前記読み取りユニット及び前記遅延ユニットにそれぞれに接続され、前記目標クロック信号のメタステーブル状態を検出し、前記目標クロック信号に基づいて、前記メタステーブル状態を校正する校正遅延値を取得し、前記同期信号を前記校正遅延値で遅延させるように前記遅延ユニットを制御するコントローラと、含む。

本発明は、上記のメタステーブル状態検出装置を備えるＡＤＣ回路をさらに提供する。

一実施例では、前記ＡＤＣ回路は、クロック信号を出力するクロックモジュールと、
同期信号を出力する同期信号モジュールと、をさらに備え、前記遅延ユニットの入力端は前記同期信号モジュールに接続され、前記遅延ユニットの出力端は前記第１のデータ入力端及び前記第２のクロック端にそれぞれに接続され、前記第１のクロック入力端、前記第２のデータ入力端及び前記第１のデータ出力端は、それぞれに前記クロック生成モジュールに接続される。

一実施例では、前記クロックモジュールは、前記第１のクロック入力端及び前記第２のデータ入力端にそれぞれに接続され、前記クロック信号を生成するクロック生成ユニットと、前記クロック生成ユニットと前記第１のデータ出力端とにそれぞれに接続され、前記第１のフリップフロップユニットから出力された前記目標同期信号に対して分周処理を行う分周ユニットと、を含む。

メタステーブル状態検出装置に適用されるメタステーブル状態検出方法であって、前記メタステーブル状態検出装置は、遅延ユニット、第１のフリップフロップユニット及び第２のフリップフロップユニットを含み、前記第１のフリップフロップユニットのクロック入力端は、前記第２のフリップフロップユニットのデータ入力端に接続され、クロック信号を受信し、前記第１のフリップフロップユニットのデータ入力端及び前記第２のフリップフロップユニットのクロック入力端は、それぞれに前記遅延ユニットに接続され、遅延処理された同期信号を受信し、前記遅延ユニットを制御して、受信された同期信号を予め設定された遅延値に応じて遅延させることと、各前記遅延値に対応して、前記第２のフリップフロップユニットから出力される目標クロック信号を記録することと、記録された前記遅延値と前記目標クロック信号との対応関係に基づいて、前記第１のフリップフロップユニットのメタステーブル状態を検出することと、を含むメタステーブル状態検出方法。

一実施例では、記録された前記遅延値と前記目標クロック信号との対応関係に基づいて、前記第１のフリップフロップユニットのメタステーブル状態を検出することは、遅延された前記同期信号の立ち上がりエッジ又は立ち下がりエッジがトリガーエッジとして前記第２のフリップフロップユニットに入力される場合には、前記第２のフリップフロップユニットから出力される前記目標クロック信号を記録することと、記録された前記目標クロック信号からセットアップ／ホールドタイムウィンドウ内の遅延値を取得することと、セットアップ／ホールドタイムウィンドウ内の遅延値に対応して出力された前記クロック信号を、前記第１のフリップフロップユニットのメタステーブル状態とすることと、を含む。

一実施例では、前記第１のフリップフロップユニットのメタステーブル状態を校正することをさらに含む。

一実施例では、前記第１のフリップフロップユニットのメタステーブル状態を校正することは、記録された前記目標クロック信号から、前で論理「１」からその後で論理「０」への遷移のウィンドウの遅延値を取得することと、前で論理「１」からその後で論理「０」への遷移のウィンドウの遅延値を校正値とすることと、前記遅延ユニットを制御して、前記同期信号を前記校正値で遅延させることと、を含む。

一実施例では、前記校正値が複数ある場合には、最小値を有する校正値を目標校正値として選択する。

一実施例では、前記方法は、前記クロック信号のクロックモードが変化したかどうかを検出するステップと、前記クロックモードが変化したとき、前記第１のフリップフロップユニットのメタステーブル状態を再校正するステップと、をさらに含む。

上記メタステーブル状態検出装置、方法及びＡＤＣ回路は、第２のフリップフロップユニットの第２のデータ入力端が第１のフリップフロップユニットの第１のクロック入力端に接続され、第２のフリップフロップユニットの第２のクロック入力端が第１のフリップフロップユニットの第１のデータ入力端に接続されている。これにより、前記第２のフリップフロップユニットの第２のデータ出力端を前記第１のフリップフロップユニットのメタステーブル状態検出端として前記第１のフリップフロップユニットのメタステーブル状態を検出することができ、その構造が簡単で検出精度が高い。

以下、本発明の実施の形態又は従来技術の技術的思想をより明確に説明するために、実施の形態又は従来技術を説明するための図面を簡単に説明する。また、以下の説明における図面は、本発明の幾つかの実施例にすぎず、当業者は、これらの図面に基づいて、他の実施例の図面を、進歩的なに労力しなくても得られることは明らかである。
一実施例におけるメタステーブル状態検出装置の回路図である。一実施例におけるメタステーブル状態検出装置に関するフローチャートである。他の実施例におけるメタステーブル状態検出装置の回路図である。一実施例におけるＡＤＣ回路の回路図である。他の実施例におけるＡＤＣ回路の回路図である。一実施例におけるメタステーブル状態検出方法のフローチャートである。一実施例における第１のフリップフロップユニットのメタステーブル状態を校正するフローチャートである。

以下、本発明の実施の形態について、図面を参照して詳細に説明するが、本発明は、その主旨を越えない限り、以下の実施の形態に限定されるものではない。以下の説明では、本発明を完全に理解できるように、多数の具体的な詳細が説明される。本発明の好ましい実施例が、図面に提供される。しかし、本発明は、様々な形態に具現されることができ、ここで説明する実施例に限定されるものではない。むしろ、これらの実施例は、本開示がより完全かつ完全になるように提供される。本発明は、本明細書に記載されたものとは異なる多くの他の方法で実施されてもよく、当業者は、本発明の趣旨から逸脱することなく同様の変更を行ってもよい。したがって、本発明は以下に開示される具体的な実施例に限定されるものではない。

さらに、「第１の」及び「第２の」という用語は、単に説明の目的とするものであり、示される技術的特徴の相対的な重要性又は暗黙的な指示を示す又は暗黙的に示すものと解釈されるべきではない。したがって、「第１の」及び「第２の」に限定された特徴は、少なくとも１つの特徴を明示的又は暗示的に含み得る。本発明の説明において、「複数」は、特に明記しない限り、少なくとも２つ、例えば２つ、３つなどを指す。本発明の説明において、「いくつか」は、特に明記しない限り、少なくとも１つ、例えば１つ、２つなどを指す。

図１に示すように、本願の実施例は、メタステーブル状態検出装置を提供する。一実施例では、メタステーブル状態検出装置は、遅延ユニット１１０、第１のフリップフロップユニット１２０、第２のフリップフロップユニット１３０及び処理モジュール１４０を含む。

遅延ユニット１１０は、入力端が同期（ＳＹＮＣ）信号１Ａを受信するために使用される。遅延ユニット１１０は、同期信号１Ａを受信し、該同期信号１Ａを遅延させる。遅延ユニット１１０は、受信した同期信号１Ａに対して、対応する遅延を行うことができる。

一実施例では、遅延ユニット１１０は、レジスタ又はカウンタを含んでもよい。本発明の実施例において、遅延ユニット１１０はＤＳＹＮＣと呼ばれるレジスタであってもよい。レジスタの制御ビットは、＜Ｍ－１：０＞に設置される。Ｍはレジスタの制御ビットの数である。＜Ｍ－１：０＞はＭ個の制御ビットを有し、合計２＾Ｍ個のレジスタ値を示す。制御値が０の場合、遅延ユニット１１０が同期信号１Ａを遅延して処理する遅延値はＴｄ＜１＞であり、制御値が１の場合、遅延ユニット１１０が同期信号１Ａを遅延して処理する遅延値はＴｄ＜２＞である。このように、制御値がＭ－１の場合、遅延ユニット１１０が同期信号１Ａを遅延して処理する遅延値はＴｄ＜Ｍ＞である。なお、遅延ユニット１１０が同期信号１Ａを遅延して処理する各遅延値は、予め設定された段階に応じて設定される。遅延値Ｔｄ＜１＞は遅延値Ｔｄ＜２＞より小さく、遅延値Ｔｄ＜２＞は遅延値Ｔｄ＜３＞より小さい。例えば、Ｔｄ＜１＞＜Ｔｄ＜２＞・・・・・・＜Ｔｄ＜Ｍ－１＞＜Ｔｄ＜Ｍ＞である。

なお、隣接する任意の２つの遅延値の差は同じである。つまり、Ｔｄ＜２＞－Ｔｄ＜１＞＝Ｔｄ＜Ｍ＞－Ｔｄ＜Ｍ－１＞である。好ましくは、隣接する任意の２つの遅延値の差が同一でなくてもよい。本発明において、隣接する２つの遅延値の差は、さらに限定されない。

第１のフリップフロップユニット１２０は、第１のクロック入力端、第１のデータ入力端及び第１のデータ出力端を含む。第２のフリップフロップユニット１３０は、第２のクロック入力端、第２のデータ入力端及び第２のデータ出力端を含む。第１のフリップフロップユニット１２０の第１のクロック入力端と第２のフリップフロップユニット１３０の第２のデータ入力端とは、クロック信号１Ｂを受信するように接続される。第１のフリップフロップユニット１２０の第１のデータ入力端と第２のフリップフロップユニット１３０の第２のクロック入力端は、遅延ユニット１１０に接続され、いずれも遅延ユニット１１０から遅延処理された同期信号１Ａを受信する。

第１のフリップフロップユニット１２０は、遅延処理された同期信号１Ａをクロック信号１Ｂに同期させ、第１のデータ出力端から前記クロック信号１Ｂに同期した目標同期信号１Ｄを出力させることができる。

第２のフリップフロップユニット１３０の第２のデータ入力端は第１のフリップフロップユニット１２０の第１のクロック入力端に接続され、第２のフリップフロップユニット１３０の第２のクロック入力端は第１のフリップフロップユニット１２０の第１のデータ入力端に接続される。同期信号１Ａはサンプリングクロックとして機能し、クロック信号１Ｂはデータ信号として機能することができる。すなわち、高周波数のクロック信号１Ｂを低周波数の同期信号１Ａでサンプリングすることにより、該第２のフリップフロップユニット１３０の第２のデータ出力端は、遅延された同期信号１Ａに同期した目標クロック信号１Ｃを出力して、クロック信号１Ｂを復元することができる。すなわち、第２のフリップフロップユニット１３０の第２のデータ出力端は、メタステーブル状態検出端として機能することができる。

処理モジュール１４０は、前記第２のデータ出力端に接続され、前記目標クロック信号１Ｃを受信し、前記目標クロック信号１Ｃに基づいて前記第１のフリップフロップユニット１２０のメタステーブル状態を検出する。メタステーブル状態とは、フリップフロップが所定の時間内に確認可能な状態に達することができないことをいう。フリップフロップのセットアップタイム及びホールドタイムは、クロックの立ち上がりエッジの付近でタイムウィンドウを定義する。このタイムウィンドウ内でフリップフロップのデータ入力端のデータ信号が変化する（あるいはデータが更新される）と、タイミング違反が発生し、メタステーブル状態が発生する。

例えば、遅延ユニット１１０が同期信号１Ａを処理して遅延させる時に、処理モジュール１４０は、各遅延値に対応して、第２のフリップフロップユニット１３０の第２のデータ出力端から出力される目標クロック信号１Ｂのレベル信号を取得し、遅延値（図２に示す、例えば、Ｔｄ＜１＞、Ｔｄ＜２＞・・・・・・Ｔｄ＜１４＞）および第２のデータ出力端から出力される目標クロック信号１Ｃのレベル信号（図２に示す、Ｐ４０１、Ｐ４０２、Ｐ４０３・・・・・・Ｐ４１４など）を対応して記録する。遅延ユニット１１０で遅延処理された同期信号１Ａの立ち上がりエッジを第２のフリップフロップユニット１３０のトリガーエッジとするときに、目標クロック信号１Ｃと遅延値との対応関係を取得する。この対応関係に基づいて、第１のフリップフロップユニット１２０でメタステーブル状態が出る点を検出することができる。図２に示すように、Ｐ４０７及びＰ４１４がメタステーブル状態が最も発生しやすい点である。つまり、遅延値がＴｄ＜７＞又はＴｄ＜１４＞である場合には、第１のフリップフロップユニット１２０でメタステーブル状態が出る可能性が最も高い。

本発明の実施例において、付加とする第２のフリップフロップユニット１３０を設けることにより、第２のフリップフロップユニット１３０の第２のデータ入力端が第１のフリップフロップユニット１２０の第１のクロック入力端に接続され、第２のフリップフロップユニット１３０の第２のクロック入力端が第１のフリップフロップユニット１２０の第１のデータ入力端に接続される。即ち、第２のフリップフロップユニット１３０の第２のデータ出力端が第１のフリップフロップユニット１２０のメタステーブル状態検出端として機能し、第１のフリップフロップユニット１２０のメタステーブル状態を検出することができ、構造が簡単で検出精度が高い。

一実施例では、第１のフリップフロップユニット１２０及び第２のフリップフロップユニット１３０は両方ともＤフリップフロップである。Ｄフリップフロップは、３つのデータポートＤ、Ｑ及びＣＬＫを含み、Ｄはデータ入力端であり、Ｑはデータ出力端であり、ＣＬＫはクロック入力端である。Ｄフリップフロップのデータ入力端Ｄは、第１のフリップフロップユニット１２０の第１のデータ入力端としてもよく、第２のフリップフロップユニット１３０の第２のデータ入力端としてもよい。Ｄフリップフロップのデータ出力端Ｑは、第１のフリップフロップユニット１２０の第１のデータ出力端としてもよく、第２のフリップフロップユニット１３０の第２のデータ出力端としてもよい。Ｄフリップフロップのクロック入力端ＣＬＫは、第１のフリップフロップユニット１２０の第１のクロック入力端としてもよく、第２のフリップフロップユニット１３０の第２のクロック入力端としてもよい。

図３に示すように、一実施例では、前記第１のフリップフロップユニット１２０は、第１のインバータ１２１と第１のＪＫフリップフロップ１２２とを含む。前記第１のＪＫフリップフロップ１２２のＪ端は、前記第１のインバータ１２１を介して前記第１のＪＫフリップフロップ１２２のＫ端に接続される。前記第１のＪＫフリップフロップ１２２のクロック端は、前記第１のフリップフロップユニット１２０の第１のクロック入力端として機能し、前記第１のＪＫフリップフロップ１２２のＪ端と前記第１のインバータ１２１の共通接続端とは、前記第１のフリップフロップユニット１２０の第１のデータ入力端として機能する。

前記第２のフリップフロップユニット１３０は、第２のインバータ１３１と、第２のＪＫフリップフロップ１３２とを含む。前記第２のＪＫフリップフロップ１３２のＪ端は、前記第２のインバータ１３１を介して前記第２のＪＫフリップフロップ１３２のＫ端に接続される。前記第２のＪＫフリップフロップのクロック端は、前記第２のフリップフロップユニット１３０の第２のクロック入力端として機能し、前記第２のフリップフロップユニット１３２のＪ端及び前記第２のインバータ１３１の共通接続端は、前記第２のフリップフロップユニット１３０の第２のデータ入力端として機能する。即ち、第２のＪＫフリップフロップ１３２のデータ出力端Ｑは、第１のＪＫフリップフロップ１２２のメタステーブル状態検出端として、第１のＪＫフリップフロップ１２２のメタステーブル状態を検出する。

本実施例では、ＪＫフリップフロップとインバータでＤフリップフロップを構成することにより、メタステーブル状態検出機能を実現する。本実施例の具体的な実現は、上述の実施例と同様であり、ここでその説明が省略される。
なお、第１のフリップフロップユニット１２０は、第２のフリップフロップユニット１３０と同様の構成を有することによって、第１のフリップフロップユニット１２０の出力信号と第２のフリップフロップユニット１３０の出力信号とが同じ状態を確保する。

一実施例では、前記処理モジュール１４０は、読み取りユニット及びコントローラを含む。読み取りユニットは、第２のフリップフロップユニット１３０の第２のデータ出力端に接続され、第２のフリップフロップユニット１３０から出力された前記目標クロック信号１Ｃを読み取る。一例として、該読み取りユニットは、ＳＰＩ読み取りモジュールであってもよく、第２のフリップフロップユニット１３０から出力された目標クロック信号１Ｃをコントローラに読み取って処理する。

コントローラは、前記読み取りユニットおよび前記遅延ユニット１１０にそれぞれに接続され、前記第１のフリップフロップユニット１２０のメタステーブル状態を検出する。一例として、該コントローラは、ＣＰＵ、ＭＣＵ、ＦＰＧＡなどの外部装置によって該目標クロック信号１Ｃを処理することができるプロセッサであってもよい。

さらに、該コントローラは、前記目標クロック信号１Ｃから前記メタステーブル状態を校正する校正遅延値を取得し、前記同期信号１Ａを前記校正遅延値で遅延させるように遅延ユニット１１０を制御してもよい。一例として、図２を参照し、Ｐ４０７（Ｐ４１４）は、第１のフリップフロップユニット１２０のメタステーブル状態点である。２つのメタステーブル状態点Ｐ４０７、Ｐ４１４から最も離れた点は、これらの中間点Ｐ４１０である。また、Ｐ４０３はメタステーブル状態Ｐ４０７から最も離れた点でもあるので、最大のマージンを有する点として理解されている。最大のマージンを有する点Ｐ４０３又はＰ４１０を校正遅延値とすることができる。

好ましくは、該コントローラは、第２のデータ出力端から出力される目標クロック信号１Ｃのレベル信号（図２に示すＰ４０１、Ｐ４０２、Ｐ４０３・・・・・・Ｐ４１４など）に応じて、論理で「１」から論理で「０」に変化する位置（Ｐ４０３又はＰ４１０）に対応する遅延値を校正遅延値としてもよい。

一実施例では、コントローラは、遅延ユニット１１０の制御ビット＜Ｍ－１：０＞を一定の校正遅延値に設定することによって、該遅延ユニット１１０が前記同期信号１Ａを前記校正遅延値で遅延させる。

本実施例では、メタステーブル状態検出装置は、校正遅延値をさらに対応して取得し、該校正遅延値に基づいて第１のフリップフロップユニット１２０のメタステーブル状態を校正することによって、該第１のフリップフロップユニット１２０のメタステーブル状態を除去し、第１のフリップフロップユニット１２０の性能を向上させることができる。

上記実施例のメタステーブル状態検出装置によれば、複数のクロックモジュールで同期して発生するメタステーブル状態を検出することができる。この遅延を調整して遅延後に出力される目標クロック信号１Ｃを検出することで、データ同期の校正を行う。メタステーブル状態検出装置は、ＡＤＣの外部に設けてもよく、ＡＤＣに組み込んでメタステーブル状態検出機能を有するＡＤＣとしてもよい。

一例として、メタステーブル状態検出装置は、ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）内に配置されてもよい。該メタステーブル状態検出装置のクロック信号１Ｂ及び同期信号１Ａは、いずれかＦＰＧＡによって生成されてもよい。第１のフリップフロップユニット１２０の第１のデータ出力端は、ＦＰＧＡ内でクロック信号１Ｂを用いることが必要なモジュールＡに接続される。例えば、該モジュールＡのリセットＲＳＴ信号に接続されてもよい。すなわち、低周波数同期信号１Ａで高周波数クロック信号１Ｂをサンプリングし、クロック信号１Ｂを最終的に復元してもよい。該メタステーブル状態検出ユニットをＦＰＧＡに内蔵することで、複数のクロックモジュールで同期して発生するメタステーブル状態を検出することができる。遅延を調整して遅延後に出力される目標クロック信号１Ｃを検出することで、データ同期の校正を行うことができる。

なお、該メタステーブル状態検出装置は、複数のクロックモジュールの同期を必要とする他の電子機器にも適用可能である。

図４及び図５に示すように、本発明の実施例は、ＡＤＣ回路をさらに提供する。一実施例では、ＡＤＣ回路は、クロックモジュール２０と、同期信号モジュール３０と、上記いずれかの実施例のメタステーブル状態検出装置１０とを含む。

クロックモジュール２０は、クロック信号１Ｂを出力する。

具体的に、一実施例では、前記クロックモジュール２０は、クロック生成ユニット２１０及び分周ユニット２２０を含む。クロック生成ユニット２１０は、前記第１のクロック入力端及び前記第２のデータ入力端にそれぞれに接続され、生成された前記クロック信号１Ｂを第１のフリップフロップユニット１２０及び第２のフリップフロップユニット１３０に提供し、分周ユニット２２０は、前記クロック生成ユニット２１０と前記第１のデータ出力端とにそれぞれに接続され、前記第１のフリップフロップユニット１２０から出力された目標同期信号１Ｄに対して分周処理を行う。

一例として、クロック生成ユニット２１０は、位相ロックループを有するクロック分配器であってもよく、複数チャネルのクロック信号１Ｂを出力してもよい。分周ユニット２２０は、分周器であってもよく、前記第１のフリップフロップユニット１２０から出力される前記目標同期信号１Ｄに対して４分周処理又は８分周処理を行ってもよい。

なお、本願の実施例において、他のデバイスを用いてクロック分配器及び分周器が実現する機能を実現してもよく、上記の例に限定されない。

同期信号モジュール３０は、同期信号１Ａを出力する。

メタステーブル状態検出装置１０は、遅延ユニット１１０と、第１のフリップフロップユニット１２０と、第２のフリップフロップユニット１３０と、処理モジュール１４０とを備える。前記遅延ユニット１１０の入力端は前記同期信号モジュール３０に接続され、前記遅延ユニット１１０の出力端は前記第１のデータ入力端及び前記第２のクロック入力端にそれぞれに接続される。前記第１のクロック入力端、前記第２のデータ入力端及び前記第１のデータ出力端は、それぞれに前記クロックモジュール２０に接続されている。

本実施例では、ＡＤＣ回路にメタステーブル状態検出装置１０が設けられている。メタステーブル状態検出装置１０の第２のフリップフロップユニット１３０の第２のデータ入力端が第１のフリップフロップユニット１２０の第１のクロック入力端に接続され、第２のフリップフロップユニット１３０の第２のクロック入力端が第１のフリップフロップユニット１２０の第１のデータ入力端に接続される。すなわち、第２のフリップフロップユニット１３０の第２のデータ出力端は、第１のフリップフロップユニット１２０のメタステーブル状態検出端とし、第１のフリップフロップユニット１２０のメタステーブル状態を検出する。このため、ＡＤＣ回路は、メタステーブル状態検出機能を有し、かつ構成が簡単で検出精度が高い。

本願の実施例は、メタステーブル状態検出方法をさらに提供する。一実施例では、メタステーブル状態検出方法は、メタステーブル状態検出装置に適用される。図１及び図３に示すように、前記メタステーブル状態検出装置は、遅延ユニット１１０、第１のフリップフロップユニット１２０及び第２のフリップフロップユニット１３０を含む。前記第１のフリップフロップユニットのクロック入力端は、第２のフリップフロップユニットのデータ入力端に接続され、クロック信号１Ｂを受信する。前記第１のフリップフロップユニットのデータ入力端と第２のフリップフロップユニットのクロック入力端は、それぞれに前記遅延ユニットに接続され、遅延処理された同期信号１Ａを受信する。

図６に示すように、メタステーブル状態検出方法は、ステップ６０２からステップ６０６を含む。

ステップ６０２：前記遅延ユニットを制御して、受信した同期信号を予め設定された遅延値で遅延させる。

一実施例では、遅延ユニットはＤＳＹＮＣと呼ばれるレジスタを含み得る。レジスタの制御ビットは＜Ｍ－１：０＞とする。そのうち、Ｍはレジスタの制御ビットの数であり、＜Ｍ－１：０＞はＭ個の制御ビットを有し、合計２＾Ｍ個のレジスタ値を示す。制御値が０の場合、遅延ユニット１１０が同期信号１Ａを遅延して処理する遅延値はＴｄ＜１＞であり、制御値が１の場合、遅延ユニット１１０が同期信号１Ａを遅延して処理する遅延値はＴｄ＜２＞である。このように、制御値がＭ－１の場合、遅延ユニット１１０が同期信号１Ａを遅延して処理する遅延値はＴｄ＜Ｍ＞である。なお、遅延ユニット１１０が同期信号１Ａを遅延して処理する各遅延値は、予め設定された段階に応じて設定される。遅延値Ｔｄ＜１＞は遅延値Ｔｄ＜２＞より小さく、遅延値Ｔｄ２は遅延値Ｔｄ＜３＞より小さい。例えば、Ｔｄ＜１＞＜Ｔｄ＜２＞・・・・・・＜Ｔｄ＜Ｍ－１＞＜Ｔｄ＜Ｍ＞である。

ステップ６０４：各遅延値に対応して、前記第２のフリップフロップユニットから出力される目標クロック信号を記録する。

一実施例では、ＤＳＹＮＣ＜Ｍ－１：０＞＝０と設定し、同期信号１Ａ（ＳＹＮＣパルス）を遅延ユニットに送信し、第２のフリップフロップユニットの第２のデータ出力端で目標クロック信号１Ｂのレベル信号をテストする。遅延値Ｔｄ＜１＞に対応して、第２のフリップフロップユニットの第２のデータ出力端から出力される目標クロック信号１Ｃのレベル信号Ｐ４０１を記録する。これに応じて、ＤＳＹＮＣ＜Ｍ－１：０＞の値が１で増加し、即ち、ＤＳＹＮＣ＜Ｍ－１：０＞＝１となる。遅延値Ｔｄ＜２＞に対応して、第２のフリップフロップユニットの第２のデータ出力端から出力される目標クロック信号１Ｃのレベル信号Ｐ４０２を記録し、ＤＳＹＮＣ＜Ｍ－１：０＞の値が２＾Ｍで増加するまで繰り返す。すなわち、ＤＳＹＮＣ＜Ｍ－１：０＞＝２＾Ｍとなる。一例として、遅延値（図２のＴｄ＜１＞、Ｔｄ＜２＞、・・・・・Ｔｄ＜１４＞）および第２のデータ出力端から出力される目標クロック信号１Ｂのレベル信号（図２のＰ４０１、Ｐ４０２、Ｐ４０３・・・・・・Ｐ４１４等）を対応して記録してもよい。

ステップ６０６：記録された前記遅延値と前記目標クロック信号との対応関係に基づいて、前記第１のフリップフロップユニットのメタステーブル状態を検出する。

一実施例では、記録された前記遅延値と前記目標クロック信号１Ｃとの対応関係に基づいて、前記第１のフリップフロップユニットのメタステーブル状態を検出することは、遅延された前記同期信号１Ａの立ち上がりエッジ又は立ち下がりエッジがトリガーエッジとして第１のフリップフロップユニットに入力されると、前記目標クロック信号１Ｃを記録し、記録された前記目標クロック信号からセットアップ／ホールドタイムウィンドウ内の遅延値を取得し、セットアップ／ホールドタイムウィンドウ内の遅延値は、前記第１のフリップフロップユニットのメタステーブル状態とし、目標クロック信号１Ｃは、前記クロック信号の位相情報を反映すること、を含む。

具体的には、ある値で遅延された同期信号１Ａの立ち上がりエッジ又は立ち下がりエッジがトリガーエッジとして第１のフリップフロップユニットに入力され、前記クロック信号１Ｂの位相情報を反映した第１のフリップフロップユニットの出力を記録する場合には、遅延値とクロック位相出力との関係に基づいて、セットアップ／ホールドタイムウィンドウ（最もメタステーブル状態が発生しやすいウィンドウ）内の遅延値を検出メタステーブル状態とする。遅延ユニットで遅延処理された同期信号１Ａの立ち上がりエッジを第２のフリップフロップユニットのトリガーエッジとする場合に、目標クロック信号１Ｃと遅延値との対応関係を取得し、この対応関係に基づいて第１のフリップフロップユニットでメタステーブル状態が出る点を検出する。図２に示すように、Ｐ４０７及びＰ４１４がメタステーブル状態が最も発生しやすい点である。つまり、遅延値がＴｄ＜７＞又はＴｄ＜１４＞であるときに第１のフリップフロップユニットでメタステーブル状態が出る可能性が最も高い。

一実施例では、メタステーブル状態検出方法は、前記第１のフリップフロップユニットのメタステーブル状態を校正するステップをさらに含む。

特に、前記第１のフリップフロップユニットのメタステーブル状態を校正することは、以下のステップを含む。

ステップ７０２：記録した前記目標クロック信号から、前で論理「１」からその後で論理「０」に遷移するウィンドウ内の遅延値を取得する。

ステップ７０４：前で論理「１」からその後で論理「０」への遷移に対応する遅延値を校正値とする。

図２を参照し、Ｐ４０７（Ｐ４１４）は第１のフリップフロップユニットのメタステーブル状態点である。２つのメタステーブル状態点Ｐ４０７、Ｐ４１４から最も離れた点は、これらの中間点Ｐ４１０である。同様に、Ｐ４０３は、メタステーブル状態点Ｐ４０７から最も遠い点でもあるので、最大のマージンを有する点として理解されている。最大のマージンを有する点Ｐ４０３又はＰ４１０を校正遅延値とすることができる。

好ましくは、該コントローラは、第２のデータ出力端から出力される目標クロック信号１Ｃのレベル信号（図２のＰ４０１、Ｐ４０２、Ｐ４０３・・・・・Ｐ４１４等）に応じて、前で論理「１」からその後で論理「０」に遷移する位置（Ｐ４０３又はＰ４１０）に対応する遅延値を校正遅延値としてもよい。

ステップ７０６：前記遅延ユニットを制御して、前記同期信号１Ａを前記校正値で遅延させる。

該遅延ユニットの制御ビット＜Ｍ－１：０＞は、一定の校正遅延値に設定され、該遅延ユニットが前記同期信号１Ａを前記校正遅延値で遅延させる。

また、前記校正値が複数ある場合には、最小値を有する校正値を目標校正値として選択する。該遅延ユニットは、制御ビット＜Ｍ－１：０＞を一定の目標校正値とすることによって、該遅延ユニットに目標校正値で前記同期信号１Ａを遅延させ、第１のフリップフロップユニットのメタステーブル状態を解消する。

本実施例では、メタステーブル状態検出方法は、校正遅延値をさらに対応して取得し、該校正遅延値に基づいて該第１のフリップフロップユニットのメタステーブル状態を校正することにより、該第１のフリップフロップユニットのメタステーブル状態を除去し、第１のフリップフロップユニットの性能を向上させることができる。

一実施例では、メタステーブル状態検出方法は、前記クロック信号１Ｂのクロックモードが変化したかどうかを検出するステップと、前記クロックモードが変化したとき、前記第１のフリップフロップユニットのメタステーブル状態を再校正するステップとをさらに含む。

具体的には、クロックモードは、シングルチャネルモード、デュアルチャネルモード、４チャネルモード及び他のモードを含む。クロックモードが変化すると、そのクロック信号１Ｂの位相も変化する。この場合、第１のフリップフロップユニットのメタステーブル状態を再校正する必要がある。再校正のステップについては、上記のステップ７０２から７０６を参照し、ここでは繰り返さない。

本実施例のメタステーブル状態検出方法では、クロックモードが変化した場合に、第１のフリップフロップユニットのメタステーブル状態を再校正するので、第１のフリップフロップユニットの性能を向上させる。

上記実施例の技術的特徴は、任意に組み合わせることができる。簡潔な説明を提供するために、上記の実施例における様々な技術的特徴の全ての可能な組み合わせは説明されていない。しかしながら、これらの技術的特徴の組み合わせは、矛盾がない限り、本明細書の範囲内にあるとみなされるべきである。本出願における「実施例において」、「例えば」、「または」などの用語は、本出願を例示することを意図しており、本出願を限定することを意図していないことに留意されたい。

上記実施例は、本発明のいくつかの実施例を示しているに過ぎない。これらの実施例の説明は、特定の詳細なものであり、本発明の特許請求の範囲を制限するものとして解釈されるべきではない。なお、本発明の要旨を逸脱しない範囲で当業者が該実施例の修正や代用を成し得ることは自明である。したがって、本発明の特許保護される範囲は、添付の特許請求の範囲によって規定されるべきである。

Claims

同期信号を受信し、前記同期信号を遅延させる遅延ユニットと、
第１のクロック入力端、第１のデータ入力端及び第１のデータ出力端を含み、前記第１のクロック入力端は、クロック信号を受信し、前記第１のデータ入力端は、前記遅延ユニットに接続され、遅延された同期信号を受信する、第１のフリップフロップユニットと、
第２のクロック入力端、第２のデータ入力端及び第２のデータ出力端を含み、前記第２のクロック入力端は、前記遅延ユニット及び前記第１のデータ入力端にそれぞれに接続され、遅延された同期信号を受信し、前記第２のデータ入力端は、前記第１のクロック入力端に接続され、前記クロック信号を受信し、前記第２のデータ出力端は、遅延された同期信号に同期した目標クロック信号を出力する、第２のフリップフロップユニットと、
前記第２のデータ出力端に接続され、前記目標クロック信号を受信し、前記目標クロック信号に基づいて前記第１のフリップフロップユニットのメタステーブル状態を検出する、処理モジュールと、を備えることを特徴とするメタステーブル状態検出装置。
前記第１のフリップフロップユニット及び前記第２のフリップフロップユニットは、Ｄフリップフロップであることを特徴とする請求項１に記載のメタステーブル状態検出装置。
前記第１のフリップフロップユニットは、第１のインバータと第１のＪＫフリップフロップとを含み、前記第１のＪＫフリップフロップのＪ端は、前記第１のインバータを介して前記第１のＪＫフリップフロップのＫ端に接続され、前記第２のフリップフロップユニットは、第２のインバータと第２のＪＫフリップフロップとを含み、前記第２のＪＫフリップフロップのＪ端は、前記第２のインバータを介して前記第２のＪＫフリップフロップのＫ端に接続される、ことを特徴とする請求項１に記載のメタステーブル状態検出装置。
前記処理モジュールは、
前記第２のデータ出力端に接続され、前記目標クロック信号を読み取る、読み取りユニットと、
前記読み取りユニット及び前記遅延ユニットにそれぞれに接続され、前記目標クロック信号のメタステーブル状態を検出し、前記目標クロック信号に基づいて、前記メタステーブル状態を校正する校正遅延値を取得し、前記同期信号を前記校正遅延値で遅延させるように前記遅延ユニットを制御するコントローラと、含むことを特徴とする請求項１に記載のメタステーブル状態検出装置。
請求項１から４のいずれか一項に記載のメタステーブル状態検出装置を含むことを特徴とするＡＤＣ回路。
クロック信号を出力するクロックモジュールと、
同期信号を出力する同期信号モジュールと、をさらに備え、
前記遅延ユニットの入力端は前記同期信号モジュールに接続され、前記遅延ユニットの出力端は前記第１のデータ入力端及び前記第２のクロック端にそれぞれに接続され、前記第１のクロック入力端、前記第２のデータ入力端及び前記第１のデータ出力端は、それぞれに前記クロック生成モジュールに接続される、ことを特徴とする請求項５に記載のＡＤＣ回路。
前記クロックモジュールは、前記第１のクロック入力端及び前記第２のデータ入力端にそれぞれに接続され、前記クロック信号を生成するクロック生成ユニットと、前記クロック生成ユニットと前記第１のデータ出力端とにそれぞれに接続され、前記第１のフリップフロップユニットから出力された前記目標同期信号に対して分周処理を行う分周ユニットと、を含むことを特徴とする請求項５に記載のＡＤＣ回路。
メタステーブル状態検出装置に適用されるメタステーブル状態検出方法であって、
前記メタステーブル状態検出装置は、遅延ユニット、第１のフリップフロップユニット及び第２のフリップフロップユニットを含み、前記第１のフリップフロップユニットのクロック入力端は、前記第２のフリップフロップユニットのデータ入力端に接続され、クロック信号を受信し、前記第１のフリップフロップユニットのデータ入力端及び前記第２のフリップフロップユニットのクロック入力端は、それぞれに前記遅延ユニットに接続され、遅延処理された同期信号を受信し、
前記遅延ユニットを制御して、受信された同期信号を予め設定された遅延値に応じて遅延させることと、
各前記遅延値に対応して、前記第２のフリップフロップユニットから出力される目標クロック信号を記録することと、
記録された前記遅延値と前記目標クロック信号との対応関係に基づいて、前記第１のフリップフロップユニットのメタステーブル状態を検出することと、を含むことを特徴とするメタステーブル状態検出方法。
記録された前記遅延値と前記目標クロック信号との対応関係に基づいて、前記第１のフリップフロップユニットのメタステーブル状態を検出することは、
遅延された前記同期信号の立ち上がりエッジ又は立ち下がりエッジがトリガーエッジとして前記第２のフリップフロップユニットに入力される場合には、
記録された前記目標クロック信号からセットアップ/ホールドタイムウィンドウ内の遅延値を取得することと、
セットアップ/ホールドタイムウィンドウ内の遅延値を前記第１のフリップフロップユニットのメタステーブル状態とすることと、を含むことを特徴とする請求項８に記載のメタステーブル状態検出方法。
前記第１のフリップフロップユニットのメタステーブル状態を校正することをさらに含むことを特徴とする請求項８又は９に記載のメタステーブル状態検出方法。
前記第１のフリップフロップユニットのメタステーブル状態を校正することは、
記録された前記目標クロック信号から、前で論理「１」からその後で論理「０」への遷移のウィンドウの遅延値を取得することと、
前で論理「１」からその後で論理「０」への遷移のウィンドウの遅延値を校正値とすることと、
前記遅延ユニットを制御して、前記同期信号を前記校正値で遅延させることと、を含むことを特徴とする請求項１０に記載のメタステーブル状態検出方法。
前記校正値が複数ある場合には、最小値を有する校正値を目標校正値として選択することを特徴とする請求項１１に記載のメタステーブル状態検出方法。
前記クロック信号のクロックモードが変化したかどうかを検出するステップと、
前記クロックモードが変化したとき、前記第１のフリップフロップユニットのメタステーブル状態を再校正するステップと、をさらに含むことを特徴とする請求項１０に記載のメタステーブル状態検出方法。