TWI716975B - 時間偵測電路及時間偵測方法 - Google Patents

時間偵測電路及時間偵測方法 Download PDF

Info

Publication number
TWI716975B
TWI716975B TW108129902A TW108129902A TWI716975B TW I716975 B TWI716975 B TW I716975B TW 108129902 A TW108129902 A TW 108129902A TW 108129902 A TW108129902 A TW 108129902A TW I716975 B TWI716975 B TW I716975B
Authority
TW
Taiwan
Prior art keywords
time
value
signal
input signal
time difference
Prior art date
Application number
TW108129902A
Other languages
English (en)
Other versions
TW202109229A (zh
Inventor
周培源
王進賢
陳春旭
Original Assignee
智原科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 智原科技股份有限公司 filed Critical 智原科技股份有限公司
Priority to TW108129902A priority Critical patent/TWI716975B/zh
Priority to CN201911367473.4A priority patent/CN112415369B/zh
Priority to US16/726,943 priority patent/US10812057B1/en
Application granted granted Critical
Publication of TWI716975B publication Critical patent/TWI716975B/zh
Publication of TW202109229A publication Critical patent/TW202109229A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)

Abstract

一種時間偵測電路及時間偵測方法被提出。時間偵測電路包括輸入信號處理器以及時間信號放大器。輸入信號處理器接收第一輸入信號以及第二輸入信號，計算第一輸入信號以及第二輸入信號的時間差值，依據比較時間差值以及設定參考值來調整時間差值，並提供調整後時間差值。時間信號放大器接收調整後時間差值並針對調整後時間差值進行放大，以產生放大時間信號。其中，時間信號放大器在第一時間值與第二時間值間操作在線性工作區。設定參考值依據第一時間值與第二時間值來進行設定。

Description

時間偵測電路及時間偵測方法
本發明是有關於一種時間偵測電路及時間偵測方法，且特別是有關於一種可針對輸入信號進行預調整的時間偵測電路及時間偵測方法。
在習知的技術領域中，常透過在晶片上設置時間偵測電路，以針對電路間傳遞的信號，進行信號上抖動（jitter）狀態的偵測動作。習知技術應用時間信號放大器來進行時間偵測動作，在此請參照圖1繪示的習知的時間信號放大器的輸入信號與輸出信號的關係曲線圖。由圖1的繪示可以得知，習知的時間信號放大器在所接收的輸入時間差值ΔTIN介於時間值ΔT min至ΔT max間、-ΔT min至-ΔT max間，可工作在固定增益A的線性工作區LZ1及LZ2。相對的，習知的時間信號放大器在所接收的輸入時間差值ΔTIN介於時間值-ΔT min至ΔT min間、大於時間值ΔT max或小於時間值-ΔT min時，則會工作在非線性工作區NLZ1、NLZ2或NLZ3。也就是說，當習知的時間信號放大器在所接收的輸入時間差值ΔTIN位在非線性工作區NLZ1、NLZ2或NLZ3時，所產生的放大時間差值ΔTOUT會產生一定程度的失真現象，造成偵測出的時間長度的準確度的下降。
本發明提供一種時間偵測電路以及時間偵測方法，可提升時間偵測結果的準確度。
本發明的時間偵測電路包括輸入信號處理器以及時間信號放大器。輸入信號處理器接收第一輸入信號以及第二輸入信號，計算第一輸入信號以及第二輸入信號的時間差值，依據比較時間差值以及設定參考值來調整時間差值，並提供調整後時間差值。時間信號放大器接收調整後時間差值並針對調整後時間差值進行放大，以產生放大時間信號。其中，時間信號放大器在第一時間值與第二時間值間操作在線性工作區。設定參考值依據第一時間值與第二時間值來進行設定。
在本發明的一實施例中，上述的第一時間值小於第二時間值，設定參考值大於第一時間值，且兩倍的設定參考值小於第二時間值。
在本發明的一實施例中，當上述的時間差值小於設定參考值時，輸入信號處理器使兩倍的設定參考值減掉時間差值以產生調整後時間差值。
在本發明的一實施例中，時間偵測電路更包括處理器。處理器耦接時間信號放大器，接收放大時間信號，並依據放大時間信號來產生輸出時間信號。其中，輸出時間信號=兩倍設定參考值 - 放大時間信號/A，A為時間信號放大器在線性工作區的放大增益。
在本發明的一實施例中，當上述的時間差值不小於設定參考值時，輸入信號處理器使時間差值除以設定參考值以獲得一商數值以及一餘數值，並使兩倍設定參考值-餘數值以獲得調整後時間差值。其中，上述的商數值為正整數。
在本發明的一實施例中，時間偵測電路更包括處理器。處理器耦接時間信號放大器，接收放大時間信號。處理器並依據放大時間信號來產生輸出時間信號。其中，輸出時間信號=（N+2）×設定參考值-放大時間信號/A，其中A為時間信號放大器在線性工作區的放大增益，N為商數值。
在本發明的一實施例中，上述的輸入信號處理器包括第一延遲串、第二延遲串、多個閂鎖器、多個比較電路以及一多工電路。第一延遲串具有串接的多個第一延遲器，各第一延遲器提供第一延遲值。第一延遲串接收第一輸入信號並產生多個第一延遲信號。第二延遲串具有串接的多個第二延遲器，各第二延遲器提供第二延遲值。其中，第一延遲值與第二延遲值的差等於設定參考值。第二延遲串接收第二輸入信號並產生多個第二延遲信號。閂鎖器分別接收第一延遲信號，並分別接收第二延遲信號。，閂鎖器依據第二延遲信號以分別閂鎖第一延遲信號以產生多個閂鎖值。比較電路分別對應閂鎖器。各比較電路針對相鄰的二閂鎖值進行比較以產生多個偵測值。多工電路接收第一延遲信號、第二延遲信號以及偵測值。多工電路依據偵測值以選擇第一延遲信號的其中之一以產生第一輸出信號，依據偵測值以選擇第二延遲信號的其中之一以產生第二輸出信號。
在本發明的一實施例中，上述的第一輸出信號以及第二輸出信號的時間差值等於調整後時間差值。
本發明的時間偵測方法包括：接收第一輸入信號以及第二輸入信號，計算第一輸入信號以及第二輸入信號的時間差值，依據比較時間差值以及設定參考值來調整時間差值，並提供調整後時間差值；以及，提供時間信號放大器以接收調整後時間差值，並針對調整後時間差值進行放大，以產生放大時間信號，其中，時間信號放大器在第一時間值與第二時間值間操作在線性工作區，設定參考值依據第一時間值與第二時間值來進行設定。
基於上述，本發明一具第一輸入信號以及第二輸入信號的時間差值來進行預調整動作，並使時間信號放大器所接收的調整後時間差值，可落於時間信號放大器的線性工作區中。如此一來，時間信號放大器可針對調整後時間差值進行線性放大，並維持所產生的時間偵測結果的準確性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
請參照圖2，圖2繪示本發明一實施例的時間偵測電路的示意圖。時間偵測電路200包括輸入信號處理器210以及時間信號放大器220。輸入信號處理器210耦接至時間信號放大器220。輸入信號處理器210接收第一輸入信號I1以及第二輸入信號I2。輸入信號處理器210計算第一輸入信號I1以及第二輸入信號I2的時間差值ΔTIN。輸入信號處理器210並依據比較時間差值ΔTIN以及設定參考值T DE來調整時間差值ΔTIN，並藉以產生第一輸出信號AIN1以及第二輸出信號AIN2，並透過第一輸出信號AIN1以及第二輸出信號AIN2的相位差以提供調整後時間差值ΔTIN1。
在此，時間差值ΔTIN可依據第一輸入信號I1以及第二輸入信號I2的相位差來產生，細節上來說，時間差值ΔTIN可透過計算第一輸入信號I1的轉態點與第二輸入信號I2的轉態點間的時間差值來產生。上述的轉態點可以為由高邏輯準位轉態為低邏輯準位的時間點，或也可以為由低邏輯準位轉態為高邏輯準位的時間點，沒有一定的限制。
在另一方面，時間信號放大器220耦接至輸入信號處理器210。時間信號放大器220接收調整後時間差值ΔTIN1，並針對調整後時間差值ΔTIN1進行放大，以產生放大時間信號ΔTOUT。在此請注意，透過輸入信號處理器210，可使調整後時間差值ΔTIN1落入時間信號放大器220的線性工作區間。如此一來，時間信號放大器220針對調整後時間差值ΔTIN1所執行的放大動作，可以產生低失真的放大時間信號ΔTOUT，提升時間偵測電路200的時間偵測準確度。
在此請注意，在發明實施例中，設定參考值T DE是依據時間信號放大器220的線性工作區來設定的。其中，時間信號放大器220在第一時間值與第二時間值間操作在線性工作區，而設定參考值T DE可依據第一時間值與第二時間值來進行設定。細節上來說明，在第一時間值小於第二時間值的前提下，設定參考值T DE大於第一時間值，且兩倍的設定參考值T DE則小於第二時間值。
關於時間偵測電路200的動作細節，可參照圖3繪示的本發明實施例的時間偵測電路的動作流程圖。在圖3中，步驟S310進行設定參考值T DE的設定動作，在此請同步參照圖4繪示的本發明實施例的時間信號放大器工作曲線圖。在圖4中，曲線CV1為時間信號放大器的工作曲線。曲線CV1對應的橫軸表示時間信號放大器接收的時間差值ΔTIN，曲線CV1對應的縱軸表示時間信號放大器產生的放大時間差值ΔTOUT。依據曲線CV1可以得知，時間信號放大器在第一時間值ΔT min以及第二時間值ΔT max間工作在線性工作區LZ1，在第一時間值-ΔT min以及第二時間值-ΔT max間亦工作在線性工作區LZ2。相對的，時間信號放大器在第一時間值ΔT min以及第一時間值-ΔT min間工作在非線性工作區NLZ1，在大於第二時間值ΔT max以及小於第二時間值-ΔT max時，則分別工作在非線性工作區NLZ2以及NLZ3。
在步驟S310中，則針對設定參考值T DE進行設定，並使設定參考值T DE大於第一時間值ΔT min，且使兩倍的設定參考值T DE（2×T DE）小於第二時間值ΔT max。相類似的，步驟S310也可針對負值的設定參考值-T DE進行設定，其中，設定參考值-T DE的絕對值大於第一時間值-ΔT min的絕對值，且使兩倍的設定參考值-T DE的絕對值小於第二時間值-ΔT max的絕對值。
在步驟S320中，針對時間差值ΔTIN與設定參考值T DE進行比較，在當時間差值ΔTIN小於設定參考值T DE時，則進入條件1 CD1（步驟S330），當時間差值ΔTIN不小於設定參考值T DE時，則進入條件2 CD2（步驟S340）。
透過上述的調整機制後，時間偵測電路200的工作曲線可等效於目標放大曲線CVT。
以下並請參照圖5以及圖6，圖5以及圖6分別繪示本發明圖3實施例的條件1、2的動作流程圖。在圖5中，步驟S510開始條件1下的操作，並在步驟S520中，透過輸入信號處理器使時間差值ΔTIN加上設定參考值T DE以產生調整後時間差值ΔTIN1。基於在條件1下，時間差值ΔTIN小於設定參考值T DE。因此，透過使兩倍設定參考值T DE減時間差值ΔTIN，可使調整後時間差值ΔTIN1落入時間信號放大器的線性工作區。也因此，步驟S530可使時間信號放大器針對調整後時間差值ΔTIN1進行放大，並產生放大時間信號ΔTOUT，其中放大時間信號ΔTOUT =ΔTIN1×A，A為時間信號放大器在線性工作區的放大增益。
接著，在步驟S540中，則依據放大時間信號ΔTOUT來產生輸出時間信號FTOUT，其中，步驟S540使輸出時間信號FTOUT = 兩倍設定參考值T DE- 放大時間信號ΔTOUT / A。如此一來，可獲得準確的時間偵測結果。
在另一方面，在圖6中，步驟S610開始條件2下的操作，並在步驟S620中，透過輸入信號處理器使時間差值ΔTIN除以設定參考值T DE，並藉以產生商數值N以及餘數值ΔTIN’ ，其中商數值N為正整數，ΔTIN = (N+1)×T DE- (T DE-ΔTIN’)，且T DE-ΔTIN’ > T DE。接著，步驟S630依據餘數值ΔTIN’以及設定參考值T DE以產生調整後時間差值ΔTIN1，其中步驟S620透過輸入信號處理器使兩倍設定參考值減餘數值ΔTIN’以獲得調整後時間差值ΔTIN1。
基於上述，調整後時間差值ΔTIN1可落入時間信號放大器的線性工作區。也因此，步驟S640可使時間信號放大器針對調整後時間差值ΔTIN1進行放大，並產生放大時間信號ΔTOUT，其中放大時間信號ΔTOUT =ΔTIN1×A。
最後，在步驟S650中，可依據放大時間信號ΔTOUT來產生輸出時間信號FTOUT，其中輸出時間信號FTOUT = （N+2）× 設定參考值T DE- 放大時間信號/A，並藉此獲得準確的時間偵測結果。
以下請參照圖7，圖7繪示本發明實施例的時間偵測電路的電路示意圖。時間偵測電路700包括輸入信號處理器710、時間信號放大器720以及處理器730。輸入信號處理器710耦接時間信號放大器720。輸入信號處理器710包括第一延遲串711、第二延遲串712、閂鎖器LA1~LAn、比較電路CMP1~CMPn、多工器MUX1、MUX2、相位比較器714、信號交換器715以及輸入緩衝器BUF1、BUF2，其中多工器MUX1、MUX2組成多工電路。輸入信號處理器710透過輸入緩衝器BUF1、BUF2以分別接收第一前端輸入信號IN1以及第二前端輸入信號IN2。另外，第一前端輸入信號IN1以及第二前端輸入信號IN2同時被傳送至相位比較器714，以進行第一前端輸入信號IN1與第二前端輸入信號IN2間的相位關係的判斷動作。在本實施例中，相位比較器714為一D型正反器，其中相位比較器714的資料端D接收第二輸入信號的反向信號
Figure 02_image001
，相位比較器714的時脈端接收第一前端輸入信號IN1，相位比較器714的重置端rst接收重置信號RST，相位比較器714的輸出端Q則產生位置信號POS。其中，相位比較器714判斷第一前端輸入信號IN1的相位是領先或落後於第二前端輸入信號IN2的相位，在當第一前端輸入信號IN1的相位領先第二前端輸入信號IN2時，相位比較器714產生為邏輯準位1的位置信號POS，相對的，在當第一前端輸入信號IN1的相位落後於第二前端輸入信號IN2時，相位比較器714產生為邏輯準位0的位置信號POS。
信號交換器715耦接輸入緩衝器BUF1、BUF2、相位比較器714、第一延遲串711以及第二延遲串712。在當位置信號POS等於邏輯準位1時，信號交換器715使第一前端輸入信號IN1以及第二前端輸入信號IN2分別傳送至第一延遲串711以及第二延遲串712。在當位置信號POS等於邏輯準位0時，信號交換器715則使第一前端輸入信號IN1傳送至第二延遲串712，並使第二前端輸入信號IN2傳送至第一延遲串711。在本實施例中，信號交換器715包括多工器7151以及7152。多工器7151以及7152耦接至輸入緩衝器BUF1、BUF2的輸出端，並受控於位置信號POS。
在另一方面，第一延遲串711包括多個依序串聯耦接的第一延遲器DE11~DE1n。各第一延遲器DE11~DE1n提供第一延遲值t1。第一延遲串711接收多工器7152產生的輸入信號ING[0]並依序產生多個第一延遲信號ING[1]~ING[n]。第二延遲串712包括多個依序串聯耦接的第二延遲器DE21~DE2n。各第二延遲器DE21~DE2n提供第一延遲值t2。第二延遲串712接收多工器7151產生的輸入信號INL[0]並依序產生多個第二延遲信號INL[1]~INL[n]。其中，第一延遲值t1大於第二延遲值t2，且第一延遲值t1與第二延遲值t2的差值，等於設定參考值T DE。此外，透過相位比較器714以及信號交換器715的作用，輸入信號ING[0]的相位領先於輸入信號INL[0]的相位。在此，輸入信號ING[0]、INL[0]分別等效於本發明圖1實施例的輸入信號I1以及I2。
閂鎖器LA1~LAn分別接收第一延遲信號ING[1]~ING[n]，並分別接收第二延遲信號INL[1]~INL[n]。閂鎖器LA1~LAn依據第一延遲信號ING[1]~ING[n]以分別閂鎖第二延遲信號INL[1]~INL[n]以產生多個閂鎖值lg[1]~lg[n]。在本實施例中，閂鎖器LA1~LAn為多個D型正反器。閂鎖器LA1~LAn的資料端D分別接收第二延遲信號INL[1]~INL[n]，閂鎖器LA1~LAn的時脈端分別接收第一延遲信號ING[1]~ING[n]，閂鎖器LA1~LAn的重置端rst共同接收重置信號RST，且閂鎖器LA1~LAn的輸出端分別輸出閂鎖值lg[1]~lg[n]。
在本實施例中，比較電路CMP1~CMPn分別對應閂鎖器LA1~LAn。第一級的比較電路CMP1接收接地電壓GND以及閂鎖值lg[1]，後續的比較電路CMP2~CMPn則分別接收相鄰的二閂鎖值以進行比較。比較電路CMP1~CMPn分別產生多個偵測值T[1]~T[n]。比較電路CMP1~CMPn用以偵測出輸入信號ING[0]的相位由領先輸入信號INL[0]變更為落後的時間點。在本實施例中，各比較電路CMP1~CMPn為互斥或閘（XOR Gate）。
此外，在多工電路中，多工器MUX1接收第二延遲信號INL[2]~INL[n]以及偵測值T[n-1]：T[1]，多工器MUX2則接收第一延遲信號ING[2]~ING[n]以及偵測值T[n-1]：T[1]。多工器MUX1、MUX2依據偵測值T[n-1]：T[1]，以選擇第二延遲信號INL[2]~INL[n]的其中之一，以及選擇第一延遲信號ING[2]~ING[n]的其中之一，來分別產生輸出信號AIN1以及AIN2。輸出信號AIN1以及AIN2的相位差用以提供調整後時間差值。
在本實施例中，時間信號放大器720接收輸出信號AIN1以及AIN2，並針對輸出信號AIN1以及AIN2所提供的調整後時間差值進行放大，以產生用以提供放大時間信號的信號OUT1、OUT2，其中，放大時間信號可依據信號OUT1、OUT2的相位差來獲得。並且，處理器730耦接時間信號放大器720，並在條件1或條件2的狀態下，針對放大時間信號進行調整，並獲得輸出時間信號FTOUT。其中，在條件1的狀態下，處理器730可依據圖5的步驟S540來產生輸出時間信號FTOUT，另外，在條件2的狀態下，處理器730可依據圖6的步驟S650來產生輸出時間信號FTOUT。
附帶一提的，時間信號放大器720可應用本領域具通常知識者所熟知的任意時間信號放大電路來實施，處理器730則可應用任意可執行運算動作的電路來實施，沒有特定的限制。
在動作細節方面，請同步參照圖7以及圖8A、8B、9A以及9B。圖8A、8B、9A以及9B分別繪示本發明實施例的時間偵測電路的多個動作波形圖。在圖8A中，第一前端輸入信號IN1的相位超前第二前端輸入信號IN2的相位，第一前端輸入信號IN1與第二前端輸入信號IN2的相位差並提供時間差值ΔTIN，且時間差值ΔTIN小於設定參考值T DE。也就是說，時間偵測電路700操作在條件1下。
基於第一前端輸入信號IN1的相位超前第二前端輸入信號IN2的相位，位置信號POS為邏輯準位1。因此，前端輸入信號ING[0]可依據第一前端輸入信號IN1來產生，前端輸入信號INL[0]則可依據第二前端輸入信號IN2來產生。另外，第一延遲串711則可依據第一延遲值t1，針對輸入信號ING[0]進行逐級的延遲來產生第一延遲信號ING[n:1]，第二延遲串712則可依據第一延遲值t2，針對輸入信號INL[0]進行逐級的延遲來產生第二延遲信號INL[n:1]。
在圖8A中，輸入信號ING[0]的相位超前於輸入信號INL[0]的相位，但第一延遲信號ING[n:1]的相位均落後於分別對應的第二延遲信號INL[n:1]的相位。因此，透過依據第一延遲信號ING[n:1]來分別閂鎖第二延遲信號INL[n:1]，可獲得逐級延遲的閂鎖值lg[n:1]。另外，透過使相鄰的二閂鎖值lg[n:1]進行比較，可獲得在時間點TP1轉態為邏輯準位1的偵測值T[n:1]。在此，時間點TP1對應第一延遲信號ING[1]的轉態時間點。
並且，多工器MUX2可依據偵測值T[n:1]選擇第一延遲信號ING[2]以產生輸出信號AIN2，多工器MUX1則可依據偵測值T[n:1]選擇第二延遲信號INL[2]以產生輸出信號AIN1，其中輸出信號AIN2與輸出信號AIN1轉態點的時間差值，為調整後時間差值ΔTIN1，並且等於兩倍設定參考值T DE減時間差值ΔTIN。
在此，時間信號放大器720可針對輸出信號AIN2與輸出信號AIN1所提供的調整後時間差值ΔTIN1進行放大，並產生信號OUT1、OUT2，其中信號OUT1、OUT2所提供的放大時間信號ΔTOUT = 調整後時間差值ΔTIN1 × 放大增益A。
另外，在圖8B中，第一前端輸入信號IN1的相位落後於第二前端輸入信號IN2的相位，第一前端輸入信號IN1與第二前端輸入信號IN2的相位差並提供時間差值ΔTIN，且時間差值ΔTIN小於設定參考值T DE。也就是說，時間偵測電路700同樣操作在條件1下。
基於第一前端輸入信號IN1的相位落後於第二前端輸入信號IN2的相位，位置信號POS為邏輯準位0。因此，輸入信號ING[0]可依據第二輸入信號IN2來產生，輸入信號INL[0]則可依據第一輸入信號IN1來產生。另外，第一延遲串711則可依據第一延遲值t1，針對輸入信號ING[0]進行逐級的延遲來產生第一延遲信號ING[n:1]，第二延遲串712則可依據第一延遲值t2，針對輸入信號INL[0]進行逐級的延遲來產生第二延遲信號INL[n:1]。
在圖8B中，輸入信號ING[0]的相位超前於輸入信號INL[0]的相位，但第一延遲信號ING[n:1]的相位均落後於分別對應的第二延遲信號INL[n:1]的相位。因此，透過依據第一延遲信號ING[n:1]來分別閂鎖第二延遲信號INL[n:1]，可獲得逐級延遲的閂鎖值lg[n:1]。另外，透過使相鄰的二閂鎖值lg[n:1]進行比較，可獲得在時間點TP1轉態為邏輯準位1的偵測值T[n:1]。在此，時間點TP1對應第一延遲信號ING[1]的轉態時間點。
並且，多工器MUX2可依據偵測值T[n:1]選擇第一延遲信號ING[2]以產生輸出信號AIN2，多工器MUX1則可依據偵測值T[n:1]選擇第二延遲信號INL[2]以產生輸出信號AIN1，其中輸出信號AIN2與輸出信號AIN1轉態點的時間差值，為調整後時間差值ΔTIN1，並且等於兩倍設定參考值T DE減時間差值ΔTIN。
在此，時間信號放大器720可針對輸出信號AIN2與輸出信號AIN1所提供的調整後時間差值ΔTIN1進行放大，並產生信號OUT1、OUT2，其中信號OUT1、OUT2所提供的放大時間信號ΔTOUT = 調整後時間差值ΔTIN1 × 放大增益A。
在圖9A中，第一前端輸入信號IN1的相位超前於第二前端輸入信號IN2的相位，第一前端輸入信號IN1與第二前端輸入信號IN2的相位差並提供時間差值ΔTIN，且時間差值ΔTIN大於設定參考值T DE。也就是說，時間偵測電路700操作在條件2下。
在本實施例中，透過第一延遲串711、第二延遲串712、閂鎖器LA1~LAn以及比較電路CMP1~CMPn的動作，可以得知時間差值ΔTIN恰等於4（商數值）倍的設定參考值T DE加上餘數值ΔTIN’。據此，透過使兩倍設定參考值減餘數值ΔTIN’以產生調整後時間差值ΔTIN1，輸入信號處理器710產生輸出信號AIN1以及AIN2來提供調整後時間差值ΔTIN1。時間信號放大器720並針對調整後時間差值ΔTIN1進行放大，可產生信號OUT1、OUT2，其中信號OUT1、OUT2所提供的放大時間信號ΔTOUT = 調整後時間差值ΔTIN1 × 放大增益A。
在另一方面，在圖9B中，第一前端輸入信號IN1的相位落後於第二前端輸入信號IN2的相位，第一前端輸入信號IN1與第二前端輸入信號IN2的相位差並提供時間差值ΔTIN，且時間差值ΔTIN大於設定參考值T DE。也就是說，時間偵測電路700同樣操作在條件2下。透過信號交換器715的動作，可使輸入信號ING[0]的相位維持超前於輸入信號INL[0]的相位，並與圖9A的動作波形相類似，輸入信號處理器710可產生輸出信號AIN1以及AIN2來提供調整後時間差值ΔTIN1，時間信號放大器720並可針對調整後時間差值ΔTIN1進行放大，可產生信號OUT1、OUT2，其中信號OUT1、OUT2所提供的放大時間信號ΔTOUT = 調整後時間差值ΔTIN1 × 放大增益A。
以下請參照圖10，圖10繪示本發明實施例的時間偵測方法的流程圖。在本實施例中，步驟S1010接收第一輸入信號以及第二輸入信號，計算第一輸入信號以及第二輸入信號的時間差值，依據比較時間差值以及設定參考值來調整時間差值，並提供調整後時間差值。接著，步驟S1020提供時間信號放大器以接收調整後時間差值，並針對調整後時間差值進行放大，以產生放大時間信號。其中，時間信號放大器在第一時間值與第二時間值間操作在線性工作區，設定參考值依據第一時間值與第二時間值來進行設定。
綜上所述，本發明透過針對第一輸入信號以及第二輸入信號進行預先處理動作，並調整時間差值以使調整後時間差值可落入時間信號放大器的線性工作區中。如此一來，時間信號放大器所產生的放大時間信號的失真可以有效的被降低，提升時間偵測結果的準確度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
-ΔT min、-ΔT max、ΔT min、ΔT max:時間值 LZ1、LZ2:線性工作區 NLZ1、NLZ2、NLZ3:非線性工作區 200:時間偵測電路 210:輸入信號處理器 220:時間信號放大器 I1:第一輸入信號 I2:第二輸入信號 IN1:第一前端輸入信號 IN2:第二前端輸入信號 ΔTIN:時間差值 T DE:設定參考值 AIN1:第一輸出信號 AIN2:第二輸出信號 ΔTIN1:調整後時間差值 ΔTOUT:放大時間信號 S310~S340、S510~S540、S610~S650:時間偵測電路的動作步驟 CV1:曲線 CD1:條件1 CD2:條件2 A:放大增益 700:時間偵測電路 710:輸入信號處理器 720:時間信號放大器 730:處理器 711:第一延遲串 712:第二延遲串 714:相位比較器 715:信號交換器 7151、7152:多工器 LA1~LAn:閂鎖器 CMP1~CMPn:比較電路 MUX1、MUX2:多工器 BUF1、BUF2:輸入緩衝器
Figure 02_image001
:反向信號 D:資料端 Q:輸出端 rst:重置端 RST:重置信號 CVT:目標放大曲線 POS:位置信號 DE11~DE1n第一延遲器 DE21~DE2n:第二延遲器 t1:第一延遲值 t2:第二延遲值 ING[1]~ING[n]:第一延遲信號 INL[0]、ING[0]:輸入信號 INL[1]~INL[n]:第二延遲信號 DE21~DE2n:第二延遲器 lg[1]~lg[n]:閂鎖值 GND:接地電壓 T[1]~T[n]:偵測值 OUT1、OUT2:信號 FTOUT:輸出時間信號 S1010、S1020:時間偵測步驟
圖1繪示的習知的時間信號放大器的輸入信號與輸出信號的關係曲線圖。 圖2繪示本發明一實施例的時間偵測電路的示意圖。 圖3繪示本發明實施例的時間偵測電路的動作流程圖。 圖4繪示本發明實施例的時間信號放大器工作曲線圖。 圖5以及圖6分別繪示本發明圖3實施例的條件1、2的動作流程圖。 圖7繪示本發明實施例的時間偵測電路的電路示意圖。 圖8A、8B、9A以及9B分別繪示本發明實施例的時間偵測電路的多個動作波形圖。 圖10繪示本發明實施例的時間偵測方法的流程圖。
200:時間偵測電路
210:輸入信號處理器
220:時間信號放大器
I1:第一輸入信號
I2:第二輸入信號
△TIN:時間差值
TDE:設定參考值
AIN1:第一輸出信號
AIN2:第二輸出信號
△TIN1:調整後時間差值
△TOUT:放大時間信號

Claims (18)

  1. 一種時間偵測電路，包括： 一輸入信號處理器，接收一第一輸入信號以及一第二輸入信號，計算該第一輸入信號以及該第二輸入信號的一時間差值，依據比較該時間差值以及一設定參考值來調整該時間差值，並提供一調整後時間差值；以及 一時間信號放大器，接收該調整後時間差值並針對該調整後時間差值進行放大，以產生一放大時間信號， 其中該時間信號放大器在一第一時間值與一第二時間值間操作在一線性工作區，該設定參考值依據該第一時間值與該第二時間值來進行設定。
  2. 如申請專利範圍第1項所述的時間偵測電路，其中該第一時間值小於該第二時間值，該設定參考值大於該第一時間值，且兩倍的該設定參考值小於該第二時間值。
  3. 如申請專利範圍第1項所述的時間偵測電路，其中當該時間差值小於該設定參考值時，該輸入信號處理器使兩倍的該設定參考值減掉該時間差值以產生該調整後時間差值。
  4. 如申請專利範圍第3項所述的時間偵測電路，更包括： 一處理器，耦接該時間信號放大器，接收該放大時間信號，並依據該放大時間信號來產生一輸出時間信號，其中該輸出時間信號=兩倍的該設定參考值 - 該放大時間信號/A，其中A為該時間信號放大器在該線性工作區的放大增益。
  5. 如申請專利範圍第1項所述的時間偵測電路，其中當該時間差值不小於該設定參考值時，該輸入信號處理器使該時間差值除以該設定參考值以獲得一商數值以及一餘數值，並使兩倍的設定參考值 - 該餘數值以獲得該調整後時間差值， 其中該商數值為正整數。
  6. 如申請專利範圍第5項所述的時間偵測電路，更包括： 一處理器，耦接該時間信號放大器，接收該放大時間信號，該處理器並依據該放大時間信號來產生一輸出時間信號，其中，該輸出時間信號=（N+2）× 該設定參考值- 該放大時間信號/A，其中A為該時間信號放大器在該線性工作區的放大增益，N為該商數值。
  7. 如申請專利範圍第1項所述的時間偵測電路，其中該輸入信號處理器包括： 一第一延遲串，具有串接的多個第一延遲器，各該第一延遲器提供一第一延遲值，該第一延遲串接收該第一輸入信號並產生多個第一延遲信號； 一第二延遲串，具有串接的多個第二延遲器，各該第二延遲器提供一第二延遲值，其中該第一延遲值與該第二延遲值的差值等於該設定參考值，該第二延遲串接收該第二輸入信號並產生多個第二延遲信號； 多個閂鎖器，分別接收該些第一延遲信號，並分別接收該些第二延遲信號，依據該些第一延遲信號以分別閂鎖該些第二延遲信號以產生多個閂鎖值； 多個比較電路，分別對應該些閂鎖器，各該比較電路針對相鄰的二閂鎖值進行比較以產生多個偵測值；以及 一多工電路，接收該些第一延遲信號、該些第二延遲信號以及該些偵測值，依據該些偵測值以選擇該些第一延遲信號的其中之一以產生一第一輸出信號，依據該些偵測值以選擇該些第二延遲信號的其中之一以產生一第二輸出信號。
  8. 如申請專利範圍第7項所述的時間偵測電路，其中該第一輸出信號以及該第二輸出信號的時間差值等於該調整後時間差值。
  9. 如申請專利範圍第7項所述的時間偵測電路，其中各該比較電路為互斥或閘。
  10. 如申請專利範圍第7項所述的時間偵測電路，其中該多工電路包括： 一第一多工器，依據該些偵測值以選擇該些第一延遲信號的其中之一以產生該第一輸出信號；以及 一第二多工器，依據該些偵測值以選擇該些第二延遲信號的其中之一以產生該第二輸出信號。
  11. 如申請專利範圍第7項所述的時間偵測電路，更包括： 一相位比較器，接收一第一前端輸入信號以及一第二前端輸入信號，判斷該第一前端輸入信號的相位是否超前該第二前端輸入信號的相位以產生一位置信號；以及 一信號交換器，依據該位置信號以使該第一前端輸入信號以及該第二前端輸入信號的其中之一為該第一輸入信號，並使該第一前端輸入信號以及該第二前端輸入信號的其中之另一為該第二輸入信號， 其中，該第一輸入信號的相位超前該第二輸入信號的相位。
  12. 如申請專利範圍第7項所述的時間偵測電路，其中該第一延遲值大於該第二延遲值。
  13. 一種時間偵測方法，包括： 接收一第一輸入信號以及一第二輸入信號，計算該第一輸入信號以及該第二輸入信號的一時間差值，依據比較該時間差值以及一設定參考值來調整該時間差值，並提供一調整後時間差值；以及 提供一時間信號放大器以接收該調整後時間差值，並針對該調整後時間差值進行放大，以產生一放大時間信號， 其中該時間信號放大器在一第一時間值與一第二時間值間操作在一線性工作區，該設定參考值依據該第一時間值與該第二時間值來進行設定。
  14. 如申請專利範圍第13項所述的時間偵測方法，其中該第一時間值小於該第二時間值，該設定參考值大於該第一時間值，且兩倍的該設定參考值小於該第二時間值。
  15. 如申請專利範圍第13項所述的時間偵測方法，其中當該時間差值小於該設定參考值時，依據比較該時間差值以及該設定參考值來調整該時間差值的步驟包括： 使兩倍的該設定參考值減掉該時間差值以產生該調整後時間差值。
  16. 如申請專利範圍第15項所述的時間偵測方法，更包括： 接收該放大時間信號，並依據該放大時間信號來產生一輸出時間信號，其中，該輸出時間信號=兩倍的該設定參考值 - 該放大時間信號/A，其中A為該時間信號放大器在該線性工作區的放大增益。
  17. 如申請專利範圍第13項所述的時間偵測方法，其中當該時間差值不小於該設定參考值時，依據比較該時間差值以及該設定參考值來調整該時間差值的步驟包括： 使該時間差值除以該設定參考值以獲得一商數值以及一餘數值，並使兩倍的設定參考值 - 該餘數值以獲得該調整後時間差值，其中該商數值為正整數。
  18. 如申請專利範圍第17項所述的時間偵測方法，更包括： 依據該放大時間信號來產生一輸出時間信號，其中，該輸出時間信號=（N+2）× 該設定參考值- 該放大時間信號/A，其中A為該時間信號放大器在該線性工作區的放大增益，N為該商數值。
TW108129902A 2019-08-21 2019-08-21 時間偵測電路及時間偵測方法 TWI716975B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108129902A TWI716975B (zh) 2019-08-21 2019-08-21 時間偵測電路及時間偵測方法
CN201911367473.4A CN112415369B (zh) 2019-08-21 2019-12-26 时间检测电路及时间检测方法
US16/726,943 US10812057B1 (en) 2019-08-21 2019-12-26 Time detection circuit and time detection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108129902A TWI716975B (zh) 2019-08-21 2019-08-21 時間偵測電路及時間偵測方法

Publications (2)

Publication Number Publication Date
TWI716975B true TWI716975B (zh) 2021-01-21
TW202109229A TW202109229A (zh) 2021-03-01

Family

ID=72838565

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108129902A TWI716975B (zh) 2019-08-21 2019-08-21 時間偵測電路及時間偵測方法

Country Status (3)

Country Link
US (1) US10812057B1 (zh)
CN (1) CN112415369B (zh)
TW (1) TWI716975B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111262583B (zh) * 2019-12-26 2021-01-29 普源精电科技股份有限公司 亚稳态检测装置和方法、adc电路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200917650A (en) * 2007-10-03 2009-04-16 Lsi Corp Continuous time-decision feedback equalizer
CN101567666A (zh) * 2008-04-21 2009-10-28 瑞昱半导体股份有限公司 用以放大信号时差的时间放大器及其方法
TW201014193A (en) * 2008-09-16 2010-04-01 Mediatek Inc Loop filter and quantizer and digital-to-analog converter and operational amplifier
TW201102784A (en) * 2009-07-09 2011-01-16 Univ Nat Taiwan All-digital spread spectrum clock generator
TW201114192A (en) * 2009-10-09 2011-04-16 Ind Tech Res Inst Pipeline time-to-digital converter
TW201141074A (en) * 2009-12-04 2011-11-16 Realtek Semiconductor Corp Hybrid coarse-fine time-to-digital converter
CN103580696A (zh) * 2012-08-06 2014-02-12 复旦大学 一种时间偏差选择电路
TW201608376A (zh) * 2012-04-19 2016-03-01 英特爾股份有限公司 用於串列ｉ／ｏ接收器之未等化時脈資料恢復
TW201918029A (zh) * 2017-10-19 2019-05-01 創意電子股份有限公司 取樣相位調整裝置及其調整方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU983637A1 (ru) * 1980-09-24 1982-12-23 Предприятие П/Я В-2015 Устройство дл измерени временных интервалов
US7715493B2 (en) * 2006-08-14 2010-05-11 Intel Corporation Digital transmitter and methods of generating radio-frequency signals using time-domain outphasing
JP5321864B2 (ja) * 2009-03-10 2013-10-23 日本電気株式会社 デジタル位相比較器
CN101997490B (zh) * 2009-08-26 2013-08-21 复旦大学 采用数字校准技术的恒定增益时间放大器
KR101181279B1 (ko) * 2010-05-13 2012-09-10 포항공과대학교 산학협력단 위상차 증대기를 이용한 하위-지수 방식의 시간-디지털 변환기
US8085074B1 (en) * 2010-10-11 2011-12-27 Texas Instruments Incorporated Fast-locking delay locked loop
JP2012109931A (ja) * 2010-10-25 2012-06-07 Ricoh Co Ltd オーバーサンプリング回路及びそれを用いたシリアル通信装置及びシリアル通信方法
TWI434514B (zh) * 2010-11-03 2014-04-11 Univ Nat Taiwan 時間放大電路及應用該時間放大電路之鎖相迴路
US8773185B2 (en) * 2012-11-20 2014-07-08 Arm Limited Calibration of delay chains
KR101506661B1 (ko) * 2013-04-19 2015-03-31 연세대학교 산학협력단 시간 증폭기 및 그 제어 방법
EP3502804B1 (en) * 2015-02-03 2020-07-22 Huawei Technologies Co., Ltd. Time-to-digital converter

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200917650A (en) * 2007-10-03 2009-04-16 Lsi Corp Continuous time-decision feedback equalizer
CN101567666A (zh) * 2008-04-21 2009-10-28 瑞昱半导体股份有限公司 用以放大信号时差的时间放大器及其方法
TW201014193A (en) * 2008-09-16 2010-04-01 Mediatek Inc Loop filter and quantizer and digital-to-analog converter and operational amplifier
TW201102784A (en) * 2009-07-09 2011-01-16 Univ Nat Taiwan All-digital spread spectrum clock generator
TW201114192A (en) * 2009-10-09 2011-04-16 Ind Tech Res Inst Pipeline time-to-digital converter
TW201141074A (en) * 2009-12-04 2011-11-16 Realtek Semiconductor Corp Hybrid coarse-fine time-to-digital converter
TW201608376A (zh) * 2012-04-19 2016-03-01 英特爾股份有限公司 用於串列ｉ／ｏ接收器之未等化時脈資料恢復
CN103580696A (zh) * 2012-08-06 2014-02-12 复旦大学 一种时间偏差选择电路
TW201918029A (zh) * 2017-10-19 2019-05-01 創意電子股份有限公司 取樣相位調整裝置及其調整方法

Also Published As

Publication number Publication date
CN112415369B (zh) 2024-02-23
US10812057B1 (en) 2020-10-20
CN112415369A (zh) 2021-02-26
TW202109229A (zh) 2021-03-01

Similar Documents

Publication Publication Date Title
US10778243B2 (en) Delay-based residue stage
JP5411315B2 (ja) スルーレート制御を利用した時間差増幅器及び時間差増幅方法
KR101215760B1 (ko) 시간 측정 회로, 시간 측정 방법, 이들을 이용한 시간 디지털 변환기 및 시험 장치
US8174293B2 (en) Time to digital converter
US8219343B2 (en) Method and apparatus for calibrating a delay chain
US11387813B2 (en) Frequency multiplier and delay-reused duty cycle calibration method thereof
JP5481809B2 (ja) コンパレータ回路及びそれを有するアナログデジタルコンバータ
CN103098369B (zh) 毛刺减少的多路复用放大器
TWI716975B (zh) 時間偵測電路及時間偵測方法
US8508274B2 (en) Duty correction circuit
JP4634182B2 (ja) 並行パスのサンプリングを用いたアナログ・エラーの判定
US9582018B1 (en) Automatic gain compression detection and gain control for analog front-end with nonlinear distortion
KR100400317B1 (ko) 클럭 동기 장치의 지연 회로
JP2004266662A (ja) オフセット電圧補正装置およびオフセット電圧補正方法
KR20150112217A (ko) 타임-디지털 컨버터 및 타임-디지털 변환 방법
JP5911907B2 (ja) 時間増幅器及びその制御方法
KR20110130941A (ko) 듀티 보정 회로, 이를 포함하는 지연동기루프 회로 및 듀티 보정 방법
JPWO2020129947A1 (ja) Ｄｌｌ回路、時間差増幅回路及び測距撮像装置
JP2004281040A (ja) 入力信号のヒストグラム情報に基づいた周波数誤差検出装置および検出方法
US20230141571A1 (en) Drive apparatus and distance measurement sensor including the same
US20240072779A1 (en) Jitter cancellation circuit
Lai et al. The calibration of gain error for time amplifier embedded in time-to-digital converter
KR20230000077A (ko) 노이즈를 제거할 수 있는 버퍼 회로
CN117155309A (zh) 一种自偏置时间误差放大器的设计方法
KR20230080866A (ko) 증폭 피드백을 이용한 버니어 기반 시간-디지털 변환기 및 시간-디지털 변환 방법