KR20230000077A - 노이즈를 제거할 수 있는 버퍼 회로 - Google Patents
노이즈를 제거할 수 있는 버퍼 회로 Download PDFInfo
- Publication number
- KR20230000077A KR20230000077A KR1020210082019A KR20210082019A KR20230000077A KR 20230000077 A KR20230000077 A KR 20230000077A KR 1020210082019 A KR1020210082019 A KR 1020210082019A KR 20210082019 A KR20210082019 A KR 20210082019A KR 20230000077 A KR20230000077 A KR 20230000077A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- signal
- mode
- circuit
- power
- Prior art date
Links
- 230000000295 complement effect Effects 0.000 claims description 15
- 230000003111 delayed effect Effects 0.000 claims description 15
- 230000001105 regulatory effect Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 230000003139 buffering effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
버퍼 회로는, 전원 제어 회로 및 인버팅 회로, 전압 조절 회로를 포함할 수 있다. 상기 전원 제어 회로는 입력 신호 및 모드 신호에 기초하여 전압을 제공하고, 상기 인버팅 회로는 전압을 입력 받아 반전하여 출력 신호를 생성할 수 있다. 상기 전압 조절 회로는 모드 신호 및 출력 신호에 기초하여 전압 레벨을 조절할 수 있다.
Description
본 발명은 반도체 기술에 관한 것으로, 더 상세하게는 노이즈를 제거할 수 있는 버퍼 회로에 관한 것이다.
전자장치는 많은 전자 구성요소를 포함하고 있고, 그 중 컴퓨터 시스템은 반도체로 구성된 많은 반도체 장치들을 포함할 수 있다. 컴퓨터 시스템을 구성하는 반도체 장치들은 클럭 신호와 데이터를 전송 및 수신하여 서로 통신할 수 있다. 상기 반도체 장치들은 입력 신호를 증폭 및 / 또는 버퍼링하여 출력 신호를 생성하는 버퍼 회로를 구비할 수 있다. 일반적인 버퍼 회로는 정 입력 신호와 부 입력 신호를 차동 증폭하여 출력 신호를 생성하는 차동 증폭기일 수 있다. 글리치(glitch)란 디지털 신호에 있어서 의도하지 않은 노이즈 펄스(noise pulse)를 의미하는 것으로서 상기 글리치는 디지털 시스템의 잘못된 출력이나 일시적인 오동작을 야기하므로 이를 필터링하는 많은 방법이 연구되어 왔다.
본 발명의 실시예는 입력신호의 글리치 및 / 또는 노이즈를 제거하는 방법으로 모드 신호 또는 동작 모드에 따라 전압 레벨을 조절하는 장치 및 이를 이용하는 반도체 장치를 제공할 수 있다.
본 발명의 실시예에 따른 버퍼 회로는 입력 신호 및 모드 신호에 기초하여 제 1 전압 및 제 2 전압을 제공하는 전원 제어 회로; 상기 제 1 전압 및 상기 제 2 전압을 수신하여 상기 입력 신호를 반전시켜 출력 신호를 생성하는 인버팅 회로; 및 상기 출력 신호 및 상기 모드 신호에 기초하여 제 1 전원 전압 및 제 2 전원 전압 중 하나를 선택하여 상기 제 1 전압 및 상기 제 2 전압의 전압 레벨을 조절하는 전압 조절 회로를 포함 할 수 있다.
본 발명의 실시예에 따른 버퍼 회로는 제 1 동작 모드에서 입력 신호에 따라 제 1 전원 전압 및 제 2 전원 전압을 제 1 전압 및 제 2 전압으로 제공하고, 제 2 동작 모드에서 상기 입력 신호와 무관하게 상기 제 1 전원 전압 및 상기 제 2 전원 전압을 상기 제 1 전압 및 상기 제 2 전압으로 제공하는 전원 제어 회로; 상기 제 1 동작 모드 및 상기 제 2 동작 모드에서 상기 제 1 전압 및 상기 제 2 전압을 수신하여 상기 입력 신호를 반전시켜 상기 출력 신호를 생성하는 인버팅 회로; 및 상기 제 1 동작 모드에서 상기 모드 신호 및 상기 출력 신호를 수신하여 상기 제 1 전원 전압 및 상기 제 2 전원 전압 중 하나를 선택하여 전압 레벨을 조절하여 상기 제 1 전압 및 상기 제 2 전압으로 제공하고, 상기 제 2 동작 모드에서 상기 모드 신호 및 상기 출력 신호를 수신하여 상기 제 1 전원 전압 및 상기 제 2 전원 전압을 상기 제 1 전압 및 상기 제 2 전압으로 제공하는 전압 조절 회로를 포함할 수 있다.
본 발명의 실시예에 따른 인에이블 신호 생성 회로는 입력 신호를 반전시켜 제 1 전압 및 제 2 전압 사이에서 변화되는 전압 레벨을 갖는 출력 신호를 생성하며, 제 1 동작 모드에서 상기 입력 신호 및 상기 출력 신호에 기초하여 상기 제 1 전압 및 상기 제 2 전압의 전압 레벨을 조절하고, 제 2 동작 모드에서 상기 입력 신호에 무관하게 상기 제 1 전압 및 상기 제 2 전압의 전압 레벨을 유지시키는 버퍼 회로; 상기 출력 신호를 지연시켜 지연 출력 신호를 생성하는 지연 회로; 및 상기 출력 신호 및 지연 출력 신호에 기초하여 인에이블 신호를 생성하는 트리거 회로를 포함할 수 있다.
본 발명의 실시예에 따른 인에이블 신호 생성 회로는 입력 신호를 반전시켜 제 1 전압 및 제 2 전압 사이에서 변화되는 전압 레벨을 갖는 출력 신호를 생성하고, 제 1 동작 모드에서 상기 입력 신호 및 상기 출력 신호에 기초하여 상기 제 1 전압 및 상기 제 2 전압의 전압 레벨을 조절하며, 제 2 동작 모드에서 상기 입력 신호에 무관하게 상기 제 1 전압 및 상기 제 2 전압의 전압 레벨을 유지시키는 제 1 버퍼 회로; 및 상기 출력 신호를 반전시켜 상기 제 1 전압 및 상기 제 2 전압 사이에서 변화되는 전압 레벨을 갖는 인에이블 신호를 생성하고, 제 1 동작 모드에서 상기 출력 신호 및 상기 인에이블 신호에 기초하여 상기 제 1 전압 및 상기 제 2 전압의 전압 레벨을 조절하며, 제 2 동작 모드에서 상기 인에이블 신호에 무관하게 상기 제 1 전압 및 상기 제 2 전압의 전압 레벨을 유지시키는 제 2 버퍼 회로를 포함할 수 있다.
본 발명의 실시예는 내부 디지털 신호의 글리치 및 / 또는 노이즈 발생량에 따라 하나의 버퍼 회로가 제 1 동작 모드 또는 제 2 동작 모드로 동작하여 입력 신호에 글리치 및 / 또는 노이즈가 빈번히 발생하는 경우 전압 레벨을 조절 함으로써 글리치 및 / 또는 노이즈를 제거하여 반도체 장치 및 / 또는 반도체 시스템의 성능을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 버퍼 회로의 구성을 보여주는 도면이다.
도 2는 본 발명의 실시예에 따른 인에이블 신호 생성 회로의 구성을 보여주는 도면이다.
도 3은 본 발명의 실시예에 따른 인에이블 신호 생성 회로의 동작을 보여주는 타이밍도이다.
도 4는 본 발명의 실시예에 따른 인에이블 신호 생성 회로의 구성을 보여주는 도면이다.
도 2는 본 발명의 실시예에 따른 인에이블 신호 생성 회로의 구성을 보여주는 도면이다.
도 3은 본 발명의 실시예에 따른 인에이블 신호 생성 회로의 동작을 보여주는 타이밍도이다.
도 4는 본 발명의 실시예에 따른 인에이블 신호 생성 회로의 구성을 보여주는 도면이다.
도 1은 본 발명의 일 실시예에 따른 버퍼 회로의 구성을 보여주는 도면이다. 도 1을 참조하면, 상기 버퍼 회로(100)는 입력 신호(VIN) 및 모드 신호(MODE)를 수신하여 출력 신호(VOUT)를 생성할 수 있다. 상기 모드 신호(MODE)는 상기 버퍼 회로(100)의 내부 회로를 동작시키기 위한 어떠한 동작 제어 신호일 수 있다. 상기 입력 신호(VIN)에 글리치 및 / 또는 노이즈가 빈번히 발생되는 경우, 상기 모드 신호(MODE)가 인에이블 될 수 있다. 상기 입력 신호(VIN)에 글리치 및 / 또는 노이즈가 상대적으로 적게 발생되는 경우, 상기 모드 신호(MODE)가 디스에이블 될 수 있다.
상기 버퍼 회로(100)는 상기 입력 신호(VIN) 및 상기 모드 신호(MODE)에 기초하여 제 1 전압(V1) 및 제 2 전압(V2)을 생성하고, 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)을 수신하여 상기 입력 신호(VIN)를 반전시켜 상기 출력 신호(VOUT)를 생성할 수 있다. 상기 제 2 전압(V2)은 상기 제 1 전압(V1)보다 낮은 전압 레벨을 가질 수 있다. 상기 버퍼 회로(100)는 상기 모드 신호(MODE) 및 상기 출력 신호(VOUT)에 기초하여 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)의 전압 레벨을 조절할 수 있다. 예를 들어, 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)의 전압 레벨은 슈미트 트리거 인버터 회로의 전위차(히스테리시스 전압)에 의해 조절될 수 있다. 상기 제 1 전압(V1)은 상기 슈미트 트리거 인버터의 LTP(Lower Triggering Point)를 결정하는 전압일 수 있다. 상기 제 2 전압(V2)은 상기 슈미트 트리거 인버터의 UTP(Upper Triggering Point)를 결정하는 전압일 수 있다.
상기 입력 신호(VIN)에 글리치 및 / 또는 노이즈가 빈번하게 발생되면 상기 모드 신호(MODE)가 인에이블 될 수 있다. 상기 모드 신호(MODE)가 인에이블 되면 상기 버퍼 회로(100)는 상기 입력 신호(VIN)의 로직 레벨에 따라 전원 전압(VDD, VSS)을 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)으로 제공할 수 있다. 상기 버퍼 회로(100)는 상기 모드 신호(MODE)가 인에이블 되었을 때 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)의 전압 레벨을 조절함으로써 상기 입력 신호(VIN)에 글리치 및 / 또는 노이즈가 발생하더라도 상기 출력 신호(VOUT)의 전압 레벨을 안정화 시킬 수 있다. 또한, 상기 입력 신호(VIN)에 글리치 및/ 또는 노이즈가 상대적으로 적게 발생되면, 상기 모드 신호(MODE)가 디스에이블 될 수 있다. 상기 모드 신호(MODE)가 디스에이블 되었을 때 상기 버퍼 회로(100)는 상기 입력 신호(VIN)의 로직 레벨에 무관하게 상기 전원 전압(VDD, VSS)을 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)으로 제공할 수 있다. 따라서, 상기 제 1 전압(V1)은 상기 제 1 전원 전압(VDD)에 대응하는 전압 레벨로 유지되고, 상기 제 2 전압(V2)은 상기 제 2 전원 전압(VSS)에 대응하는 전압 레벨로 유지되므로, 상기 버퍼 회로(100)는 상기 입력 신호(VIN)로부터 상기 출력 신호(VOUT)를 지연 없이 빠르게 생성할 수 있다.
상기 버퍼 회로(100)는 전원 제어 회로(110), 인버팅 회로(120) 및 전압 조절 회로(130)를 포함할 수 있다.
상기 전원 제어 회로(110)는 상기 모드 신호(MODE) 및 상기 입력 신호(VIN)에 기초하여 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)을 제공할 수 있다.
상기 전원 제어 회로(110)는 상기 모드 신호(MODE)가 인에이블 되면, 상기 입력 신호(VIN)의 로직 레벨에 따라 상기 제 1 전원 전압(VDD) 및 상기 제 2 전원 전압(VSS)을 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)으로 제공할 수 있다. 상기 전원 제어 회로(110)는 상기 모드 신호(MODE)가 디스에이블 되면, 상기 입력신호(VIN)의 로직 레벨에 무관하게 상기 제 1 전원 전압(VDD) 및 상기 제 2 전원 전압(VSS)을 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)으로 제공할 수 있다.
상기 전원 제어 회로(110)는 제 1 전원 제어 회로(111) 및 제 2 전원 제어 회로(112)를 포함할 수 있다.
상기 제 1 전원 제어 회로(111)는 상기 입력 신호(VIN), 상기 모드 신호(MODE) 및 상기 모드 신호의 상보 신호(MODEB)에 기초하여 상기 제 1 전압(V1)을 생성할 수 있다.
상기 제 1 전원 제어 회로(111)는 상기 모드 신호(MODE)의 인에이블 여부에 따라, 상기 제 1 전원 전압(VDD)을 상기 제 1 전압(V1)으로 제공할 수 있다. 예를 들어, 상기 모드 신호(MODE)가 인에이블 되면, 상기 제 1 전원 제어 회로(111)는 상기 입력 신호(VIN)의 로직 레벨에 따라 상기 제 1 전원 전압(VDD)을 상기 제 1 전압(V1)으로 제공할 수 있다. 이 때, 상기 제 1 전압(V1)은 상기 슈미트 트리거 인버터의 LTP를 결정하는 전압일 수 있다. 상기 제 1 전원 제어 회로(111)는 상기 모드 신호(MODE)가 인에이블 되고, 상기 입력 신호(VIN)가 로우 로직 레벨일 때, 상기 제 1 전원 전압(VDD)을 상기 제 1 전압(V1)으로 제공할 수 있다. 상기 제 1 전원 제어 회로(111)는 상기 모드 신호(MODE)가 인에이블 되고, 상기 입력 신호(VIN)가 하이 로직 레벨일 때, 상기 제 2 전원 전압(VSS)을 상기 제 1 전압(V1)으로 제공할 수 있다. 상기 모드 신호(MODE)가 디스에이블 되면 상기 제 1 전원 제어 회로(111)는 상기 입력 신호(VIN)의 로직 레벨에 무관하게 상기 제 1 전원 전압(VDD)을 상기 제 1 전압(V1)으로 제공할 수 있다.
상기 제 1 전원 제어 회로(111)는 제 1 스위치(S1), 제 1 P 채널 모스 트랜지스터(P1) 및 제 1 N 채널 모스 트랜지스터(N1)를 포함할 수 있다.
상기 제 1 스위치(S1)의 일단은 상기 입력 신호(VIN)를 수신하고, 상기 제 1 스위치(S1)의 타단은 상기 제 1 P 채널 모스 트랜지스터(P1)의 게이트와 연결될 수 있다. 상기 제 1 스위치(S1)는 상기 모드 신호(MODE)에 기초하여 상기 입력 신호(VIN)를 상기 제 1 P 채널 모스 트랜지스터(P1)에 선택적으로 제공할 수 있다. 상기 모드 신호(MODE)가 하이 로직 레벨로 인에이블 되어, 상기 제 1 스위치(S1)가 턴 온 될 때, 상기 제 1 P 채널 모스 트랜지스터(P1)에 상기 입력 신호(VIN)가 게이트 전압으로 입력될 수 있다. 상기 제 1 P 채널 모스 트랜지스터(P1)의 소스는 상기 제 1 전원 전압(VDD)을 수신하고, 상기 제 1 P 채널 모스 트랜지스터(P1)의 게이트는 상기 제 1 스위치(S1)의 타단과 연결되며 상기 제 1 P 채널 모스 트랜지스터(P1)의 드레인은 상기 제 1 전압(V1)의 노드와 연결될 수 있다. 상기 제 1 P 채널 모스 트랜지스터(P1)는 게이트 전압 레벨에 따라 선택적으로 턴 온 되어 상기 제 1 전원 전압(VDD)을 상기 제 1 전압(V1)으로 제공할 수 있다. 상기 제 1 N 채널 모스 트랜지스터(N1)의 소스는 상기 제 2 전원 전압(VSS)을 수신하고, 상기 제 1 N 채널 모스 트랜지스터(N1)의 게이트는 모드 신호의 상보 신호(MODEB)를 수신하며, 상기 제 1 N 채널 모스 트랜지스터(N1)의 드레인은 상기 제 1 P 채널 모스 트랜지스터(P1)의 게이트에 연결될 수 있다. 상기 모드 신호(MODE)가 로우 로직 레벨로 디스에이블 되어 상기 제 1 스위치(S1)가 턴 오프 될 때 상기 제 1 N 채널 모스 트랜지스터(N1)는 상기 모드 신호의 상보 신호(MODEB)에 응답하여, 상기 제 2 전원 전압(VSS)을 상기 제 1 P 채널 모스 트랜지스터(P1)의 게이트에 제공할 수 있다.
상기 제 2 전원 제어 회로(112)는 상기 입력 신호(VIN) 및 상기 모드 신호(MODE)에 기초하여 상기 제 2 전압(V2)을 생성할 수 있다.
상기 제 2 전원 제어 회로(112)는 상기 모드 신호(MODE)의 인에이블 여부에 따라 상기 제 2 전원 전압(VSS)을 상기 제 2 전압(V2)으로 제공할 수 있다. 예를 들어, 상기 모드 신호(MODE)가 인에이블 되면, 상기 제 2 전원 제어 회로(112)는 상기 입력 신호(VIN)의 로직 레벨에 따라 상기 제 2 전원 전압(VSS)을 상기 제 2 전압(V2)으로 제공할 수 있다. 이 때, 상기 제 2 전압(V2)은 상기 슈미트 트리거 인버터의 UTP를 결정하는 전압일 수 있다. 상기 모드 신호(MODE)가 인에이블 되고, 상기 입력 신호(VIN)가 하이 로직 레벨일 때, 상기 제 2 전원 전압(VSS)을 상기 제 2 전압(V2)으로 제공할 수 있다. 상기 모드 신호(MODE)가 인에이블 되고, 상기 입력 신호(VIN)가 로우 로직 레벨일 때, 상기 제 1 전원 전압(VDD)을 상기 제 2 전압(V2)으로 제공할 수 있다. 상기 모드 신호(MODE)가 디스에이블 되면 상기 제 2 전원 제어 회로(112)는 상기 입력 신호(VIN)의 로직 레벨에 무관하게 상기 제 2 전원 전압(VSS)을 상기 제 2 전압(V2)으로 제공할 수 있다.
상기 제 2 전원 제어 회로(112)는 제 2 스위치(S2), 제 2 P 채널 모스 트랜지스터(P2) 및 제 2 N 채널 모스 트랜지스터(N2)를 포함할 수 있다.
상기 제 2 스위치(S2)의 일단은 상기 입력 신호(VIN)를 수신하고, 상기 제 2 스위치(S2)의 타단은 상기 제 2 N 채널 모스 트랜지스터(N2)의 게이트와 연결될 수 있다. 상기 제 2 스위치(S2)는 상기 모드 신호(MODE)에 기초하여 상기 입력 신호(VIN)를 상기 제 2 N 채널 모스 트랜지스터(N2)에 선택적으로 제공할 수 있다. 상기 모드 신호(MODE)가 하이 로직 레벨로 인에이블 되어 상기 제 2 스위치(S2)가 턴 온 될 때, 상기 제 2 N 채널 모스 트랜지스터(N2)에 상기 입력 신호(VIN)가 게이트 전압으로 입력될 수 있다. 상기 제 2 N 채널 모스 트랜지스터(N2)의 소스는 상기 제 2 전원 전압(VSS)을 수신하고, 상기 제 2 N 채널 모스 트랜지스터(N2)의 게이트는 상기 제 2 스위치(S2)의 타단과 연결되며 상기 제 2 N 채널 모스 트랜지스터(N2)의 드레인은 상기 제 2 전압(V2)의 노드와 연결될 수 있다. 상기 제 2 N 채널 모스 트랜지스터(N2)는 게이트 전압 레벨에 따라 선택적으로 턴 온 되어 상기 제 2 전원 전압(VSS)을 상기 제 2 전압(V2)으로 제공할 수 있다. 상기 제 2 P 채널 모스 트랜지스터(P2)의 소스는 상기 제 1 전원 전압(VDD)을 수신하고, 상기 제 2 P 채널 모스 트랜지스터(P2)의 게이트는 모드 신호(MODE)를 수신하며, 상기 제 2 P 채널 모스 트랜지스터(P2)의 드레인은 상기 제 2 N 채널 모스 트랜지스터(N2)의 게이트에 연결될 수 있다.
상기 모드 신호(MODE)가 로우 로직 레벨로 디스에이블 되면, 상기 제 2 스위치(S2)는 턴 오프 되고, 상기 제 2 P 채널 모스 트랜지스터(P2)는 상기 모드 신호(MODE)에 응답하여, 상기 제 1 전원 전압(VDD)을 상기 제 2 N 채널 모스 트랜지스터(N2)의 게이트로 제공할 수 있다.
상기 인버팅 회로(120)는 상기 입력 신호(VIN)를 수신하고, 상기 입력 신호(VIN)를 반전시켜 상기 출력 신호(VOUT)를 생성할 수 있다.
상기 인버팅 회로(120)는 상기 입력 신호(VIN)의 전압 레벨이 하이 로직 레벨인 경우 상기 제 2 전압(V2)을 상기 출력 신호(VOUT)로 출력할 수 있다. 상기 인버팅 회로(120)는 상기 입력 신호(VIN)의 전압 레벨이 로우 로직 레벨인 경우 상기 제 1 전압(V1)을 상기 출력 신호(VOUT)로 출력할 수 있다.
상기 인버팅 회로(120)는 제 3 P 채널 모스 트랜지스터(P3) 및 제 3 N 채널 모스 트랜지스터(N3)를 포함할 수 있다.
상기 제 3 P 채널 모스 트랜지스터(P3)의 소스는 상기 제 1 전압(V1)을 수신하고, 상기 제 3 P 채널 모스 트랜지스터(P3)의 게이트는 상기 입력 신호(VIN)를 수신하며, 상기 제 3 P 채널 모스 트랜지스터(P3)의 드레인은 상기 제 3 N 채널 모스 트랜지스터(N3)의 드레인에 연결될 수 있다. 상기 제 3 N 채널 모스 트랜지스터(N3)의 소스는 상기 제 2 전압(V2)을 수신하고, 상기 제 3 N 채널 모스 트랜지스터(N3)의 게이트는 상기 입력 신호(VIN)를 수신하며, 상기 제 3 N 채널 모스 트랜지스터(N3)의 드레인은 상기 제 3 P 채널 모스 트랜지스터(P3)의 드레인에 연결될 수 있다. 상기 제 3 P 채널 모스 트랜지스터(P3) 및 상기 제 3 N 채널 모스 트랜지스터(N3)는 상기 입력 신호(VIN)의 전압 레벨에 따라 선택적으로 턴 온 되어 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)을 상기 출력 신호(VOUT)로 출력할 수 있다.
상기 제 3 P 채널 모스 트랜지스터(P3)는 상기 입력 신호(VIN)의 전압 레벨이 로우 로직 레벨일 때 턴 온 될 수 있다. 상기 제 3 P 채널 모스 트랜지스터(P3)가 턴 온 되면 상기 제 3 P 채널 모스 트랜지스터(P3)는 상기 제 1 전압(V1)을 상기 제 3 P 채널 모스 트랜지스터(P3)의 드레인으로 출력 신호(VOUT)를 출력할 수 있다. 상기 제 3 N 채널 모스 트랜지스터(N3)는 상기 입력 신호(VIN)의 전압 레벨이 하이 로직 레벨일 때 턴 온 될 수 있다. 상기 제 3 N 채널 모스 트랜지스터(N3)가 턴 온 되면 상기 제 3 N 채널 모스 트랜지스터(N3)는 상기 제 2 전압(V2)을 상기 제 3 N 채널 모스 트랜지스터(N3)의 드레인으로 출력 신호(VOUT)를 출력할 수 있다.
상기 전압 조절 회로(130)는 상기 모드 신호(MODE) 및 상기 출력 신호(VOUT)에 기초하여 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)의 전압 레벨을 조절할 수 있다.
상기 전압 조절 회로(130)는 상기 출력 신호(VOUT)의 로직 레벨에 따라 활성화 될 수 있다. 상기 전압 조절 회로(130)가 활성화 되면 상기 모드 신호(MODE)의 인에이블 여부에 따라 상기 제 1 전원 전압(VDD) 및 상기 제 2 전원 전압(VSS)을 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)으로 제공할 수 있다. 상기 전압 조절 회로(130)가 활성화 되고, 상기 모드 신호(MODE)가 인에이블 되었을 때, 상기 전압 조절 회로(130)는 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)의 전압 레벨을 조절할 수 있다. 상기 전압 조절 회로(130)는 상기 출력 신호(VOUT)가 로우 로직 레벨이고, 상기 모드 신호(MODE)가 인에이블 되었을 때 상기 제 2 전원 전압(VSS)을 상기 제 1 전압(V1)으로 제공하여 전압 레벨을 하강 시킬 수 있다. 상기 전압 조절 회로(130)는 상기 출력 신호(VOUT)가 로우 로직 레벨이고, 상기 모드 신호(MODE)가 디스에이블 되었을 때 상기 제 1 전원 전압(VDD)을 상기 제 1 전압(V1)으로 제공하여 상기 제 1 전압(V1)의 전압 레벨을 상기 제 1 전원 전압(VDD)으로 유지시킬 수 있다. 상기 전압 조절 회로(130)는 상기 출력 신호(VOUT)가 하이 로직 레벨이고, 상기 모드 신호(MODE)가 인에이블 되었을 때, 상기 제 1 전원 전압(VDD)을 상기 제 2 전압(V2)으로 제공하여 전압 레벨을 상승 시킬 수 있다. 상기 전압 조절 회로(130)는 상기 출력 신호(VOUT)가 하이 로직 레벨이고, 상기 모드 신호(MODE)가 디스에이블 되었을 때, 상기 제 2 전원 전압(VSS)을 상기 제 2 전압(V2)으로 제공하여 상기 제 2 전압(V2)의 전압 레벨을 상기 제 2 전원 전압(VSS)으로 유지시킬 수 있다.
상기 전압 조절 회로(130)는 제 1 전압 조절 회로(131) 및 제 2 전압 조절 회로(132)를 포함할 수 있다.
상기 제 1 전압 조절 회로(131)는 상기 출력 신호(VOUT) 및 모드 신호(MDOE)를 수신하여 상기 제 1 전압(V1)을 조절할 수 있다.
상기 제 1 전압 조절 회로(131)는 상기 출력 신호(VOUT)가 하이 로직 레벨일 때 비활성화 될 수 있다. 상기 제 1 전압 조절 회로(131)가 비활성화 되면, 상기 제 1 전압 조절 회로(131)는 상기 제 1 전압(V1)의 전압 레벨을 조절하지 않을 수 있다.
상기 제 1 전압 조절 회로(131)는 상기 출력 신호(VOUT)가 로우 로직 레벨일 때 활성화 될 수 있다. 상기 제 1 전압 조절 회로(131)가 활성화 되고, 상기 모드 신호(MODE)가 인에이블 되었을 때, 상기 제 1 전압 조절 회로(131)는 상기 제 2 전원 전압(VSS)을 상기 제 1 전압(V1)으로 제공하여 상기 제 1 전압(V1)의 전압 레벨을 하강 시킬 수 있다. 상기 제 1 전압 조절 회로(131)가 활성화 되고, 상기 모드 신호(MODE)가 디스에이블 되었을 때, 상기 제 1 전압 조절 회로(131)는 상기 제 1 전원 전압(VDD)을 상기 제 1 전압(V1)으로 제공하여 상기 제 1 전압(V1)의 전압 레벨을 상기 제 1 전원 전압(VDD)으로 유지시킬 수 있다.
상기 제 1 전압 조절 회로(131)는 제 1 전원 선택 회로(131-1) 및 제 1 스위치 회로(131-2)를 포함할 수 있다. 상기 제 1 전원 선택 회로(131-1)는 상기 모드 신호(MODE)의 로직 레벨에 따라 상기 제 1 전원 전압(VDD) 또는 상기 제 2 전원 전압(VSS)을 선택하여 상기 제 1 스위치 회로(131-2)로 출력할 수 있다. 상기 제 1 스위치 회로(131-2)는 상기 제 1 전원 전압(VDD) 또는 상기 제 2 전원 전압(VSS)을 제공받아 상기 제 1 전원 전압(VDD) 또는 상기 제 2 전원 전압(VSS)을 상기 제 1 전압(V1)으로 제공할 수 있다. 상기 제 1 전원 선택 회로(131-1)는 제 4 P 채널 모스 트랜지스터(P4) 및 제 4 N 채널 모스 트랜지스터(N4)를 포함할 수 있다.
상기 제 4 P 채널 모스 트랜지스터(P4)의 소스는 상기 제 1 전원 전압(VDD)을 수신하고, 상기 제 4 P 채널 모스 트랜지스터(P4)의 게이트는 상기 모드 신호(MODE)를 수신할 수 있다. 상기 제 4 N 채널 모스 트랜지스터(N4)의 소스는 상기 제 2 전원 전압(VSS)을 수신하고, 상기 제 4 N 채널 모스 트랜지스터(N4)의 게이트는 상기 모드 신호(MODE)를 수신할 수 있다. 상기 제 4 P 채널 모스 트랜지스터(P4) 및 상기 제 4 N 채널 모스 트랜지스터(N4)의 드레인은 상기 제 1 스위치 회로(131-2)에 연결될 수 있다.
상기 제 1 전원 선택 회로(131-1)는 상기 모드 신호(MODE)의 로직 레벨에 따라 상기 제 1 전원 전압(VDD) 및 상기 제 2 전원 전압(VSS)중 하나를 상기 제 1 스위치 회로(131-2)로 출력할 수 있다. 상기 제 1 전원 선택 회로(131-1)는 상기 모드 신호(MODE)가 인에이블 되었을 때, 상기 제 2 전원 전압(VSS)을 상기 제 1 스위치 회로(131-2)로 출력할 수 있다. 상기 제 1 전원 선택 회로(131-1)는 상기 모드 신호(MODE)가 디스에이블 되었을 때, 상기 제 1 전원 전압(VDD)을 상기 제 1 스위치 회로(131-2)로 출력할 수 있다.
상기 제 1 스위치 회로(131-2)는 제 5 P 채널 모스 트랜지스터(P5)를 포함할 수 있다. 상기 제 5 P 채널 모스 트랜지스터(P5)의 소스는 상기 제 4 P 채널 모스 트랜지스터(P4) 및 상기 제 4 N 채널 모스 트랜지스터(N4)의 드레인과 공통연결되고, 상기 제 1 전원 선택 회로(131-1)의 출력을 수신하며, 상기 제 5 P 채널 모스 트랜지스터(P5)의 게이트는 상기 출력 신호(VOUT)를 수신하고, 상기 제 5 P 채널 모스 트랜지스터(P5)의 드레인은 상기 제 1 전압(V1)노드에 연결될 수 있다. 상기 제 5 P 채널 모스 트랜지스터(P5)의 게이트는 상기 제 1 전원 선택 회로(131-1)에서 출력되는 상기 제 1 전원 전압(VDD) 또는 상기 제 2 전원 전압(VSS)을 수신하여 상기 제 1 전압(V1)으로 제공할 수 있다.
상기 제 2 전압 조절 회로(132)는 상기 출력 신호(VOUT) 및 상기 모드 신호의 상보 신호(MODEB)를 수신하여 상기 제 2 전압(V2)을 조절할 수 있다.
상기 제 2 전압 조절 회로(132)는 상기 출력 신호(VOUT)가 로우 로직 레벨일 때 비활성화 될 수 있다. 상기 제 2 전압 조절 회로(132)가 비활성화 되면, 상기 제 2 전압 조절 회로(132)는 상기 제 2 전압(V2)의 전압 레벨을 조절하지 않을 수 있다.
상기 제 2 전압 조절 회로(132)는 상기 출력 신호(VOUT)가 하이 로직 레벨일 때 활성화 될 수 있다. 상기 제 2 전압 조절 회로(132)가 활성화 되고, 상기 모드 신호의 상보 신호(MODEB)가 인에이블 되었을 때, 상기 제 2 전압 조절 회로(132)는 상기 제 1 전원 전압(VDD)을 상기 제 2 전압(V2)로 제공하여 상기 제 2 전압(V2)의 전압 레벨을 상승 시킬 수 있다. 상기 제 2 전압 조절 회로(132)가 활성화 되고, 상기 모드 신호의 상보 신호(MODEB)가 디스에이블 되었을 때, 상기 제 2 전압 조절 회로(132)는 상기 제 2 전원 전압(VSS)을 상기 제 2 전압(V2)으로 제공하여 상기 제 2 전압(V2)의 전압 레벨을 조절하지 않고 유지시킬 수 있다.
상기 제 2 전압 조절 회로(132)는 제 2 전원 선택 회로(132-1) 및 제 2 스위치 회로(132-2)를 포함할 수 있다. 상기 제 2 전원 선택 회로(132-1)는 상기 모드 신호의 상보 신호(MODEB)의 로직 레벨에 따라 상기 제 1 전원 전압(VDD) 또는 상기 제 2 전원 전압(VSS)을 선택하여 상기 제 2 스위치 회로(132-2)로 출력할 수 있다. 상기 제 2 스위치 회로(132-2)는 상기 제 1 전원 전압(VDD) 또는 상기 제 2 전원 전압(VSS)을 제공받아 상기 제 1 전원 전압(VDD) 또는 상기 제 2 전원 전압(VSS)을 상기 제 2 전압(V2)으로 제공할 수 있다. 상기 제 2 전원 선택 회로(132-1)는 제 6 P 채널 모스 트랜지스터(P6) 및 제 5 N 채널 모스 트랜지스터(N5)를 포함할 수 있다.
상기 제 6 P 채널 모스 트랜지스터(P6)의 소스는 상기 제 1 전원 전압(VDD)을 수신하고, 상기 제 6 P 채널 모스 트랜지스터(P6)의 게이트는 상기 모드 신호의 상보 신호(MODEB)를 수신할 수 있다. 상기 제 5 N 채널 모스 트랜지스터(N5)의 소스는 상기 제 2 전원 전압(VSS)을 수신하고, 상기 제 5 N 채널 모스 트랜지스터(N5)의 게이트는 상기 모드 신호의 상보 신호(MODEB)를 수신할 수 있다. 상기 제 6 P 채널 모스 트랜지스터(P6) 및 상기 제 5 N 채널 모스 트랜지스터(N5)의 드레인은 상기 제 2 스위치 회로(132-2)에 연결될 수 있다. 상기 제 2 전원 선택 회로(132-1)는 상기 모드 신호의 상보 신호(MODEB)의 로직 레벨에 따라 상기 제 1 전원 전압(VDD) 및 상기 제 2 전원 전압(VSS)중 하나를 상기 제 2 스위치 회로(132-2)로 출력할 수 있다. 상기 제 2 전원 선택 회로(132-1)는 상기 모드 신호의 상보 신호(MODEB)가 인에이블 되었을 때, 상기 제 1 전원 전압(VDD)을 상기 제 2 스위치 회로(132-2)로 출력할 수 있다. 상기 제 2 전원 선택 회로(132-1)는 상기 모드 신호의 상보 신호(MODEB)가 디스에이블 되었을 때, 상기 제 2 전원 전압(VSS)을 상기 제 2 스위치 회로(132-2)로 출력할 수 있다.
상기 제 2 스위치 회로(132-2)는 제 6 N 채널 모스 트랜지스터(N6)를 포함할 수 있다. 상기 제 6 N 채널 모스 트랜지스터(N6)의 소스는 상기 제 6 P 채널 모스 트랜지스터(P6) 및 상기 제 5 N 채널 모스 트랜지스터(N5)의 드레인과 공통연결되고, 상기 제 2 전원 선택 회로(132-1)의 출력을 수신하며, 상기 제 6 N 채널 모스 트랜지스터(N6)의 게이트는 상기 출력 신호(VOUT)를 수신하고, 상기 제 6 N 채널 모스 트랜지스터(N6)의 드레인은 상기 제 2 전압(V2)노드에 연결될 수 있다. 상기 제 6 N 채널 모스 트랜지스터(N6)의 게이트는 상기 제 2 전원 선택 회로(132-1)에서 출력되는 상기 제 1 전원 전압(VDD) 또는 상기 제 2 전원 전압(VSS)을 수신하여 상기 제 2 전압(V2)으로 제공할 수 있다.
도 1을 참조하여 본 발명의 실시예에 따른 버퍼 회로(100)의 동작을 설명하면 다음과 같다. 예를 들어, 상기 버퍼 회로(100)는 상기 입력 신호(VIN)에 글리치 및 / 또는 노이즈가 빈번히 발생하는 경우 상기 모드 신호(MODE)가 인에이블 되어 제 1 동작 모드로 동작할 수 있다. 상기 제 1 동작 모드는 상기 버퍼 회로(100)가 상기 슈미트 트리거 인버터로서 동작하는 모드일 수 있다. 또한 상기 입력 신호(VIN)에 글리치 및 / 또는 노이즈가 상대적으로 적게 발생하는 경우 상기 모드 신호(MODE)가 디스에이블 되어 제 2 동작 모드로 동작 할 수 있다. 상기 제 2 동작 모드는 상기 버퍼 회로(100)가 상기 일반적인 인버터로서 동작하는 모드일 수 있다.
상기 버퍼 회로(100)가 상기 제 1 동작 모드로 동작할 때, 상기 버퍼 회로(100)는 상기 입력 신호(VIN)의 로직 레벨에 따라 상기 제 1 전원 전압(VDD) 및 상기 제 2 전원 전압(VSS)을 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)으로 각각 제공할 수 있다.
상기 버퍼 회로(100)가 제 1 동작 모드로 동작하고, 상기 입력 신호(VIN)가 로우 로직 레벨일 때 상기 출력 신호(VOUT)는 하이 로직 레벨일 수 있다. 이 때, 상기 제 1 전압 조절 회로(131)는 비활성화 되고, 상기 제 2 전압 조절 회로(132)는 활성화 될 수 있다. 상기 제 2 전압 조절 회로(132)는 상기 모드 신호의 상보 신호(MODEB)를 입력 받아 상기 제 2 전원 선택 회로(132-1)를 통해 상기 제 1 전원 전압(VDD)을 상기 제 2 전압(V2)으로 제공하여 상기 제 2 전압(V2)의 전압 레벨을 상승 시킬 수 있다. 이 때, 상기 제 2 전압(V2)은 상기 슈미트 트리거 인버터의 UTP를 결정하는 전압일 수 있다.
상기 버퍼 회로(100)가 제 1 동작 모드로 동작하고, 상기 입력 신호(VIN)가 하이 로직 레벨일 때 상기 출력 신호(VOUT)는 로우 로직 레벨일 수 있다. 이 때, 상기 제 1 전압 조절 회로(131)는 활성화 되고, 상기 제 2 전압 조절 회로(132) 는 비활성화 된다. 상기 제 1 전압 조절 회로(131)는 상기 모드 신호(MODE)를 입력 받아 상기 제 1 전원 선택 회로(131-1)를 통해 상기 제 2 전원 전압(VSS)을 상기 제 1 전압(V1)으로 제공하여 상기 제 1 전압(V1)의 전압 레벨을 하강 시킬 수 있다. 이 때, 상기 제 1 전압(V1)은 상기 슈미트 트리거 인버터의 LTP를 결정하는 전압일 수 있다.
상기 제 1 동작 모드는 상기 입력 신호(VIN)에 응답하여 상기 제 1 전압(V1)과 상기 제 2 전압(V2) 사이에서 변화되는 전압 레벨을 갖는 상기 출력 신호(VOUT)를 출력할 수 있다. 상기 제 1 동작 모드에서 상기 버퍼 회로(100)는 슈미트 트리거 인버터로 동작하여 상기 입력 신호(MODE)의 로직 레벨에 따라 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)의 전압 레벨을 조절하여 히스테리시스 폭을 조절하고, 상기 입력 신호(VIN)에 글리치 및 / 또는 노이즈가 발생하더라도 출력 신호의 전압 레벨을 유지시켜 출력 신호를 안정화시킬 수 있다.
상기 버퍼 회로(100)가 상기 제 2 동작 모드로 동작할 때, 상기 버퍼 회로(100)는 상기 입력 신호(VIN)의 로직 레벨에 무관하게 상기 제 1 전원 전압(VDD) 및 상기 제 2 전원 전압(VSS)을 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)으로 각각 제공할 수 있다.
상기 버퍼 회로(100)가 제 2 동작 모드로 동작할 때, 상기 제 1 전압 조절 회로(131)는 상기 모드 신호(MODE)를 입력 받아, 상기 제 1 전원 전압(VDD)을 상기 제 1 전압(V1)으로 제공하고, 상기 제 2 전압 조절 회로(132)는 상기 모드 신호의 상보 신호(MODEB)를 입력 받아 상기 제 2 전원 전압(VSS)을 상기 제 2 전압(V2)으로 제공할 수 있다. 상기 제 2 동작 모드에서 상기 버퍼 회로(100)는 일반적인 인버터로 동작하여 상기 제 1 전원 전압(VDD)을 상기 제 1 전압(V1)으로 제공하고, 상기 제 2 전원 전압(VSS)을 상기 제 2 전압(V2)으로 제공하여 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)을 상기 제 1 전원 전압(VDD) 및 상기 제 2 전원 전압(VSS)의 전압 레벨로 유지시킴으로써 상기 입력 신호(VIN)로부터 출력 신호가 생성되는데 발생하는 지연을 최소화 시킬 수 있다.
도 2는 본 발명의 일 실시예에 따른 인에이블 신호 생성 회로의 구성을 보여주는 도면이다. 도 2를 참조하면, 상기 인에이블 신호 생성 회로(200)는 버퍼 회로(210), 지연 회로(220), 트리거 회로(230)를 포함할 수 있다.
상기 버퍼 회로(210)는 입력 신호(VIN) 및 모드 신호(MODE)를 수신하여 출력 신호(VOUT)를 생성할 수 있다. 도 1에 도시된 버퍼 회로(100)는 상기 버퍼 회로(210)로 적용될 수 있다.
상기 버퍼 회로(210)는 상기 입력 신호(VIN)에 기초하여 상기 제 1 전압(V1)과 상기 제 2 전압(V2) 사이에서 변화되는 전압 레벨을 갖는 상기 출력 신호(VOUT)를 생성할 수 있다. 상기 출력 신호(VOUT)는 상기 제 1 전압(V1)과 상기 제 2 전압(V2) 사이에서 스윙할 수 있다.
상기 버퍼 회로(210)는 제 1 동작 모드에서 상기 입력 신호(VIN) 및 상기 출력 신호(VOUT)에 기초하여 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)의 전압 레벨을 조절하고, 제 2 동작 모드에서 상기 입력 신호(VIN)에 무관하게 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)의 전압 레벨을 유지시킬 수 있다. 예를 들어, 상기 버퍼 회로(210)는 상기 제 1 동작 모드에서 상기 입력 신호(VIN)가 하이 로직 레벨일 때, 상기 제 2 전원 전압(VSS)를 상기 제 1 전압(V1)으로 제공하고, 이 때, 상기 제 2 전압(V2)은 슈미트 트리거 인버터의 UTP를 높일 수 있다.
상기 버퍼 회로(210)는 상기 제 1 동작 모드에서 상기 입력 신호(VIN)가 로우 로직 레벨 일 때, 상기 제 1 전원 전압(VDD)을 상기 제 2 전압(V2)으로 제공하고, 이 때, 상기 제 1 전압(V1)은 슈미트 트리거 인버터의 LTP를 낮출 수 있다.
상기 버퍼 회로(210)는 상기 제 2 동작 모드에서 상기 제 1 전원 전압(VDD)을 상기 제 1 전압(V1)으로 제공하고, 상기 제 2 전원 전압(VSS)을 상기 제 2 전압(V2)으로 제공하여 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)을 상기 제 1 전원 전압(VDD) 및 상기 제 2 전원 전압(VSS)의 전압 레벨로 유지시킴으로써 상기 입력 신호(VIN)로부터 출력 신호가 생성되는데 발생하는 지연을 최소화 시킬 수 있다.
상기 지연 회로(220)는 상기 출력 신호(VOUT)를 수신하고, 상기 출력 신호(VOUT)를 지연시켜 지연 출력 신호(VOUTD)를 생성할 수 있고, 상기 지연 출력 신호(VOUTD)를 상기 트리거 회로(230)로 제공할 수 있다. 상기 지연 회로(220)의 지연 시간은 다양하게 조절할 수 있다.
상기 트리거 회로(230)는 상기 출력 신호(VOUT) 및 상기 지연 출력 신호(VOUTD)에 기초하여 인에이블 신호(EN)를 생성할 수 있다. 예를 들어, 상기 트리거 회로(230)는 상기 출력 신호(VOUT)에 기초하여 상기 인에이블 신호(EN)의 로직 레벨이 변화될 수 있는 상태를 만들 수 있다. 상기 트리거 회로(230)는 상기 출력 신호(VOUT)가 인에이블 되었을 때, 상기 인에이블 신호(EN)의 리셋 상태를 해제시킬 수 있다. 상기 트리거 회로(230)는 상기 지연 출력 신호(VOUTD)에 기초하여 상기 인에이블 신호(EN)의 전압 레벨을 변화시킬 수 있다. 상기 트리거 회로(230)는 상기 지연 출력 신호(VOUTD)가 인에이블 되었을 때, 상기 인에이블 신호(EN)를 인에이블 시킬 수 있다.
상기 트리거 회로(230)는 플립플롭을 포함할 수 있다. 상기 플립플롭은 입력 단자(D)로 전원 전압(VDD)을 수신하고, 클럭 단자(CK)로 상기 지연 출력 신호(VOUTD)를 수신하며, 리셋 단자(RSTB)로 상기 출력 신호(VOUT)를 수신하고, 출력 단자(Q)로 상기 인에이블 신호(EN)를 출력할 수 있다.
상기 트리거 회로(230)는 상기 출력 신호(VOUT)가 로우 로직 레벨로 디스에이블 되었을 때 상기 인에이블 신호(EN)를 리셋 시키고, 상기 출력 신호(VOUT)가 하이 로직 레벨로 인에이블 되었을 때 상기 인에이블 신호(EN)의 리셋 상태를 해제 시킬 수 있다.
상기 트리거 회로(230)는 상기 출력 신호(VOUT)가 하이 로직 레벨로 인에이블 되었을 때, 상기 지연 출력 신호(VOUTD)가 하이 로직 레벨로 인에이블 되면 상기 전원 전압(VDD)을 상기 인에이블 신호(EN)로 출력하여 상기 인에이블 신호(EN)를 하이 로직 레벨로 인에이블 시킬 수 있다.
도 3은 본 발명의 실시예에 따른 인에이블 신호 생성 회로(200, 300)의 동작을 보여주는 타이밍도이다.
도 3을 참조하면, 상기 모드 신호(MODE)가 디스에이블 되면, 상기 버퍼 회로가 일반적인 인버터로 동작하고, 상기 입력 신호(VIN)에 글리치가 발생하였을 때, 상기 입력 신호(VIN)의 글리치가 상기 출력 신호(VOUT)에 그대로 인가되어 점선으로 도시한 것과 같이 상기 인에이블 신호(EN)가 원치 않는 타이밍에 디스에이블 될 수 있다. 상기 모드 신호(MODE)가 인에이블 되면, 상기 버퍼 회로가 슈미트 트리거 인버터로 동작하고, 상기 입력 신호(VIN)에 글리치가 발생하더라도 상기 출력 신호(VOUT)에 글리치에 의한 영향을 감소시켜 실선으로 도시한 것과 같이 상기 인에이블 신호(EN)가 원치 않는 타이밍에 디스에이블 되는 것을 방지하여 인에이블 상태를 유지할 수 있다.
도 4는 본 발명의 실시예에 따른 인에이블 신호 생성 회로의 구성을 보여주는 도면이다. 도 4를 참조하면, 상기 인에이블 신호 생성 회로(300)는 입력 신호(VIN)를 반전시켜 제 1 전압(V1) 및 상기 제 2 전압(V2) 사이에서 변화되는 전압 레벨을 갖는 출력 신호(VOUT)를 생성하고, 상기 출력 신호를 반전시켜 제 1 전압(V1) 및 상기 제 2 전압(V2) 사이에서 변화되는 전압 레벨을 갖는 인에이블 신호(EN)를 생성할 수 있다. 상기 인에이블 신호 생성 회로(300)는 적어도 2개 이상, 복수의 버퍼 회로를 포함할 수 있다. 복수의 버퍼 회로는 입력 신호(VIN)를 순차적으로 버퍼링하여 상기 인에이블 신호(EN)를 생성할 수 있다.
상기 인에이블 신호 생성 회로(300)는 제 1 버퍼 회로(310), 제 2 버퍼 회로(320), 제 3 버퍼 회로(330)를 포함할 수 있다. 도 1에 도시된 상기 버퍼 회로(100)는 상기 제 1 내지 제 3 버퍼 회로(310, 320, 330)로 각각 적용될 수 있다. 상기 제 1 내지 제 3 버퍼 회로(310, 320, 330)는 서로 다른 모드 신호를 수신하는 것을 제외하고는 실질적으로 동일한 구성을 가질 수 있다.
상기 제 1 버퍼 회로(310)는 상기 입력 신호(VIN) 및 제 1 모드 신호(MODE1)에 기초하여 상기 출력 신호(VOUT)를 생성할 수 있다. 상기 제 1 버퍼 회로(310)는 제 1 모드 신호(MODE1)에 기초하여 제 1 동작 모드 및 제 2 동작 모드중 하나로 동작할 수 있다. 상기 제 1 버퍼 회로(310)는 상기 제 1 동작 모드에서 상기 입력 신호(VIN)에 기초하여 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)의 전압 레벨을 조절하며, 상기 제 2 동작 모드에서 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)의 전압 레벨을 유지시킬 수 있다.
상기 제 2 버퍼 회로(320)는 상기 출력 신호(VOUT)에 기초하여 상기 지연 출력 신호(VOUTD)를 생성할 수 있다. 상기 제 2 버퍼 회로(320)는 상기 제 1 동작 모드에서 상기 출력 신호(VOUT) 및 제 2 모드 신호(MODE2)에 기초하여 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)의 전압 레벨을 조절하며, 상기 제 2 동작 모드에서 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)의 전압 레벨을 유지시킬 수 있다.
상기 제 3 버퍼 회로(330)는 상기 지연 출력 신호(VOUTD) 및 제 3 모드 신호(MODE3)에 기초하여 상기 인에이블 신호(EN)를 생성할 수 있다. 상기 제 3 버퍼 회로(330)는 상기 제 1 동작 모드에서 상기 지연 출력 신호(VOUTD)에 기초하여 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)의 전압 레벨을 조절하며, 제 2 동작 모드에서 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)의 전압 레벨을 유지시킬 수 있다.
상기 인에이블 생성 회로(300)는 상기 제 1 내지 제 3 모드 신호(MODE1, MODE2, MODE3)에 따라 슈미트 트리거 인버터로 동작하는 버퍼 회로와 일반적인 인버터로 동작하는 버퍼 회로의 개수를 자유롭게 조절할 수 있다. 상기 제 1 내지 제 3 모드 신호(MODE1, MODE2, MODE3) 중에서 인에이블 되는 모드 신호를 증가시킬수록 글리치 및 노이즈에 무관하게, 보다 안정적으로 인에이블 레벨을 유지시킬 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해 해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위, 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 버퍼 회로
110: 전원 제어 회로
120: 인버팅 회로 130: 전압 조절 회로
200: 인에이블 신호 생성 회로 220: 지연 회로
230: 트리거 회로 300: 인에이블 신호 생성 회로
120: 인버팅 회로 130: 전압 조절 회로
200: 인에이블 신호 생성 회로 220: 지연 회로
230: 트리거 회로 300: 인에이블 신호 생성 회로
Claims (14)
- 입력 신호 및 모드 신호에 기초하여 제 1 전압 및 제 2 전압을 제공하는 전원 제어 회로;
상기 제 1 전압 및 상기 제 2 전압을 수신하여 상기 입력 신호를 반전시켜 출력 신호를 생성하는 인버팅 회로; 및
상기 모드 신호 및 상기 출력 신호에 기초하여 상기 제 1 전압 및 상기 제 2 전압의 전압 레벨을 조절하는 전압 조절 회로를 포함하는 버퍼 회로. - 제 1 항에 있어서,
상기 전원 제어 회로는 상기 입력 신호 및 상기 모드 신호에 기초하여 제 1 전원 전압을 상기 제 1 전압으로 제공하는 제 1 전원 제어 회로; 및
상기 입력 신호 및 상기 모드 신호에 기초하여 제 2 전원 전압을 상기 제 2 전압으로 제공하는 제 2 전원 제어 회로를 포함하는 버퍼 회로. - 제 2 항에 있어서,
상기 제 1 전원 제어 회로는 상기 모드 신호가 인에이블 되면, 상기 입력 신호의 로직 레벨에 따라 상기 제 1 전원 전압을 상기 제 1 전압으로 제공하고, 상기 모드 신호가 디스에이블 되면 상기 입력 신호의 로직 레벨에 무관하게 상기 제 1 전원 전압을 상기 제 1 전압으로 제공하는 버퍼 회로. - 제 2 항에 있어서,
상기 제 2 전원 제어 회로는 상기 모드 신호가 인에이블 되면, 상기 입력 신호의 로직 레벨에 따라 상기 제 2 전원 전압을 상기 제 2 전압으로 제공하고, 상기 모드 신호가 디스에이블 되면, 상기 입력 신호의 로직 레벨에 무관하게 상기 제 2 전원 전압을 상기 제 2 전압으로 제공하는 버퍼 회로. - 제 1 항에 있어서,
상기 전압 조절 회로는 상기 모드 신호 및 상기 출력 신호에 기초하여 상기 제 1 전원 전압 및 상기 제 2 전원 전압 중 하나를 상기 제 1 전압으로 제공하는 제 1 전원 선택 회로; 및
상기 모드 신호 및 상기 출력 신호에 기초하여 상기 제 1 전원 전압 및 상기 제 2 전원 전압 중 하나를 상기 제 2 전압으로 제공하는 제 2 전원 선택 회로를 포함하는 버퍼 회로. - 제 5 항에 있어서,
상기 제 1 전원 선택 회로는 상기 모드 신호에 기초하여 상기 제 1 전원 전압 및 상기 제 2 전원 전압 중 하나를 출력하는 상기 제 1 전원 선택 회로; 및
상기 출력 신호에 기초하여 상기 제 1 전원 선택 회로의 출력을 상기 제 1 전압으로 제공하는 제 1 스위치 회로를 포함하는 버퍼 회로. - 제 5 항에 있어서,
상기 제 2 전원 선택 회로는 상기 모드 신호의 상보 신호에 기초하여 상기 제 1 전원 전압 및 상기 제 2 전원 전압 중 하나를 출력하는 상기 제 2 전원 선택 회로; 및
상기 출력 신호에 기초하여 상기 제 2 전원 선택 회로의 출력을 상기 제 2 전압으로 제공하는 제 2 스위치 회로를 포함하는 버퍼 회로. - 제 1 동작 모드에서 입력 신호에 따라 제 1 전원 전압 및 제 2 전원 전압을 제 1 전압 및 제 2 전압으로 제공하고, 제 2 동작 모드에서 상기 입력 신호와 무관하게 상기 제 1 전원 전압 및 상기 제 2 전원 전압을 상기 제 1 전압 및 상기 제 2 전압으로 제공하는 전원 제어 회로;
상기 제 1 전압 및 상기 제 2 전압을 수신하고, 상기 입력 신호를 반전시켜 출력 신호를 생성하는 인버팅 회로; 및
상기 제 1 동작 모드에서 상기 출력 신호에 기초하여 상기 제 2 전원 전압을 상기 제 1 전압으로 제공하고, 상기 제 1 전원 전압을 상기 제 2 전압으로 제공하고, 상기 제 2 동작 모드에서 상기 출력 신호에 기초하여 상기 제 1 전원 전압을 상기 제 1 전압으로 제공하고, 상기 제 2 전원 전압을 상기 제 2 전압으로 제공하는 전압 조절 회로를 포함하는 버퍼 회로. - 제 8 항에 있어서,
상기 전원 제어 회로는 상기 제 1 동작 모드에서 상기 입력 신호의 로직 레벨에 따라 상기 제 1 전원 전압 및 상기 제 2 전원 전압을 상기 제 1 전압 및 상기 제 2 전압으로 각각 제공하고, 상기 제 2 동작 모드에서 상기 입력 신호의 로직 레벨에 무관하게 상기 제 1 전원 전압 및 상기 제 2 전원 전압을 상기 제 1 전압 및 상기 제 2 전압으로 각각 제공하는 버퍼 회로. - 입력 신호를 반전시켜 제 1 및 제 2 전압 사이에서 변화되는 전압 레벨을 갖는 출력 신호를 생성하며, 제 1 동작 모드에서 상기 입력 신호 및 상기 출력 신호에 기초하여 상기 제 1 전압 및 상기 제 2 전압의 전압 레벨을 조절하고, 제 2 동작 모드에서 상기 제 1 전압 및 상기 제 2 전압의 전압 레벨을 유지시키는 버퍼 회로;
상기 출력 신호를 지연시켜 지연 출력 신호를 생성하는 지연 회로; 및
상기 출력 신호 및 지연 출력 신호에 기초하여 인에이블 신호를 생성하는 트리거 회로를 포함하는 인에이블 신호 생성 회로. - 제 10 항에 있어서,
상기 트리거 회로는 상기 출력 신호에 기초하여 상기 인에이블 신호의 리셋 상태를 해제시키고, 상기 지연 출력 신호에 기초하여 상기 인에이블 신호를 인에이블 시키는 인에이블 신호 생성 회로. - 입력 신호를 반전시켜 제 1 전압 및 제 2 전압 사이에서 변화되는 전압 레벨을 갖는 출력 신호를 생성하고, 제 1 동작 모드에서 상기 입력 신호 및 상기 출력 신호에 기초하여 상기 제 1 전압 및 상기 제 2 전압의 전압 레벨을 조절하며, 제 2 동작 모드에서 상기 제 1 전압 및 상기 제 2 전압의 전압 레벨을 유지시키는 제 1 버퍼 회로; 및
상기 출력 신호를 반전시켜 상기 제 1 전압 및 상기 제 2 전압 사이에서 변화되는 전압 레벨을 갖는 인에이블 신호를 생성하고, 상기 제 1 동작 모드에서 상기 출력 신호 및 상기 인에이블 신호에 기초하여 상기 제 1 전압 및 상기 제 2 전압의 전압 레벨을 조절하며, 상기 제 2 동작 모드에서 상기 제 1 전압 및 상기 제 2 전압의 전압 레벨을 유지시키는 제 2 버퍼 회로를 포함하는 인에이블 신호 생성 회로. - 제 12항에 있어서,
상기 제 1 버퍼 회로는 상기 입력 신호 및 제 1 모드 신호에 기초하여 상기 제 1 전압 및 상기 제 2 전압을 제공하는 전원 제어 회로;
상기 제 1 전압 및 상기 제 2 전압을 수신하여 상기 입력 신호를 반전시켜 상기 출력 신호를 생성하는 인버팅 회로; 및
상기 제 1 모드 신호 및 상기 출력 신호에 기초하여 상기 제 1 전압 및 상기 제 2 전압의 전압 레벨을 조절하는 전압 조절 회로를 포함하는 인에이블 신호 생성 회로. - 제 12항에 있어서,
상기 제 2 버퍼 회로는 상기 입력 신호 및 제 2 모드 신호에 기초하여 상기 제 1 전압 및 상기 제 2 전압을 제공하는 전원 제어 회로;
상기 제 1 전압 및 상기 제 2 전압을 수신하여 상기 입력 신호를 반전시켜 상기 출력 신호를 생성하는 인버팅 회로; 및
상기 제 2 모드 신호 및 상기 출력 신호에 기초하여 상기 제 1 전압 및 상기 제 2 전압의 전압 레벨을 조절하는 전압 조절 회로를 포함하는 인에이블 신호 생성 회로.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210082019A KR20230000077A (ko) | 2021-06-24 | 2021-06-24 | 노이즈를 제거할 수 있는 버퍼 회로 |
| US17/514,789 US11843373B2 (en) | 2021-06-24 | 2021-10-29 | Buffer circuit capable of reducing noise |
| CN202210526585.5A CN115529034A (zh) | 2021-06-24 | 2022-05-16 | 能够减少噪声的缓冲器电路 |
| US18/516,615 US20240097685A1 (en) | 2021-06-24 | 2023-11-21 | Buffer circuit capable of reducing noise |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210082019A KR20230000077A (ko) | 2021-06-24 | 2021-06-24 | 노이즈를 제거할 수 있는 버퍼 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230000077A true KR20230000077A (ko) | 2023-01-02 |
Family
ID=84543445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210082019A KR20230000077A (ko) | 2021-06-24 | 2021-06-24 | 노이즈를 제거할 수 있는 버퍼 회로 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11843373B2 (ko) |
| KR (1) | KR20230000077A (ko) |
| CN (1) | CN115529034A (ko) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990069650A (ko) | 1998-02-11 | 1999-09-06 | 윤종용 | 발진 회로 |
| KR100695001B1 (ko) | 2000-12-19 | 2007-03-14 | 주식회사 하이닉스반도체 | 입력버퍼 |
| US7986171B2 (en) * | 2008-10-21 | 2011-07-26 | Himax Technologies Limited | Mixed-voltage I/O buffer |
| KR20110078661A (ko) | 2009-12-31 | 2011-07-07 | 주식회사 동부하이텍 | 파워 온 리셋 회로 |
| US10171080B2 (en) * | 2016-09-20 | 2019-01-01 | Qualcomm Incorporated | Voltage level shifter (VLS) circuits employing a pre-conditioning circuit for pre-conditioning an input signal to be voltage level shifted in response to a pre-charge phase |
| US9881669B1 (en) * | 2017-03-01 | 2018-01-30 | Globalfoundries Inc. | Wordline driver with integrated voltage level shift function |
-
2021
- 2021-06-24 KR KR1020210082019A patent/KR20230000077A/ko active Search and Examination
- 2021-10-29 US US17/514,789 patent/US11843373B2/en active Active
-
2022
- 2022-05-16 CN CN202210526585.5A patent/CN115529034A/zh active Pending
-
2023
- 2023-11-21 US US18/516,615 patent/US20240097685A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20240097685A1 (en) | 2024-03-21 |
| US11843373B2 (en) | 2023-12-12 |
| CN115529034A (zh) | 2022-12-27 |
| US20220416790A1 (en) | 2022-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100801055B1 (ko) | 데이터 수신기 및 이를 구비하는 반도체 장치 | |
| JP4558701B2 (ja) | 電圧バッファと電圧バッファのソースドライバ | |
| US7944262B2 (en) | Duty correction circuit | |
| US7633329B2 (en) | Single signal-to-differential signal converter and converting method | |
| KR20000009099A (ko) | 데이터의 듀티 사이클을 보정하는 듀티 사이클 보정회로 및 그방법 | |
| US7518425B2 (en) | Circuit and technique for adjusting and accurately controlling clock duty cycles in integrated circuit devices | |
| KR20190065695A (ko) | 스큐 검출 회로 및 이를 이용한 입력 회로 | |
| WO2000026907A1 (en) | Sense amplifier | |
| US10848297B1 (en) | Quadrature clock skew calibration circuit | |
| KR100445062B1 (ko) | 반도체메모리장치의 클럭발생회로 | |
| US10560084B2 (en) | Level shift circuit | |
| US7999611B2 (en) | Differential amplifying device | |
| US9318184B2 (en) | Signal receiver | |
| KR20110134197A (ko) | 전압제어지연라인, 상기 전압제어지연라인을 구비하는 지연고정루프회로 및 다중위상클럭생성기 | |
| KR100416625B1 (ko) | 기준전압 변동을 감소시키는 차동 타입의 입출력 버퍼 | |
| KR20080072198A (ko) | 반도체 장치의 레벨 쉬프터 및 이 장치의 듀티비 제어 방법 | |
| US11073862B2 (en) | Synchronization circuit and cascaded synchronization circuit for converting asynchronous signal into synchronous signal | |
| JP3953041B2 (ja) | 出力バッファ回路および半導体集積回路 | |
| KR20100033876A (ko) | 듀티 제어회로 및 이를 구비하는 반도체 장치 | |
| KR20230000077A (ko) | 노이즈를 제거할 수 있는 버퍼 회로 | |
| US9203407B2 (en) | Semiconductor device and method for detecting state of input signal of semiconductor device | |
| JP2009111998A (ja) | 半導体集積回路 | |
| US8928380B2 (en) | Current-mode D latch with reset function and associated circuit | |
| KR20030021429A (ko) | 위상 분할 회로 | |
| KR20090079725A (ko) | 입력회로를 가지는 반도체 집적회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |