KR20090079725A - 입력회로를 가지는 반도체 집적회로 - Google Patents

입력회로를 가지는 반도체 집적회로 Download PDF

Info

Publication number
KR20090079725A
KR20090079725A KR1020080005898A KR20080005898A KR20090079725A KR 20090079725 A KR20090079725 A KR 20090079725A KR 1020080005898 A KR1020080005898 A KR 1020080005898A KR 20080005898 A KR20080005898 A KR 20080005898A KR 20090079725 A KR20090079725 A KR 20090079725A
Authority
KR
South Korea
Prior art keywords
input
signal
output
buffer
path controller
Prior art date
Application number
KR1020080005898A
Other languages
English (en)
Other versions
KR100930408B1 (ko
Inventor
김미혜
이재진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080005898A priority Critical patent/KR100930408B1/ko
Priority to US12/136,878 priority patent/US7750714B2/en
Publication of KR20090079725A publication Critical patent/KR20090079725A/ko
Application granted granted Critical
Publication of KR100930408B1 publication Critical patent/KR100930408B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H03K2005/0013—Avoiding variations of delay due to power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's
    • H03K2005/00208—Layout of the delay element using FET's using differential stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 입력버퍼의 출력신호 스큐 발생을 최소화하여 동작을 안정화시키는 반도체 집적회로를 개시한다. 본 발명의 반도체 집적회로는, 입력신호의 전위레벨을 검출에 응답된 검출신호를 출력하는 입력전위검출부; 상기 입력신호를 버퍼링하는 입력버퍼; 상기 입력버퍼의 출력신호와 상기 입력전위검출부의 검출신호를 입력하여 상기 검출신호의 레벨에 응답된 출력구동신호를 발생하는 출력경로제어부를 구비한다.

Description

입력회로를 가지는 반도체 집적회로{Semiconductor Integrated Circuit having input circuit}
본 발명은 반도체 집적회로에 관한 것으로, 보다 상세하게는 회로 동작을 안정화시키기 위한 입력회로에 관한 것이다.
반도체 장치는 크게 신호를 입력받아 전달하는 신호 전달부와, 신호 전달부에 의해 전달된 신호를 고유의 정해진 동작에 따라 처리하는 신호 처리부로 구성되어 있다. 신호 처리부는 통상 반도체 장치의 코어회로(core circuit)라고도 하며, 코어회로에는 반도체 장치에 관한 설계 및 공정 기술이 허용하는 한 많은 소자를 집적시키고 있다. 신호 전달부는 외부로부터 전달된 신호를 반도체 장치의 내부에 있는 신호 처리부로 전달하기 위한 입력회로와, 신호 처리부로부터 전달되는 데이터를 외부로 출력하기 위한 출력회로 등이 배치된다.
반도체 장치 중에서 특히, 반도체 메모리장치의 경우 입력회로는 주로 어드레스(address) 신호나 데이터를 입력받아 내부의 메모리 코어영역(core region)으로 전달하고, 출력버퍼는 입력된 어드레스에 대응하는 데이터 신호를 외부로 출력하는 역할을 하게 된다.
따라서 외부에서 전달되는 데이터 신호 또는 어드레스 신호를 전달받아 내부로 전달하는 입력회로는 정확한 버퍼링(buffering) 동작을 하여야 하며, 이를 통해 반도체 장치는 신뢰성있는 동작을 수행하게 된다.
이와 관련하여, 도 1은 종래기술에 의한 반도체 장치의 입력회로도로서, 일반적인 반도체 메모리장치에 있어서 차동증폭기(differential amplifier) 구조로 구현된 입력회로를 도시하고 있다. 도 1의 구성은 일반적인 반도체 메모리장치인 디램(DRAM)의 예를 들어 설명하기로 한다.
도 1의 구성은, 입력신호 in과 inb를 입력받는 입력버퍼 100과, 상기 입력버퍼 100의 출력신호를 지연하는 지연회로 200과, 클럭신호 clk과 clkb를 입력받는 클럭버퍼 300과, 상기 지연회로 200의 출력과 클럭버퍼 300의 출력신호를 입력받는 스트로브&래치(strobe&latch)회로 400으로 구성된다.
도 1의 구성에서 입력버퍼 100은, 일반적으로, 입력신호 in과 inb를 차동으로 증폭하는 구조를 가지며, 반도체 메모리장치의 어드레스나 제어신호 등 외부신호를 입력하는 회로이다. 지연회로 200은 어드레스나 제어신호 등과 같은 입력신호를 클럭에 동기시키기 위한 타이밍(timing), 즉, 셋업타임(setup time)이나 홀드타임(hold time)을 맞추기 위한 지연회로이다. 클럭버퍼 300은 외부로부터 입력되는 시스템클럭신호 clk, clkb를 입력하는 회로이다. 스트로브&래치(strobe&latch)회로 400은 클럭동기(clock synchroniziation)를 위한 스트로브(strobe)회로이다.
도 1의 구성에 따른 입력회로의 특징을 살펴보면 다음과 같다. 도 1의 입력회로는, 차동신호(differential signal)를 입력으로 받는 차동형 입력버 퍼(differential input buffer)로 구현된다. 여기서 차동입력(differential input)이란 클럭 clk, clkb와 같이 위상(phase)이 반대인 신호이다. 차동입력(differential input)이 입력버퍼 100의 in, inb에 입력되면, 입력버퍼 100은 입력신호 in과 inb를 서로 비교해서 증폭하게 된다. 이러한 차동입력(differential input)의 크로싱포인트(crossing point)를 VIX라고 한다.(in과 inb가 crossing되는 point) 여기서 일반적으로 규정된 VIX의 level은 Vref level 즉, VCC/2의 값이다. 그러나 실제 시스템에서는 노이즈(Noise)등의 영향으로 VIX level이 정확히 Vref level로 들어오지 않는 경우가 발생한다. 이런 경우 즉, Vref level보다 높거나 낮은 VIX level로 들어오는 입력(input)에 대해서도 일정한 반응속도를 갖는 출력 신호가 필요하다. 왜냐하면 출력신호의 스큐(Skew)가 발생하면, 이 스큐(skew)가 내부 동작타이밍(operation timing)에 영향을 미쳐 반도체 집적회로가 안정적으로 동작하지 않기 때문이다. 그러나 실제적으로는 이에 대한 대비가 제대로 이루어지지 않았었다.
도 2는 도 1의 입력신호 in, inb의 입력전위의 변화에 따른 입력버퍼 100의 동작속도 변화를 보여주는 그래프이다. 도 2는 입력버퍼 100의 입력신호 in, inb의 입력전위의 변화에 따른 t(delay)의 변화를 보여주고 있다. 여기서 t(delay)란 입력버퍼 100에 입력신호 in, inb가 들어와서 출력신호가 출력되기까지의 시간이다. 한편으로는 입력버퍼 100의 타입(type)에 따라 t(delay)의 패턴이나 정도는 다소 달라질 수는 있을 것이다.
도 3은 도 2의 특성을 보여주는 일반적인 입력버퍼 100의 회로예를 보여주고 있다. 도 3은 일반적인 차동증폭구조를 갖는 회로이다. 도 3의 구성에서, 입력버퍼 100이 인에이블(enable)되었을 때, 인에이블신호 en=‘H’가 되고 이로인해 구동트랜지스터(sink Tr.)(32)가 on되어 입력버퍼 100이 동작하게 된다. 여기서 입력버퍼 100이 동작한다는 것은 in과 inb의 입력레벨(input level)을 비교해 증폭하여 버퍼출력신호 buf_out으로 출력한다는 뜻이다. 입력버퍼 100이 디세이블(disable)상태이면 인에이블신호 en=‘L’가 되고 구동트랜지스터(sink Tr.)(32)이 off되어 입력버퍼 100이 in과 inb를 비교하지 않고 인에이블신호 en에 연결되어 있는 PMOS트랜지스터 34, 36에 의해 버퍼출력신호 buf_out은 high로 고정된다. 이는 입력버퍼 100이 디세이블(disable)상태일때 출력노드(buf_out node)가 플로팅(floating)이 되는 것을 방지하기 위함이다.
다시 도 2로 돌아가면, 도 2에서 A영역은 VIX가 Vref level보다 높은 구간이고, B영역은 VIX가 Vref level보다 낮은 구간이다. A영역에 비해 B영역의 t(delay)가 큰 값을 가진다. 도 2에 보여지는 바와 같이, 입력신호 in, inb의 입력전위가 낮은 경우, 출력 신호의 지연이 발생하게 되어 셋업타임(setup time)과 홀드타임(Hold time)이 크게 변하게 됨에 따라 결과적으로 안정적인 동작이 이루어지지 않는다.
이와 같이, 종래에는 입력 전위의 레벨변화에 따라 발생하는 출력신호의 스큐(skew)를 보상(compensation)하는 장치가 없어서 입력 전위가 높은 경우와 낮은 경우에 입력버퍼 100의 출력신호의 스큐(skew)가 내부 타이밍(timing)에 영향을 미쳐 반도체 메모리장치 즉, 반도체 집적회로가 오동작하는 문제가 있어 왔다.
본 발명은 입력버퍼의 출력신호 스큐 발생을 최소화하여 동작을 안정화시키는 반도체 집적회로를 제공한다.
또한 본 발명은 입력신호에 전위레벨에 응답하여 출력신호의 출력타이밍을 조절하는 반도체 집적회로를 제공한다.
본 발명에 따른 반도체 집적회로는, 입력신호의 전위레벨을 검출에 응답된 검출신호를 출력하는 입력전위검출부; 상기 입력신호를 버퍼링하는 입력버퍼; 상기 입력버퍼의 출력신호와 상기 입력전위검출부의 검출신호를 입력하여 상기 검출신호의 레벨에 응답된 출력구동신호를 발생하는 출력경로제어부;를 구비함을 특징으로 한다.
상기 입력전위검출부는, 기준전압를 발생하는 기준전압발생부; 상기 입력신호의 전위레벨에 응답하여 상기 기준전압을 전송하는 입력부; 인에이블신호의 활성화에 응답하여 상기 입력부로부터 전송되는 상기 기준전압을 상기 검출신호로서 출력하는 출력제어부를 구비한다. 상기 입력부는 상기 입력신호의 전위레벨이 미리 예정된 레벨보다 낮을 시에 상기 기준전압을 전송함을 특징으로 한다. 상기 인에이블신호는 상기 입력버퍼의 인에이블신호임을 특징으로 한다.
상기 입력버퍼는, 상기 입력신호를 차동증폭하는 구조로 이루어지는 버퍼임을 특징으로 한다. 상기 입력버퍼는 상기 인에이블신호의 활성화에 응답하여 구동 됨을 특징으로 한다.
상기 출력경로제어부는 상기 입력버퍼의 출력신호와 상기 검출신호를 입력하는 제1경로제어부; 상기 입력버퍼의 출력신호와 상기 검출신호를 입력하고 입력을 지연하여 전송하는 제2경로제어부; 상기 제1경로제어부와 제2경로제어부의 출력신호를 입력하여 상기 출력구동신호를 발생하는 출력부를 구비함을 특징으로 한다. 상기 제1경로제어부는 상기 입력버퍼의 출력신호와 상기 검출신호의 활성화입력신호를 각각 입력하는 제1디코더를 포함하여 이루어진다. 상기 제2경로제어부는 상기 입력버퍼의 출력신호와 상기 검출신호의 비활성화입력신호를 각각 입력하는 제2디코더와, 상기 제2디코더의 출력신호를 지연전송하는 지연부를 포함하여 이루어진다. 상기 출력부는 상기 제1경로제어부의 출력신호와 제2경로제어부의 출력신호를 입력하여 상기 출력구동신호를 발생하는 제3디코더를 포함하여 이루어진다.
또한 본 발명에 따른 반도체 집적회로는, 입력신호의 전위레벨을 검출에 응답된 검출신호를 출력하는 입력전위검출부; 상기 입력신호를 버퍼링하는 버퍼수단과, 상기 버퍼수단의 출력신호와 상기 입력전위검출부의 검출신호를 입력하여 상기 검출신호의 레벨에 응답된 출력구동신호를 발생하는 출력경로제어부를 포함하여 구성되는 입력버퍼;를 구비함을 특징으로 한다.
상기 입력전위검출부는, 기준전압를 발생하는 기준전압발생부; 상기 입력신호의 전위레벨에 응답하여 상기 기준전압을 전송하는 입력부; 인에이블신호의 활성화에 응답하여 상기 입력부로부터 전송되는 상기 기준전압을 상기 검출신호로서 출력하는 출력제어부를 구비한다. 상기 입력부는 상기 입력신호의 전위레벨이 미리 예정된 레벨보다 낮을 시에 상기 기준전압을 전송함을 특징으로 한다. 상기 인에이블신호는 상기 입력버퍼의 인에이블신호임을 특징으로 한다.
상기 버퍼수단은, 상기 입력신호를 차동증폭하는 구조로 이루어지는 버퍼임을 특징으로 한다. 상기 버퍼수단은 상기 인에이블신호의 활성화에 응답하여 구동됨을 특징으로 한다. 상기 출력경로제어부는 상기 버퍼수단의 출력신호와 상기 검출신호를 입력하는 제1경로제어부; 상기 버퍼수단의 출력신호와 상기 검출신호를 입력하고 입력을 지연하여 전송하는 제2경로제어부; 상기 제1경로제어부와 제2경로제어부의 출력신호를 입력하여 상기 출력구동신호를 발생하는 출력부를 구비함을 특징으로 한다. 상기 제1경로제어부는 상기 버퍼수단의 출력신호와 상기 검출신호의 활성화입력신호를 각각 입력하는 제1디코더를 포함하여 이루어진다. 상기 제2경로제어부는 상기 버퍼수단의 출력신호와 상기 검출신호의 비활성화입력신호를 각각 입력하는 제2디코더와, 상기 제2디코더의 출력신호를 지연전송하는 지연부를 포함하여 이루어진다. 상기 출력부는 상기 제1경로제어부의 출력신호와 제2경로제어부의 출력신호를 입력하여 상기 출력구동신호를 발생하는 제3디코더를 포함하여 이루어진다.
따라서, 본 발명에 의하면, 입력버퍼에 입력되는 입력신호의 전위레벨이 낮게 되더라도 입력버퍼의 출력신호 스큐 발생을 최소화하여 반도체 집적회로의 동작을 안정화시킬 수 있다.
본 발명은 반도체 집적회로에서 어드레스나 또는 여러 제어신호들 그리고 데이터 등의 입력신호들에 대한 입력버퍼에 있어서, 입력신호들의 전위레벨이 낮게 입력되더라도 스큐발생을 최소화하여 전체적인 회로동작을 안정화시키는 기술을 개시한다.
본 발명에 의한 반도체 집적회로는, 입력신호의 전위레벨을 검출에 응답된 검출신호를 출력하는 입력전위검출부; 상기 입력신호를 버퍼링하는 입력버퍼; 상기 입력버퍼의 출력신호와 상기 입력전위검출부의 검출신호를 입력하여 상기 검출신호의 레벨에 응답된 출력구동신호를 발생하는 출력경로제어부;를 구비한다.
상기 구성에서 출력경로제어부는, 상기 입력버퍼 내에 함께 설계할 수도 있고, 상기 입력버퍼와 별도로 따로 설계할 수도 있다.
도 4을 참조하면, 본 발명에 따른 상기 입력전위검출부의 실시예를 보여주는 회로도이다.
도시된 바와 같이, 상기 입력전위검출부는, 기준전압 Vref_det를 발생하는 기준전압발생부(42); 입력신호 IN, INb의 전위레벨에 응답하여 상기 기준전압 Vref_det을 전송하는 입력부(44); 인에이블신호 en의 활성화에 응답하여 상기 입력부(44)로부터 전송되는 상기 기준전압 Vref_det을 검출신호 det_out으로서 출력하는 출력제어부(46)를 구비한다. 상기 입력부(44)는 상기 입력신호 IN, INb의 전위레벨이 미리 예정된 레벨(통상적으로 spec.에 규정된 레벨임)보다 낮을 시에 상기 기준전압 Vref_det을 전송한다. 상기 인에이블신호 en는 상기 입력버퍼의 인에이블신호이다. 상기 기준전압발생부(42)는 통상적인 정전압발생회로를 사용하여 간단히 구현할 수 있다. 상기 입력부(44)는, 입력신호 IN을 받는 PMOS트랜지스터 M1과, 입력신호 INb를 받는 PMOS 트랜지스터 M2로 간단히 구성할 수 있다. 상기 출력제어부(46)은, 입력버퍼 인에이블신호 en을 입력하는 NMOS트랜지스터 M0을 간단히 구성할 수 있다.
도 4의 구성에 따른 동작특성을 살펴보면 다음과 같다.
도 4에서 기준전압발생부(42)의 출력신호인 vref_det의 전압레벨은 기준전압발생(reference voltage generation회로 자체 구성 및 설계에 따라 가변적(variable)인 값이다. 출력제어부(46)를 구성하는 NMOS트랜지스터 M0의 입력신호인 en은 입력버퍼의 sink Tr.의 입력신호, 즉, 인에이블신호 en과 같은 신호이다. en은 버퍼가 인에이블(enable)상태이면 high이고 디세이블(disable)상태이면 low의 값을 가진다. 인에이블신호 en이 high이면 도 4의 회로, 즉, 입력전위검출부가 동작하고 low이면 출력제어부(46)를 구성하는 NMOS트랜지스터 M0가 off되면서 검출신호 det_out는 low level로 고정된다. 입력전위검출부가 동작하면 입력신호 IN, INb를 입력으로 받는 입력부(44)의 PMOS트랜지스터 M1,M2에 의해 IN,INb가 높은 값을 가지면 검출신호 det_out는 low가 되고 IN,INb가 낮은 값을 가지면 검출신호 det_out는 high가 된다.
도 5는 본 발명에 따른 출력경로제어부를 갖는 입력버퍼의 실시예를 보여주는 회로도이다. 도면에서 부호 100으로 표시된 부분은 통상적인 차동증폭구조의 버 퍼회로로 실시하였고, 부호 500으로 표시된 부분이 본 발명에 의한 출력경로제어부의 실시예를 보여주는 회로도이다. 도 5에서 버퍼수단 100은 전술한 도 3의 구성과 같은 회로로 실시함에 따라 동일한 부호를 부여하였다. 여기서 버퍼수단 100과 출력경로제어부 500을 모두 한꺼번에 입력버퍼로 통칭할 수도 있고, 또는 입력버퍼를 100으로 칭하고 출력경로제어부 500을 따로 칭할 수도 있을 것이다.
도 5의 구성에서, 버퍼수단 100은, 입력신호 IN, INb를 차동증폭(differential amplification)하는 구조로 이루어지는 버퍼(buffer)임을 특징으로 한다. 상기 버퍼수단 100은 인에이블신호 en의 활성화(activation)에 응답하여 구동된다.
상기 출력경로제어부(500)는, 상기 버퍼수단 100의 출력신호 buf_out와 검출신호 det_out를 입력하는 제1경로제어부(510); 상기 버퍼수단의 출력신호 buf_out와 상기 검출신호 det_outb를 입력하고 이들의 입력을 지연(delay)하여 전송하는 제2경로제어부(520)); 상기 제1경로제어부(510)와 제2경로제어부(520))의 출력신호를 입력하여 출력구동신호 drv_out를 발생하는 출력부(530)를 구비한다. 상기 제1경로제어부(510)는 상기 버퍼수단(100)의 출력신호 buf_out와 상기 검출신호 det_out의 활성화입력신호를 각각 입력하는 제1디코더(decoder)를 포함하여 이루어진다. 여기서 상기 제1디코더는, 도시된 바와 같이, 낸드게이트(NAND gate)로 실시하였다. 상기 제2경로제어부(520)는 상기 버퍼수단(100)의 출력신호 buf_out와 상기 검출신호det_out의 비활성화입력신호 det_outb를 각각 입력하는 제2디코더와, 상기 제2디코더의 출력신호를 지연전송하는 지연부를 포함하여 이루어진다. 여기서 상기 제2경로제어부(520)는 검출신호 det_outb를 입력하는 구성으로 되어 있는데, 이는 검출신호 det_outb를 별도로 공급받도록 설계할 수도 있고, 또는 검출신호 det_out을 인버터(inverter)를 거쳐 공급받도록 설계할 수도 있을 것이다. 또한 상기 제2디코더는, 도시된 바와 같이, 낸드게이트(NAND gate)로 실시하였고, 상기 지연부는 간단하게 인버터체인(inverter chain)을 실시할 수 있을 것이다. 상기 출력부(530)는 상기 제1경로제어부(510)의 출력신호와 제2경로제어부(520)의 출력신호를 입력하여 상기 출력구동신호를 발생하는 제3디코더를 포함하여 이루어진다. 여기에서 상기 제3디코더는, 도시된 바와 같이, 낸드게이트(NAND gate)로 실시하였다. 아울러서 제1경로제어부(510)를 통해서는 제1경로 path A가 형성되고, 제2경로제어부(520)를 통해서는 제2경로 path B가 형성됨이 도시된 바와 같다.
도 6A,6B는 입력신호의 전위레벨에 따른 출력구동신호 drv_out의 발생과정을 회로적으로 설명해주는 도면이다.
도 6A, 6B를 참조하면, 버퍼수단(100)이 인에이블(enable)상태이고 버퍼입력전압이 낮으면, 인에이블신호 en='H', 검출신호 det_out=‘H'가 된다. 그러면 도 5에서 제1경로인 path A로 buf_out이 drv_out으로 출력된다. 한편, 버퍼수단(100)이 인에이블(enable)상태이고 버퍼입력전압이 높으면 인에이블신호 en='H', 검출신호 det_out='L'가 된다. 그러면 도 5에서 제2경로인 path B로 buf_out이 지연부(delay)를 거쳐 drv_out으로 출력된다. 버퍼수단(100)이 디세이블(disable)상태일 때는 버퍼입력전압에 상관없이 인에이블신호 en=‘L’가 되면서 buf_out과 drv_out은 high가 된다. 도 6A, 6B를 살피면, 제1경로 및 제2경로인 A,B구간에서의 각 구동방식이 도시되어 있다. 이와 같이 상대적으로 t(delay)가 작은 경우에 buf_out에 delay를 주어 전체적인 skew를 최소화한다
이상의 본발명에 의한 실시예로써, 입력 전위가 낮은 경우에는 버퍼수단의 출력을 그대로 내보내고 버퍼입력 전위가 높은 경우에는 버퍼의 출력에 지연요소를 추가하여 입력전위에 따른 전체적인 버퍼 출력의 스큐(skew)를 최소화하여, 예컨대 디램이나 또른 다른 반도체 집적회로의 안정적인 동작이 이루어지도록 할 수 있다.
도 1은 일반적인 입력회로의 구조를 보여주는 블럭도.
도 2는 도 1의 구조에 따른 입력버퍼의 동작특성을 보여주는 그래프.
도 3은 도 1의 구조에 따른 입력버퍼의 회로도.
도 4는 본 발명에 따른 입력전위검출부의 실시예를 보여주는 회로도.
도 5는 본 발명에 따른 출력경로제어부를 갖는 입력버퍼의 실시예를 보여주는 회로도.
도 6A,6B는 입력신호의 전위레벨에 따른 출력구동신호의 발생과정을 회로적으로 설명해주는 도면.

Claims (23)

  1. 반도체 집적회로에 있어서:
    입력신호의 전위레벨을 검출에 응답된 검출신호를 출력하는 입력전위검출부;
    상기 입력신호를 버퍼링하는 입력버퍼;
    상기 입력버퍼의 출력신호와 상기 입력전위검출부의 검출신호를 입력하여 상기 검출신호의 레벨에 응답된 출력구동신호를 발생하는 출력경로제어부;를 구비함을 특징으로 하는 반도체 집적회로.
  2. 제 1 항에 있어서, 상기 입력전위검출부는,
    기준전압를 발생하는 기준전압발생부;
    상기 입력신호의 전위레벨에 응답하여 상기 기준전압을 전송하는 입력부;
    인에이블신호의 활성화에 응답하여 상기 입력부로부터 전송되는 상기 기준전압을 상기 검출신호로서 출력하는 출력제어부를 구비함을 특징으로 하는 반도체 집적회로.
  3. 제 2 항에 있어서,
    상기 입력부는 상기 입력신호의 전위레벨이 미리 예정된 레벨보다 낮을 시에 상기 기준전압을 전송함을 특징으로 하는 반도체 집적회로.
  4. 제 2 항에 있어서,
    상기 인에이블신호는 상기 입력버퍼의 인에이블신호임을 특징으로 하는 반도체 집적회로.
  5. 제 1 항에 있어서,
    상기 입력버퍼는, 상기 입력신호를 차동증폭하는 구조로 이루어지는 버퍼임을 특징으로 하는 반도체 집적회로.
  6. 제 5 항에 있어서,
    상기 입력버퍼는 상기 인에이블신호의 활성화에 응답하여 구동됨을 특징으로 하는 반도체 집적회로.
  7. 제 1 항에 있어서, 상기 출력경로제어부는,
    상기 입력버퍼의 출력신호와 상기 검출신호를 입력하는 제1경로제어부;
    상기 입력버퍼의 출력신호와 상기 검출신호를 입력하고 입력을 지연하여 전송하는 제2경로제어부;
    상기 제1경로제어부와 제2경로제어부의 출력신호를 입력하여 상기 출력구동신호를 발생하는 출력부;를 구비함을 특징으로 하는 반도체 집적회로.
  8. 제 7 항에 있어서,
    상기 제1경로제어부는 상기 입력버퍼의 출력신호와 상기 검출신호의 활성화입력신호를 각각 입력하는 제1디코더를 포함하여 이루어짐을 특징으로 하는 반도체 집적회로.
  9. 제 8 항에 있어서,
    상기 제1디코더는 낸드게이트로 구성됨을 특징으로 하는 반도체 집적회로.
  10. 제 8 항에 있어서,
    상기 제2경로제어부는 상기 입력버퍼의 출력신호와 상기 검출신호의 비활성화입력신호를 각각 입력하는 제2디코더와, 상기 제2디코더의 출력신호를 지연전송하는 지연부를 포함하여 이루어짐을 특징으로 하는 반도체 집적회로.
  11. 제 10 항에 있어서,
    상기 제2디코더는 낸드게이트로 구성됨을 특징으로 하는 반도체 집적회로.
  12. 제 10 항에 있어서,
    상기 출력부는 상기 제1경로제어부의 출력신호와 제2경로제어부의 출력신호를 입력하여 상기 출력구동신호를 발생하는 제3디코더를 포함하여 이루어짐을 특징으로 하는 반도체 집적회로.
  13. 제 12 항에 있어서,
    상기 제2디코더는 낸드게이트로 구성됨을 특징으로 하는 반도체 집적회로.
  14. 반도체 집적회로에 있어서:
    입력신호의 전위레벨을 검출에 응답된 검출신호를 출력하는 입력전위검출부;
    상기 입력신호를 버퍼링하는 버퍼수단과, 상기 버퍼수단의 출력신호와 상기 입력전위검출부의 검출신호를 입력하여 상기 검출신호의 레벨에 응답된 출력구동신호를 발생하는 출력경로제어부를 포함하여 구성되는 입력버퍼;를 구비하는 반도체 집적회로.
  15. 제 14 항에 있어서, 상기 입력전위검출부는,
    기준전압를 발생하는 기준전압발생부;
    상기 입력신호의 전위레벨에 응답하여 상기 기준전압을 전송하는 입력부;
    인에이블신호의 활성화에 응답하여 상기 입력부로부터 전송되는 상기 기준전압을 상기 검출신호로서 출력하는 출력제어부를 구비함을 특징으로 하는 반도체 집적회로.
  16. 제 15 항에 있어서,
    상기 입력부는 상기 입력신호의 전위레벨이 미리 예정된 레벨보다 낮을 시에 상기 기준전압을 전송함을 특징으로 하는 반도체 집적회로.
  17. 제 15 항에 있어서,
    상기 인에이블신호는 상기 입력버퍼의 버퍼수단의 인에이블신호임을 특징으로 하는 반도체 집적회로.
  18. 제 14 항에 있어서,
    상기 입력버퍼의 버퍼수단은, 상기 입력신호를 차동증폭하는 구조로 이루어지는 버퍼임을 특징으로 하는 반도체 집적회로.
  19. 제 18 항에 있어서,
    상기 입력버퍼의 버퍼수단은 상기 인에이블신호의 활성화에 응답하여 구동됨을 특징으로 하는 반도체 집적회로.
  20. 제 14 항에 있어서, 상기 입력버퍼의 출력경로제어부는,
    상기 버퍼수단의 출력신호와 상기 검출신호를 입력하는 제1경로제어부;
    상기 버퍼수단의 출력신호와 상기 검출신호를 입력하고 입력을 지연하여 전송하는 제2경로제어부;
    상기 제1경로제어부와 제2경로제어부의 출력신호를 입력하여 상기 출력구동신호를 발생하는 출력부;를 구비함을 특징으로 하는 반도체 집적회로.
  21. 제 20 항에 있어서,
    상기 제1경로제어부는 상기 입력버퍼의 출력신호와 상기 검출신호의 활성화입력신호를 각각 입력하는 제1디코더를 포함하여 이루어짐을 특징으로 하는 반도체 집적회로.
  22. 제 21 항에 있어서,
    상기 제2경로제어부는 상기 입력버퍼의 출력신호와 상기 검출신호의 비활성화입력신호를 각각 입력하는 제2디코더와, 상기 제2디코더의 출력신호를 지연전송하는 지연부를 포함하여 이루어짐을 특징으로 하는 반도체 집적회로.
  23. 제 22 항에 있어서,
    상기 출력부는 상기 제1경로제어부의 출력신호와 제2경로제어부의 출력신호를 입력하여 상기 출력구동신호를 발생하는 제3디코더를 포함하여 이루어짐을 특징으로 하는 반도체 집적회로.
KR1020080005898A 2008-01-18 2008-01-18 입력회로를 가지는 반도체 집적회로 KR100930408B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080005898A KR100930408B1 (ko) 2008-01-18 2008-01-18 입력회로를 가지는 반도체 집적회로
US12/136,878 US7750714B2 (en) 2008-01-18 2008-06-11 Semiconductor device having input circuit with output path control unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080005898A KR100930408B1 (ko) 2008-01-18 2008-01-18 입력회로를 가지는 반도체 집적회로

Publications (2)

Publication Number Publication Date
KR20090079725A true KR20090079725A (ko) 2009-07-22
KR100930408B1 KR100930408B1 (ko) 2009-12-08

Family

ID=40876385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080005898A KR100930408B1 (ko) 2008-01-18 2008-01-18 입력회로를 가지는 반도체 집적회로

Country Status (2)

Country Link
US (1) US7750714B2 (ko)
KR (1) KR100930408B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951658B1 (ko) * 2007-11-13 2010-04-07 주식회사 하이닉스반도체 신호 라인 제어 회로 및 그의 제어 방법
JP5566941B2 (ja) * 2011-03-31 2014-08-06 株式会社東芝 入力回路
KR20180116623A (ko) * 2017-04-17 2018-10-25 에스케이하이닉스 주식회사 동기 회로

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4121121A (en) * 1977-09-13 1978-10-17 Computer Identics Corporation Follower response control circuit
KR100261215B1 (ko) * 1997-07-29 2000-07-01 윤종용 클럭 버퍼 및 이를 포함하는 메모리 로직 복합 반도체장치
US6320406B1 (en) * 1999-10-04 2001-11-20 Texas Instruments Incorporated Methods and apparatus for a terminated fail-safe circuit
US6288577B1 (en) * 2001-03-02 2001-09-11 Pericom Semiconductor Corp. Active fail-safe detect circuit for differential receiver
KR20030078310A (ko) * 2002-03-29 2003-10-08 주식회사 하이닉스반도체 출력신호폭을 조절하기 위한 입력버퍼를 구비한 반도체 장치
US6781456B2 (en) * 2002-11-12 2004-08-24 Fairchild Semiconductor Corporation Failsafe differential amplifier circuit
KR100893593B1 (ko) * 2003-04-29 2009-04-17 주식회사 하이닉스반도체 입력 버퍼
KR100739994B1 (ko) * 2006-01-04 2007-07-16 주식회사 하이닉스반도체 반도체 소자의 입력 회로

Also Published As

Publication number Publication date
US7750714B2 (en) 2010-07-06
KR100930408B1 (ko) 2009-12-08
US20090185413A1 (en) 2009-07-23

Similar Documents

Publication Publication Date Title
US6819602B2 (en) Multimode data buffer and method for controlling propagation delay time
KR101013444B1 (ko) 듀티 사이클 보정 장치 및 이를 포함하는 반도체 집적 회로
US7512033B2 (en) Apparatus and method for controlling clock signal in semiconductor memory device
KR100930415B1 (ko) 클럭 제어 회로 및 이를 포함하는 반도체 메모리 장치
US6687169B2 (en) Semiconductor memory device for providing address access time and data access time at a high speed
KR20060123953A (ko) Ｄｌｌ 회로의 듀티 사이클 보정회로
US7411839B2 (en) Data input circuit of semiconductor memory device and data input method thereof
JP2000040364A (ja) 同期式半導体メモリ装置及びその基準信号発生回路
KR20170098539A (ko) 데이터 정렬 장치
KR100863032B1 (ko) 데이터 버스 센스 앰프 회로
KR100930408B1 (ko) 입력회로를 가지는 반도체 집적회로
US20040051559A1 (en) Input buffer circuit with constant response speed of output inversion
US20150102838A1 (en) Semiconductor device and method for detecting state of input signal of semiconductor device
JP2016012204A (ja) 半導体装置
KR101018690B1 (ko) 반도체 장치
US7557632B2 (en) Internal clock generator and method of generating internal clock
KR100930407B1 (ko) 입력회로를 가지는 반도체 집적회로
KR100930406B1 (ko) 입력회로를 가지는 반도체 집적회로
KR100838367B1 (ko) 이단 입력버퍼를 구비하는 반도체메모리소자
KR100907928B1 (ko) 반도체 메모리 장치
KR100373348B1 (ko) 디디알에스디램의 데이터 입력 장치
KR100721187B1 (ko) 레지스터 지연 동기 루프의 버퍼 회로
US7349290B2 (en) Semiconductor memory device
KR20030042492A (ko) 클럭 튜닝 기능을 갖는 클럭 버퍼 회로
KR20070108699A (ko) 리프레쉬 진입 신호를 리프레쉬 커맨드 신호에 동기화시키는 리프레쉬 커맨드 디코더 회로 및 리프레쉬 진입방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee