KR100930406B1 - 입력회로를 가지는 반도체 집적회로 - Google Patents

입력회로를 가지는 반도체 집적회로 Download PDF

Info

Publication number
KR100930406B1
KR100930406B1 KR1020080005896A KR20080005896A KR100930406B1 KR 100930406 B1 KR100930406 B1 KR 100930406B1 KR 1020080005896 A KR1020080005896 A KR 1020080005896A KR 20080005896 A KR20080005896 A KR 20080005896A KR 100930406 B1 KR100930406 B1 KR 100930406B1
Authority
KR
South Korea
Prior art keywords
input
signal
buffer
detection signal
response
Prior art date
Application number
KR1020080005896A
Other languages
English (en)
Other versions
KR20090079723A (ko
Inventor
김미혜
이재진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080005896A priority Critical patent/KR100930406B1/ko
Priority to US12/138,554 priority patent/US7821304B2/en
Publication of KR20090079723A publication Critical patent/KR20090079723A/ko
Application granted granted Critical
Publication of KR100930406B1 publication Critical patent/KR100930406B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 입력버퍼의 동작을 안정화시키는 반도체 집적회로를 개시한다. 본 발명의 반도체 집적회로는, 입력신호의 전위레벨을 검출하여 검출신호를 출력하는 입력전위검출부; 제1전류싱크부를 통한 차동증폭동작을 수행하여 상기 입력신호를 버퍼링하는 입력버퍼; 상기 입력전위검출부의 검출신호를 입력하고 상기 검출신호의 레벨에 응답하여 상기 입력버퍼의 구동동작을 수행하는 제2전류싱크부;를 구비한다.

Description

입력회로를 가지는 반도체 집적회로{Semiconductor Integrated Circuit having input circuit}
본 발명은 반도체 집적회로에 관한 것으로, 보다 상세하게는 회로 동작을 안정화시키기 위한 입력회로에 관한 것이다.
반도체 장치는 크게 신호를 입력받아 전달하는 신호 전달부와, 신호 전달부에 의해 전달된 신호를 고유의 정해진 동작에 따라 처리하는 신호 처리부로 구성되어 있다. 신호 처리부는 통상 반도체 장치의 코어회로(core circuit)라고도 하며, 코어회로에는 반도체 장치에 관한 설계 및 공정 기술이 허용하는 한 많은 소자를 집적시키고 있다. 신호 전달부는 외부로부터 전달된 신호를 반도체 장치의 내부에 있는 신호 처리부로 전달하기 위한 입력회로와, 신호 처리부로부터 전달되는 데이터를 외부로 출력하기 위한 출력회로 등이 배치된다.
반도체 장치 중에서 특히, 반도체 메모리장치의 경우 입력회로는 주로 어드레스(address) 신호나 데이터를 입력받아 내부의 메모리 코어영역(core region)으로 전달하고, 출력버퍼는 입력된 어드레스에 대응하는 데이터 신호를 외부로 출력하는 역할을 하게 된다.
따라서 외부에서 전달되는 데이터 신호 또는 어드레스 신호를 전달받아 내부로 전달하는 입력회로는 정확한 버퍼링(buffering) 동작을 하여야 하며, 이를 통해 반도체 장치는 신뢰성있는 동작을 수행하게 된다.
이와 관련하여, 도 1은 종래기술에 의한 반도체 장치의 입력회로도로서, 일반적인 반도체 메모리장치에 있어서 차동증폭기(differential amplifier) 구조로 구현된 입력회로를 도시하고 있다. 도 1의 구성은 일반적인 반도체 메모리장치인 디램(DRAM)의 예를 들어 설명하기로 한다.
도 1의 구성은, 입력신호 in과 inb를 입력받는 입력버퍼 100과, 상기 입력버퍼 100의 출력신호를 지연하는 지연회로 200과, 클럭신호 clk과 clkb를 입력받는 클럭버퍼 300과, 상기 지연회로 200의 출력과 클럭버퍼 300의 출력신호를 입력받는 스트로브&래치(strobe&latch)회로 400으로 구성된다.
도 1의 구성에서 입력버퍼 100은, 일반적으로, 입력신호 in과 inb를 차동으로 증폭하는 구조를 가지며, 반도체 메모리장치의 어드레스나 제어신호 등 외부신호를 입력하는 회로이다. 지연회로 200은 어드레스나 제어신호 등과 같은 입력신호를 클럭에 동기시키기 위한 타이밍(timing), 즉, 셋업타임(setup time)이나 홀드타임(hold time)을 맞추기 위한 지연회로이다. 클럭버퍼 300은 외부로부터 입력되는 시스템클럭신호 clk, clkb를 입력하는 회로이다. 스트로브&래치(strobe&latch)회로 400은 클럭동기(clock synchroniziation)를 위한 스트로브(strobe)회로이다.
도 1의 구성에 따른 입력회로의 특징을 살펴보면 다음과 같다. 도 1의 입력회로는, 차동신호(differential signal)를 입력으로 받는 차동형 입력버 퍼(differential input buffer)로 구현된다. 여기서 차동입력(differential input)이란 클럭 clk, clkb와 같이 위상(phase)이 반대인 신호이다. 차동입력(differential input)이 입력버퍼 100의 in, inb에 입력되면, 입력버퍼 100은 입력신호 in과 inb를 서로 비교해서 증폭하게 된다. 이러한 차동입력(differential input)의 크로싱포인트(crossing point)를 VIX라고 한다.(in과 inb가 crossing되는 point) 여기서 일반적으로 규정된 VIX의 level은 Vref level 즉, VCC/2의 값이다. 그러나 실제 시스템에서는 노이즈(Noise)등의 영향으로 VIX level이 정확히 Vref level로 들어오지 않는 경우가 발생한다. 이런 경우 즉, Vref level보다 높거나 낮은 VIX level로 들어오는 입력(input)에 대해서도 일정한 반응속도를 갖는 출력 신호가 필요하다. 특히 입력전위가 낮은 경우 출력신호의 지연이 발생하게 되거 셋업타임(setup time)과 홀드타임(hold time)이 크게 변하게 되어 안정적인 동작이 이루어지지 않게 된다.
도 2는 도 1의 입력신호 in, inb의 입력전위의 변화에 따른 입력버퍼 100의 동작속도 변화를 보여주는 그래프이다. 도 2는 입력버퍼 100의 입력신호 in, inb의 입력전위의 변화에 따른 t(delay)의 변화를 보여주고 있다. 여기서 t(delay)란 입력버퍼 100에 입력신호 in, inb가 들어와서 출력신호가 출력되기까지의 시간이다. 한편으로는 입력버퍼 100의 타입(type)에 따라 t(delay)의 패턴이나 정도는 다소 달라질 수는 있을 것이다.
도 3은 도 2의 특성을 보여주는 일반적인 입력버퍼 100의 회로예를 보여주고 있다. 도 3은 일반적인 차동증폭구조를 갖는 회로이다. 도 3의 구성에서, 입력버퍼 100이 인에이블(enable)되었을 때, 인에이블신호 en=‘H’가 되고 이로인해 구동트랜지스터(sink Tr.)(32)가 on되어 입력버퍼 100이 동작하게 된다. 여기서 입력버퍼 100이 동작한다는 것은 in과 inb의 입력레벨(input level)을 비교해 증폭하여 버퍼출력신호 buf_out으로 출력한다는 뜻이다. 입력버퍼 100이 디세이블(disable)상태이면 인에이블신호 en=‘L’가 되고 구동트랜지스터(sink Tr.)(32)이 off되어 입력버퍼 100이 in과 inb를 비교하지 않고 인에이블신호 en에 연결되어 있는 PMOS트랜지스터 34, 36에 의해 버퍼출력신호 buf_out은 high로 고정된다. 이는 입력버퍼 100이 디세이블(disable)상태일때 출력노드(buf_out node)가 플로팅(floating)이 되는 것을 방지하기 위함이다.
다시 도 2로 돌아가면, 도 2에서 A영역은 VIX가 Vref level보다 높은 구간이고, B영역은 VIX가 Vref level보다 낮은 구간이다. A영역에 비해 B영역의 t(delay)가 큰 값을 가진다. 도 2에 보여지는 바와 같이, 입력신호 in, inb의 입력전위가 낮은 경우, 출력 신호의 지연이 발생하게 되어 셋업타임(setup time)과 홀드타임(Hold time)이 크게 변하게 됨에 따라 결과적으로 안정적인 동작이 이루어지지 않는다.
이와 같이, 종래에는 입력버퍼의 입력전압이 낮아지면 도 3의 NMOS트랜지스터 N0, N1의 Vgs(gate-source간 전압차)가 문턱전압 Vth보다 낮아져, NMOS트랜지스터 N0, N1이 off되는 구간이 생겨서 입력버퍼가 정상적으로 동작하지 못하게 된다. 이러한 영향으로부터 반도체 메모리장치 즉, 반도체 집적회로가 오동작하는 문제가 발생할 수 있게 된다.
본 발명은 입력버퍼의 입력신호의 전위레벨 변동의 영향을 최소화하여 동작을 안정화시키는 반도체 집적회로를 제공한다.
또한 본 발명은 입력신호에 전위레벨에 응답하여 입력버퍼의 구동능력을 크게 제어하여 동작의 안정성을 확보하는 반도체 집적회로를 제공한다.
본 발명에 따른 반도체 집적회로는, 입력신호의 전위레벨을 검출하여 검출신호를 출력하는 입력전위검출부; 제1전류싱크부를 통한 차동증폭동작을 수행하여 상기 입력신호를 버퍼링하는 입력버퍼; 상기 입력전위검출부의 검출신호를 입력하고 상기 검출신호의 레벨에 응답하여 상기 입력버퍼의 보조 차동증폭동작을 수행하는 제2전류싱크부;를 구비함을 특징으로 한다.
상기 입력전위검출부는, 기준전압를 발생하는 기준전압발생부; 상기 입력신호의 전위레벨에 응답하여 상기 기준전압을 전송하는 입력부; 인에이블신호의 활성화에 응답하여 상기 입력부로부터 전송되는 상기 기준전압을 상기 검출신호로서 출력하는 출력제어부를 구비한다. 상기 입력부는 상기 입력신호의 전위레벨이 미리 예정된 레벨보다 낮을 시에 상기 기준전압을 전송함을 특징으로 한다. 상기 인에이블신호는 상기 입력버퍼의 인에이블신호임을 특징으로 한다.
상기 입력버퍼는, 상기 입력신호를 상기 제1전류싱크부를 통해 차동증폭하는 구조로 이루어지는 버퍼임을 특징으로 한다. 상기 입력버퍼는 상기 인에이블신호의 활성화에 응답하여 구동됨을 특징으로 한다.
상기 제2전류싱크부는 입력버퍼의 구동노드에 연결되고 상기 검출신호의 입력에 응답하여 상기 입력버퍼의 보조 차동증폭을 구동하는 저입력전위구동트랜지스터를 구비함을 특징으로 한다. 상기 저입력전위구동트랜지스터는 상기 검출신호의 활성화입력에 응답하여 구동되는 엔모스트랜지스터로 이루어진다.
또한 본 발명에 따른 반도체 집적회로는, 입력신호의 전위레벨을 검출하여 검출신호를 출력하는 입력전위검출부; 제1전류싱크부를 통한 차동증폭동작을 수행하여 상기 입력신호를 버퍼링하는 버퍼수단과, 상기 입력전위검출부의 검출신호를 입력하고 상기 검출신호의 레벨에 응답하여 상기 버퍼수단의 보조 차동증폭동작을 수행하는 제2전류싱크부;를 구비함을 특징으로 한다.
상기 입력전위검출부는, 기준전압를 발생하는 기준전압발생부; 상기 입력신호의 전위레벨에 응답하여 상기 기준전압을 전송하는 입력부; 인에이블신호의 활성화에 응답하여 상기 입력부로부터 전송되는 상기 기준전압을 상기 검출신호로서 출력하는 출력제어부를 구비한다. 상기 입력부는 상기 입력신호의 전위레벨이 미리 예정된 레벨보다 낮을 시에 상기 기준전압을 전송함을 특징으로 한다. 상기 인에이블신호는 상기 입력버퍼의 인에이블신호임을 특징으로 한다.
상기 입력버퍼의 버퍼수단은, 상기 입력신호를 상기 제1전류싱크부를 통해 차동증폭하는 구조로 이루어지는 버퍼임을 특징으로 한다. 상기 버퍼수단은 상기 인에이블신호의 활성화에 응답하여 구동됨을 특징으로 한다.
상기 입력버퍼의 제2전류싱크부는 입력버퍼의 구동노드에 연결되고 상기 검 출신호의 입력에 응답하여 상기 입력버퍼의 보조 차동증폭을 구동하는 저입력전위구동트랜지스터를 구비함을 특징으로 한다. 상기 저입력전위구동트랜지스터는 상기 검출신호의 활성화입력에 응답하여 구동되는 엔모스트랜지스터로 이루어진다.
또한 본 발명에 따른 반도체 집적회로는, 입력신호의 전위레벨을 검출하여 검출신호를 출력하는 입력전위검출부; 전류싱크트랜지스터를 통한 차동증폭동작을 수행하여 상기 입력신호를 버퍼링하는 입력버퍼; 및 상기 입력전위검출부의 검출신호를 입력하고 상기 검출신호의 레벨에 응답하여 상기 버퍼수단의 전류싱크트랜지스터를 제어하는 먹스;를 구비한다.
상기 입력전위검출부는, 기준전압를 발생하는 기준전압발생부; 상기 입력신호의 전위레벨에 응답하여 상기 기준전압을 전송하는 입력부; 인에이블신호의 활성화에 응답하여 상기 입력부로부터 전송되는 상기 기준전압을 상기 검출신호로서 출력하는 출력제어부를 구비한다.
상기 입력버퍼는, 상기 입력신호를 상기 전류싱크트랜지스터를 통해 차동증폭하는 구조로 이루어지는 버퍼임을 특징으로 한다.
상기 먹스는, 상기 검출신호를 공급하는 제어부; 상기 검출신호와 인에이블신호의 입력에 응답하여 출력라인에 전원전압을 공급하는 제1전압공급부; 상기 검출신호의 입력에 응답하여 상기 출력라인에 상기 전원전압보다 높은 승압전압을 공급하는 제2전압공급부를 포함하여 이루어짐을 특징으로 한다. 상기 승압전압은 펌핑전압 VPP임을 특징으로 한다.
또한 본 발명에 의한 반도체 집적회로는, 입력신호의 전위레벨을 검출하여 검출신호를 출력하는 입력전위검출부; 및 전류싱크트랜지스터를 통한 차동증폭동작을 수행하여 상기 입력신호를 버퍼링하는 버퍼수단과, 상기 입력전위검출부의 검출신호를 입력하고 상기 검출신호의 레벨에 응답하여 상기 버퍼수단의 전류싱크트랜지스터를 제어하는 먹스를 포함하는 입력버퍼;를 구비함을 특징으로 한다.
상기 입력전위검출부는, 기준전압를 발생하는 기준전압발생부; 상기 입력신호의 전위레벨에 응답하여 상기 기준전압을 전송하는 입력부; 인에이블신호의 활성화에 응답하여 상기 입력부로부터 전송되는 상기 기준전압을 상기 검출신호로서 출력하는 출력제어부를 구비함을 특징으로 한다.
상기 버퍼수단은, 상기 입력신호를 상기 전류싱크트랜지스터를 통해 차동증폭하는 구조로 이루어지는 버퍼임을 특징으로 한다.
상기 먹스는, 상기 검출신호를 공급하는 제어부; 상기 검출신호와 인에이블신호의 입력에 응답하여 출력라인에 전원전압을 공급하는 제1전압공급부; 상기 검출신호의 입력에 응답하여 상기 출력라인에 상기 전원전압보다 높은 승압전압을 공급하는 제2전압공급부를 포함하여 이루어짐을 특징으로 한다. 상기 승압전압은 펌핑전압 VPP임을 특징으로 하는 반도체 집적회로.
따라서, 본 발명에 의하면, 입력버퍼에 입력되는 입력신호의 전위레벨이 낮게 되더라도 상기 입력버퍼의 구동을 보조적 차동증폭을 통해 강하게 함에 의해, 입력신호의 전위레벨 변동의 영향을 최소화하여 반도체 집적회로의 동작을 안정화시킬 수 있다.
본 발명은 반도체 집적회로에서 어드레스나 또는 여러 제어신호들 그리고 데이터 등의 입력신호들에 대한 입력버퍼에 있어서, 입력신호들의 전위레벨이 높은 경우에는 전류소모를 적게 하고, 상기 입력신호들의 전위레벨이 낮은 경우에도 안정적인 동작이 이루어지도록 하여 전체적인 회로동작을 안정화시키는 기술을 개시한다.
본 발명에 의한 반도체 집적회로는, 입력신호의 전위레벨을 검출하여 검출신호를 출력하는 입력전위검출부; 입력신호의 전위레벨을 검출에 응답된 검출신호를 출력하는 입력전위검출부; 제1전류싱크부를 통한 차동증폭동작을 수행하여 상기 입력신호를 버퍼링하는 버퍼수단과, 상기 버퍼수단의 입력신호와 상기 입력전위검출부의 검출신호를 입력하고 상기 검출신호의 레벨에 응답하여 차동증폭동작을 수행하는 제2전류싱크부를 포함하는 입력버퍼;를 구비한다.
상기 구성에서 제2전류싱크부는, 상기 입력버퍼 내에 함께 설계할 수도 있고, 상기 입력버퍼와 별도로 따로 설계할 수도 있다.
도 4을 참조하면, 본 발명에 따른 상기 입력전위검출부의 실시예를 보여주는 회로도이다.
도시된 바와 같이, 상기 입력전위검출부는, 기준전압 Vref_det를 발생하는 기준전압발생부(42); 입력신호 IN, INb의 전위레벨에 응답하여 상기 기준전압 Vref_det을 전송하는 입력부(44); 인에이블신호 en의 활성화에 응답하여 상기 입력부(44)로부터 전송되는 상기 기준전압 Vref_det을 검출신호 out_det로서 출력하는 출력제어부(46)를 구비한다. 상기 입력부(44)는 상기 입력신호 IN, INb의 전위레벨이 미리 예정된 레벨(통상적으로 spec.에 규정된 레벨임)보다 낮을 시에 상기 기준전압 Vref_det을 전송한다. 상기 인에이블신호 en는 상기 입력버퍼의 인에이블신호이다. 상기 기준전압발생부(42)는 통상적인 정전압발생회로를 사용하여 간단히 구현할 수 있다. 상기 입력부(44)는, 입력신호 IN을 받는 PMOS트랜지스터 M1과, 입력신호 INb를 받는 PMOS 트랜지스터 M2로 간단히 구성할 수 있다. 상기 출력제어부(46)은, 입력버퍼 인에이블신호 en을 입력하는 NMOS트랜지스터 M0을 간단히 구성할 수 있다.
도 4의 구성에 따른 동작특성을 살펴보면 다음과 같다.
도 4에서 기준전압발생부(42)의 출력신호인 vref_det의 전압레벨은 기준전압발생(reference voltage generation회로 자체 구성 및 설계에 따라 가변적(variable)인 값이다. 출력제어부(46)를 구성하는 NMOS트랜지스터 M0의 입력신호인 en은 입력버퍼의 sink Tr.의 입력신호, 즉, 인에이블신호 en과 같은 신호이다. en은 버퍼가 인에이블(enable)상태이면 high이고 디세이블(disable)상태이면 low의 값을 가진다. 인에이블신호 en이 high이면 도 4의 회로, 즉, 입력전위검출부가 동작하고 low이면 출력제어부(46)를 구성하는 NMOS트랜지스터 M0가 off되면서 검출신호 out_det는 low level로 고정된다. 입력전위검출부가 동작하면 입력신호 IN, INb 를 입력으로 받는 입력부(44)의 PMOS트랜지스터 M1,M2에 의해 IN,INb가 높은 값을 가지면 검출신호 out_det는 low가 되고 IN,INb가 낮은 값을 가지면 검출신호 out_det는 high가 된다.
도 5는 본 발명에 따른 제2전류싱크부를 갖는 입력버퍼의 실시예를 보여주는 회로도이다. 도면에서 부호 100으로 표시된 부분은 통상적인 차동증폭구조의 버퍼회로로 실시하였고, 부호 500으로 표시된 부분이 본 발명에 의한 제2전류싱크부의 실시예를 보여주는 회로도이다. 도 5에서 버퍼수단 100은 전술한 도 3의 구성과 같은 회로로 실시함에 따라 동일한 부호를 부여하였다. 여기서 버퍼수단 100과 제2전류싱크부 500을 모두 한꺼번에 입력버퍼로 통칭할 수도 있고, 또는 입력버퍼를 100으로 칭하고 제2전류싱크부 500을 따로 칭할 수도 있을 것이다.
도 5의 구성에서, 버퍼수단 100은, 입력신호 IN, INb를 차동증폭(differential amplification)하는 구조로 이루어지는 버퍼(buffer)임을 특징으로 한다. 상기 버퍼수단 100은 인에이블신호 en의 활성화(activation)에 응답하여 구동된다.
상기 제2전류싱크부(500)는, 상기 버퍼수단(100)의 구동노드 node에 연결되고 상기 검출신호 out_det의 입력에 응답하여 상기 버퍼수단(100)의 보조 차동증폭을 구동하는 저입력전위구동트랜지스터 sink B를 구비한다. 상기 저입력전위구동트랜지스터 sink B는 상기 검출신호 out_det의 활성화입력에 응답하여 구동되는 엔모스(NMOS)트랜지스터로 이루어진다.
도 5를 참조하면, 전류싱크(current sink)가 sinkA와 sinkB가 있다. sinkA의 입력은 종래의 회로와 같이 인에이블신호 en이고 sinkB의 입력 전압은 도 4의 입력전위검출부의 출력인 out_det이다. 일반적으로 트랜지스터(transistor)에 흐르는 전류는 트랜지스터의 폭(width)에 비례하고, 버퍼(buffer)의 속도(speed)는 전류에 비례한다. 즉, sink Tr.의 폭(width)이 커지면 버퍼(buffer)의 속도(speed)가 증가한다. 예를 들어 sinkA의 폭(width)은 5이고 sinkB의 폭(width)은 10으로 설계된 것으로 가정할 시에, 버퍼수단(100)이 인에이블(enable)상태이고 버퍼수단(100)의 입력전압 IN, INb가 기준전압보다 큰 값으로 들어오면 en=‘H’, out_det=‘L’ -> sinkA=on, sinkB=off 가 되고 I(sink)만큼의 전류가 흐른다. 한편, 버퍼수단(100)의 입력전압 IN, INb가 기준전압보다 작은 값으로 들어오면 en=‘H’, out_det=‘H’ -> sinkA=on, sinkB=on 이 되고 I(sink)의 세배 만큼의 전류가 흐른다. 이렇게 되면 전자의 경우보다 버퍼수단(100)의 속도(speed)가 빨라지고, t(delay)가 줄어들게 된다. 이를 다시 정리하면 " out_det='H' -> current 증가 -> buffer speed 증가 -> t(delay) 감소 " 순으로 동작하면서 버퍼수단(100)의 입력전압이 감소하면서 증가하는 지연(delay)을 줄여준다. 버퍼수단(100)이 디세이블(disable)인 경우에는 en, out_det 모두 low가 되고 en이 게이트입력으로 들어가는 PMOS트랜지스터들 on되어 버퍼수단(100)의 출력 buf_out이 플로팅(floating)되는 것을 방지한다. 즉, 버퍼수단(100)이 디세이블(disable)일 때 출력 buf_out의 레벨(level)을 high로 고정시켜 플로팅(floating)되는 것을 방지한다.
도 6은 본 발명에 따른 입력버퍼의 제2실시예를 보여주는 회로도이다. 그 구성은, 전류싱크트랜지스터(600)를 통한 차동증폭동작을 수행하여 상기 입력신호를 버퍼링하는 버퍼수단(100)과, 입력전위검출부의 검출신호 out_det와 인에이블신호 en을 입력하고 상기 검출신호 out_det의 레벨에 응답하여 상기 버퍼수단(100)의 전류싱크트랜지스터(600)를 제어하는 먹스(Mux, 700)으로 구성된다.
도 7은 도 6의 Mux의 일 실시예로서의 상세회로도이다. 그 구성은, 상기 검출신호 out_det를 공급하는 제어부(710); 상기 검출신호 out_det와 인에이블신호 en의 입력에 응답하여 출력라인 mux_out에 전원전압 VCC을 공급하는 제1전압공급부(720); 상기 검출신호 out_det의 입력에 응답하여 상기 출력라인 mux_out에 상기 전원전압 VCC보다 높은 승압전압을 공급하는 제2전압공급부(730)를 포함하여 이루어진다. 상기 승압전압은 펌핑전압 VPP로 실시되었다.
도 6 및 도 7의 구성상에 따른 본 발명에 의한 제2실시예의 동작 특성을 살펴보면 다음과 같다. 전술한 본 발명에 의한 제1실시예를 도시하고 있는 도 5의 회로적 특징이 sink Tr.의 폭(width)을 변화시켜 전류(current)를 제어(control)하는 방식이었다면, 도 6 및 도 7에 도시된 본 발명에 의한 제2 실시예는, sink Tr.의 입력 전압을 변화시켜 전류(current)를 제어(control)하는 방식이다. 일반적으로 트랜지스터(transistor)의 전류(current)는 트랜지스터의 게이트 입력전압의 제곱에 비례한다. 잘 알려진 바와 같이 먹스(MUX)는 선택(select)신호를 이용해 여러개의 입력중 한개를 출력으로 내보내는 회로이다. 도 6 및 도 7을 참조시, 버퍼수단(100)이 인에이블(enable)되고 버퍼수단(100)의 입력전압이 높으면 en=‘H’, out_det=‘L’가되고 mux_out은 전원전압 VCC level이 된다. 그리고 버퍼수단(100)이 인에이블(enable)되고 버퍼수단(100)의 입력전압이 낮으면 en=‘H’, out_det= ‘H’가 되고 mux_out은 승압전압 VPP level이 된다. 승압전압 VPP(즉, 펌핑전압)는 전원전압 VCC보다 높은 전압이다. 한편, 버퍼수단(100)이 디세이블(disable)상태이면, en=‘L’, out_det=‘L’가되고 mux_out은 gnd(접지, ground) level이 된다. 예를 들어 도 6에서 VCC=1.5V이고 VPP=1.7V, gnd=0V이면 버퍼수단(100)의 입력전압이 높은 경우의 current는 {k*(1.5V-VTH)}의 제곱이고, 버퍼입력전압이 낮은 경우의 current는 {k*(1.7V-VTH)}의 제곱이 된다. 여기서 k는 트랜지스터 특성에 따른 상수이고 VTH는 문턱전압(threshold voltage)이다. 이와 같이 sink Tr.의 게이트 입력 전압을 버퍼수단(100)의 입력전압에 따라 변화시켜 스큐(skew)를 제어가능하게 되어, 회로의 동작안정화를 가져온다.
이상의 본발명에 의한 실시예로써, 입력 전위가 낮은 경우에는 보조 차동증폭동작을 수행하는 제2전류싱크부(500)를 on시키거나, 또는 VPP를 이용하여 전류싱크트랜지스터를 구동함에 의해, 버퍼수단이 안정적으로 동작하게 하고, 입력버퍼의 출력안정화를 가능하게 하여, 예컨대 디램이나 또른 다른 반도체 집적회로의 안정적인 동작이 이루어지도록 할 수 있다.
도 1은 일반적인 입력회로의 구조를 보여주는 블럭도.
도 2는 도 1의 구조에 따른 입력버퍼의 동작특성을 보여주는 그래프.
도 3은 도 1의 구조에 따른 입력버퍼의 회로도.
도 4는 본 발명에 따른 입력전위검출부의 실시예를 보여주는 회로도.
도 5는 본 발명에 따른 입력버퍼의 제1실시예를 보여주는 회로도.
도 6은 본 발명에 따른 입력버퍼의 제2실시예를 보여주는 회로도.
도 7은 도 6의 Mux의 상세회로도.

Claims (24)

  1. 반도체 집적회로에 있어서:
    입력신호의 전위레벨을 검출하여 검출신호를 출력하는 입력전위검출부;
    제1전류싱크부를 통한 차동증폭동작을 수행하여 상기 입력신호를 버퍼링하는 입력버퍼; 및
    상기 입력전위검출부의 검출신호를 입력하고 상기 검출신호의 레벨에 응답하여 상기 입력버퍼의 보조 차동증폭동작을 수행하는 제2전류싱크부;를 구비함을 특징으로 하는 반도체 집적회로.
  2. 제 1 항에 있어서, 상기 입력전위검출부는,
    기준전압를 발생하는 기준전압발생부;
    상기 입력신호의 전위레벨에 응답하여 상기 기준전압을 전송하는 입력부;
    인에이블신호의 활성화에 응답하여 상기 입력부로부터 전송되는 상기 기준전압을 상기 검출신호로서 출력하는 출력제어부를 구비함을 특징으로 하는 반도체 집적회로.
  3. 제 2 항에 있어서,
    상기 입력부는 상기 입력신호의 전위레벨이 미리 예정된 레벨보다 낮을 시에 상기 기준전압을 전송함을 특징으로 하는 반도체 집적회로.
  4. 제 2 항에 있어서,
    상기 인에이블신호는 상기 입력버퍼의 인에이블신호임을 특징으로 하는 반도체 집적회로.
  5. 제 1 항에 있어서,
    상기 입력버퍼는, 상기 입력신호를 상기 제1전류싱크부를 통해 차동증폭하는 구조로 이루어지는 버퍼임을 특징으로 하는 반도체 집적회로.
  6. 제 5 항에 있어서,
    상기 입력버퍼는 인에이블신호의 활성화에 응답하여 구동됨을 특징으로 하는 반도체 집적회로.
  7. 제 1 항에 있어서, 상기 제2전류싱크부는,
    상기 입력버퍼의 구동노드에 연결되고 상기 검출신호의 입력에 응답하여 상기 입력버퍼의 보조 차동증폭을 구동하는 저입력전위구동트랜지스터를 구비함을 특징으로 하는 반도체 집적회로.
  8. 제 7 항에 있어서,
    상기 저입력전위구동트랜지스터는 상기 검출신호의 활성화입력에 응답하여 구동되는 엔모스트랜지스터로 이루어짐을 특징으로 하는 반도체 집적회로.
  9. 반도체 집적회로에 있어서,
    입력신호의 전위레벨을 검출하여 검출신호를 출력하는 입력전위검출부; 및
    제1전류싱크부를 통한 차동증폭동작을 수행하여 상기 입력신호를 버퍼링하는 버퍼수단과, 상기 입력전위검출부의 검출신호를 입력하고 상기 검출신호의 레벨에 응답하여 상기 버퍼수단의 보조 차동증폭동작을 수행하는 제2전류싱크부;를 구비함을 특징으로 하는 반도체 집적회로.
  10. 제 9 항에 있어서,
    상기 입력전위검출부는,
    기준전압를 발생하는 기준전압발생부;
    상기 입력신호의 전위레벨에 응답하여 상기 기준전압을 전송하는 입력부;
    인에이블신호의 활성화에 응답하여 상기 입력부로부터 전송되는 상기 기준전압을 상기 검출신호로서 출력하는 출력제어부를 구비함을 특징으로 하는 반도체 집적회로.
  11. 제 10 항에 있어서,
    상기 입력부는 상기 입력신호의 전위레벨이 미리 예정된 레벨보다 낮을 시에 상기 기준전압을 전송함을 특징으로 하는 반도체 집적회로.
  12. 제 9 항에 있어서,
    상기 버퍼수단은, 상기 입력신호를 상기 제1전류싱크부를 통해 차동증폭하는 구조로 이루어지는 버퍼임을 특징으로 하는 반도체 집적회로.
  13. 제 12 항에 있어서,
    상기 제2전류싱크부는 상기 버퍼수단의 구동노드에 연결되고 상기 검출신호의 입력에 응답하여 상기 버퍼수단의 보조 차동증폭을 구동하는 저입력전위구동트랜지스터를 구비함을 특징으로 하는 반도체 집적회로.
  14. 제 13 항에 있어서,
    상기 저입력전위구동트랜지스터는 상기 검출신호의 활성화입력에 응답하여 구동되는 엔모스트랜지스터로 이루어짐을 특징으로 하는 반도체 집적회로.
  15. 반도체 집적회로에 있어서,
    입력신호의 전위레벨을 검출하여 검출신호를 출력하는 입력전위검출부;
    전류싱크트랜지스터를 통한 차동증폭동작을 수행하여 상기 입력신호를 버퍼링하는 입력버퍼; 및
    상기 입력전위검출부의 검출신호를 입력하고 상기 검출신호의 레벨에 응답하여 상기 입력버퍼의 전류싱크트랜지스터를 제어하는 먹스;를 구비함을 특징으로 하는 반도체 집적회로.
  16. 제 15 항에 있어서, 상기 입력전위검출부는,
    기준전압를 발생하는 기준전압발생부;
    상기 입력신호의 전위레벨에 응답하여 상기 기준전압을 전송하는 입력부;
    인에이블신호의 활성화에 응답하여 상기 입력부로부터 전송되는 상기 기준전압을 상기 검출신호로서 출력하는 출력제어부를 구비함을 특징으로 하는 반도체 집적회로.
  17. 제 15 항에 있어서,
    상기 입력버퍼는, 상기 입력신호를 상기 전류싱크트랜지스터를 통해 차동증폭하는 구조로 이루어지는 버퍼임을 특징으로 하는 반도체 집적회로.
  18. 제 17 항에 있어서, 상기 먹스는,
    상기 검출신호를 공급하는 제어부;
    상기 검출신호와 인에이블신호의 입력에 응답하여 출력라인에 전원전압을 공급하는 제1전압공급부;
    상기 검출신호의 입력에 응답하여 상기 출력라인에 상기 전원전압보다 높은 승압전압을 공급하는 제2전압공급부를 포함하여 이루어짐을 특징으로 하는 반도체 집적회로.
  19. 제 18 항에 있어서,
    상기 승압전압은 펌핑전압 VPP임을 특징으로 하는 반도체 집적회로.
  20. 반도체 집적회로에 있어서,
    입력신호의 전위레벨을 검출하여 검출신호를 출력하는 입력전위검출부; 및
    전류싱크트랜지스터를 통한 차동증폭동작을 수행하여 상기 입력신호를 버퍼링하는 버퍼수단과, 상기 입력전위검출부의 검출신호를 입력하고 상기 검출신호의 레벨에 응답하여 상기 버퍼수단의 전류싱크트랜지스터를 제어하는 먹스를 포함하는 입력버퍼;를 구비함을 특징으로 하는 반도체 집적회로.
  21. 제 20 항에 있어서, 상기 입력전위검출부는,
    기준전압를 발생하는 기준전압발생부;
    상기 입력신호의 전위레벨에 응답하여 상기 기준전압을 전송하는 입력부;
    인에이블신호의 활성화에 응답하여 상기 입력부로부터 전송되는 상기 기준전압을 상기 검출신호로서 출력하는 출력제어부를 구비함을 특징으로 하는 반도체 집적회로.
  22. 제 20 항에 있어서,
    상기 버퍼수단은, 상기 입력신호를 상기 전류싱크트랜지스터를 통해 차동증폭하는 구조로 이루어지는 버퍼임을 특징으로 하는 반도체 집적회로.
  23. 제 20 항에 있어서, 상기 먹스는,
    상기 검출신호를 공급하는 제어부;
    상기 검출신호와 인에이블신호의 입력에 응답하여 출력라인에 전원전압을 공급하는 제1전압공급부;
    상기 검출신호의 입력에 응답하여 상기 출력라인에 상기 전원전압보다 높은 승압전압을 공급하는 제2전압공급부를 포함하여 이루어짐을 특징으로 하는 반도체 집적회로.
  24. 제 23 항에 있어서,
    상기 승압전압은 펌핑전압 VPP임을 특징으로 하는 반도체 집적회로.
KR1020080005896A 2008-01-18 2008-01-18 입력회로를 가지는 반도체 집적회로 KR100930406B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080005896A KR100930406B1 (ko) 2008-01-18 2008-01-18 입력회로를 가지는 반도체 집적회로
US12/138,554 US7821304B2 (en) 2008-01-18 2008-06-13 Semiconductor device having input circuit minimizing influence of variations in input signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080005896A KR100930406B1 (ko) 2008-01-18 2008-01-18 입력회로를 가지는 반도체 집적회로

Publications (2)

Publication Number Publication Date
KR20090079723A KR20090079723A (ko) 2009-07-22
KR100930406B1 true KR100930406B1 (ko) 2009-12-08

Family

ID=40875987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080005896A KR100930406B1 (ko) 2008-01-18 2008-01-18 입력회로를 가지는 반도체 집적회로

Country Status (2)

Country Link
US (1) US7821304B2 (ko)
KR (1) KR100930406B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100930407B1 (ko) * 2008-01-18 2009-12-08 주식회사 하이닉스반도체 입력회로를 가지는 반도체 집적회로
US8816723B1 (en) * 2013-02-28 2014-08-26 Kabushiki Kaisha Toshiba Buffer circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100416621B1 (ko) * 2001-07-16 2004-02-05 삼성전자주식회사 데이터 신호를 재생하는 데이터 리시버 및 데이터리시버에서 데이터 신호들을 검출하는 방법
KR20060023386A (ko) * 2004-09-09 2006-03-14 삼성전자주식회사 낮은 공통모드 싱글 엔디드 차동 입력신호를 사용하는감지증폭기
KR100656471B1 (ko) * 2006-02-10 2006-12-11 주식회사 하이닉스반도체 입력 버퍼
KR100718044B1 (ko) * 2006-05-26 2007-05-14 주식회사 하이닉스반도체 반도체 장치의 입력회로

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0801846B1 (en) * 1995-10-06 2001-12-05 Koninklijke Philips Electronics N.V. A high-speed/high-slew-rate tri-modal all bipolar buffer/switch and method thereof
KR100190763B1 (ko) * 1995-12-29 1999-06-01 김영환 차동 증폭기
KR100370233B1 (ko) * 1999-05-19 2003-01-29 삼성전자 주식회사 입력버퍼 회로
KR100930407B1 (ko) * 2008-01-18 2009-12-08 주식회사 하이닉스반도체 입력회로를 가지는 반도체 집적회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100416621B1 (ko) * 2001-07-16 2004-02-05 삼성전자주식회사 데이터 신호를 재생하는 데이터 리시버 및 데이터리시버에서 데이터 신호들을 검출하는 방법
KR20060023386A (ko) * 2004-09-09 2006-03-14 삼성전자주식회사 낮은 공통모드 싱글 엔디드 차동 입력신호를 사용하는감지증폭기
KR100656471B1 (ko) * 2006-02-10 2006-12-11 주식회사 하이닉스반도체 입력 버퍼
KR100718044B1 (ko) * 2006-05-26 2007-05-14 주식회사 하이닉스반도체 반도체 장치의 입력회로

Also Published As

Publication number Publication date
US20090184757A1 (en) 2009-07-23
US7821304B2 (en) 2010-10-26
KR20090079723A (ko) 2009-07-22

Similar Documents

Publication Publication Date Title
KR100386085B1 (ko) 고전압 발생회로
KR100190763B1 (ko) 차동 증폭기
KR100673900B1 (ko) 반도체 소자의 데이터 입력 버퍼
KR100930406B1 (ko) 입력회로를 가지는 반도체 집적회로
KR100500928B1 (ko) 스위칭포인트 감지회로 및 그를 이용한 반도체 장치
JP2000306385A (ja) 半導体メモリ装置の相補型差動入力バッファ
KR100616501B1 (ko) 리시버
KR20150080998A (ko) 셀프 바이어스 버퍼 회로 및 이를 포함하는 메모리 장치
KR100930408B1 (ko) 입력회로를 가지는 반도체 집적회로
KR100930407B1 (ko) 입력회로를 가지는 반도체 집적회로
JP2006146868A (ja) 半導体装置用の内部電圧発生器
KR102486764B1 (ko) 차동 증폭기 회로 및 그를 포함하는 반도체 메모리 장치
JP5727211B2 (ja) 半導体装置
KR101018690B1 (ko) 반도체 장치
US6545531B1 (en) Power voltage driver circuit for low power operation mode
KR20160115484A (ko) 전원 구동 회로 및 이를 포함하는 반도체 장치
KR20090027106A (ko) 내부 전압 생성 회로
KR100772711B1 (ko) 내부전원 생성장치
US20020113627A1 (en) Input buffer circuit capable of suppressing fluctuation in output signal and reducing power consumption
KR100554840B1 (ko) 파워 업 신호 발생 회로
KR100863019B1 (ko) 반도체 집적 회로의 내부 전압 생성 장치
KR100771547B1 (ko) 반도체 장치
US7864616B2 (en) Bulk voltage detector
KR100390904B1 (ko) 내부 전원 전압 발생회로
KR100857435B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee