CN117155309A - 一种自偏置时间误差放大器的设计方法 - Google Patents
一种自偏置时间误差放大器的设计方法 Download PDFInfo
- Publication number
- CN117155309A CN117155309A CN202311120652.4A CN202311120652A CN117155309A CN 117155309 A CN117155309 A CN 117155309A CN 202311120652 A CN202311120652 A CN 202311120652A CN 117155309 A CN117155309 A CN 117155309A
- Authority
- CN
- China
- Prior art keywords
- time
- latch
- error amplifier
- time error
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000013461 design Methods 0.000 title abstract description 9
- 238000011084 recovery Methods 0.000 claims abstract description 14
- 230000003247 decreasing effect Effects 0.000 claims abstract description 8
- 238000012545 processing Methods 0.000 claims description 7
- 238000004364 calculation method Methods 0.000 claims description 6
- 230000003321 amplification Effects 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 14
- 230000000630 rising effect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
本申请公开了一种自偏置时间误差放大器的设计方法，涉及半导体集成电路芯片设计领域。具体实现方案为：输入相对时间误差信号，基于SR锁存器亚稳态特性的时间误差放大器，对相对时间误差信号进行放大处理，并计算SR锁存器输出电压差A(t)；利用A(t)和输入的初始时差△TSR，求解恢复时间t，并计算出SR锁存器的输出端口SO/RO恢复稳态的时间差△TOUT；通过给SR锁存器中两个输入R和S中的一个增加时间偏移TOFF，定量控制时间误差放大器的传播特性，同时增加电容负载C和降低晶体管跨导gm的数值，提高时间放大器的增益AT，得到自偏置时间放大器电路。本申请通过将SR锁存器的输出信号反馈到输入的方法，从而提高锁存器的线性度，进而提高时间误差放大器的整体线性度。
Description
技术领域
本申请涉及半导体集成电路芯片设计领域，尤其涉及一种自偏置时间误差放大器的设计方法。
背景技术
时间误差放大器定义是指将两路电信号的时间间隔/误差放大的电路。时间放大器主要应用场景如下：
1)宇宙探测领域：对于宇宙探测，光信号来回时间很短，需要时间放大器将这个时间间隔放大后才可以进行信号处理。
2)数据传输领域：当用两个电信号上升沿间隔代表多比特信息时，经过高增益、高线性度的时间放大器放大后可提取高精度的有效信息。
3)锁相环(PLL)领域：参考时钟和反馈时钟的相位有偏差，经过时间放大器放大后，通过锁相环负反馈环路特性，使得两个时钟相位相同(实际偏差接近于0)，最终实现输出稳定的振荡频率。
由于研究同步信号(coincidence)和亚稳态(metastability)的需要，时间误差放大器第一次被提出来[1]。时间误差放大器利用了非常接近几乎同步的两个输入信号边沿S和R，从而产生可变延迟的SR锁存器电路，图1(a)给出了SR锁存器电路的示意图。SR锁存器的输出端口SO/RO产生的初始电压A(0)正比于输入的初始时间差，最终的输出电压差A(t)正比与A(0)。
目前时间误差放大器的高增益和宽线性范围无法同时实现，不太适合线性范围比较宽的时间数字转换器电路中。
发明内容
基于此，本申请为解决如何提高平衡SR锁存器实现的时间误差放大器的线性度的问题，提供了一种自偏置时间误差放大器的设计方法。
本申请提供了一种自偏置时间误差放大器的设计方法，包括：
输入相对时间误差信号，基于SR锁存器亚稳态特性的时间误差放大器，对所述相对时间误差信号进行放大处理，并计算SR锁存器输出电压差A(t)；
利用SR锁存器输出电压差A(t)和输入的初始时差△TSR，求解SR锁存器的时间误差放大器的恢复时间t，并计算出SR锁存器的输出端口SO/RO恢复稳态的时间差△TOUT；
通过给SR锁存器中两个输入R和S中的一个增加时间偏移TOFF，定量控制时间误差放大器的传播特性，增加电容负载C和降低晶体管跨导gm的数值，提高时间放大器的增益AT，得到自偏置时间放大器电路。
包括，
基于SR锁存器亚稳态特性的时间误差放大器利用SR锁存器亚稳态效应，实现对输入相对时间误差信号进行放大处理。
所述SR锁存器输出电压差A(t)的计算包括，
A(t)＝A(0)×et/τ＝(α×△TSR)×et/τ (1)
A(0)＝α×△TSR
其中，A(0)表示SR锁存器输出的初始电压，△TSR表示SR锁存器输入的初始时差，α表示比例因子，t表示恢复时间，τ表示恢复时间常数，C表示与非门的输出电容，gm表示与非门的跨导。
包括，
SR锁存器输出电压差A(t)的计算公式得：
t＝τ×[ln(A(t))-ln(α×△TSR)] (2)
设定SR锁存器的输出电压的电压阈值为VTH，当SR锁存器的输出电压差值达到VTH时，A(t)＝VTH，SR锁存器的输出端口SO/RO恢复稳态的时间差△TOUT与SR锁存器输入的初始时差△TSR的关系式为：
△TOUT＝τ×[ln(VTH)-ln(α×△TSR)] (3)
其中，VTH表示SR锁存器的输出电压的电压阈值。
通过给SR锁存器中两个输入R和S中的一个增加时间偏移TOFF，定量控制时间误差放大器的传播特性具体包括，
通过给SR锁存器中两个输入R和S中的一个增加时间偏移TOFF，SR锁存器的延迟特性被左移或者右移TOFF，通过偶对称对数函数构建时间误差放大器传播函数；
△TOUT＝τ×[ln(A(t))-ln(α×|△TSR|)] (4)
当SR锁存器的延迟特性被左移TOFF时，得到的时间误差放大器传播函数为：
△TOUT_L＝τ×[ln(A(t))-ln(α×|△TSR+TOFF|)] (5)
其中，ΔTOUT_L表示SR锁存器的延迟特性被左移TOFF时的时间差；
当SR锁存器的延迟特性被右移TOFF时，得到的时间误差放大器传播函数为：
△TOUT_R＝τ×[ln(A(t))-ln(α×|ΔTSR-TOFF|)] (6)
其中，ΔTOUT_R表示SR锁存器的延迟特性被右移TOFF时的时间差。
设定输出时间TOUT表达式为：
TOUT＝ΔTOUT_R-ΔTOUT_L (7)
将公式(5)和(6)代入表达式(7)并进行化简处理，得到结果如下：
TOUT＝τ×[ln(|ΔTSR+TOFF|-ln(|ΔTSR-TOFF|)]。 (8)
当-TOFF<TOUT<TOFF时，时间误差放大器TA的两个输入信号的时间误差为0，即零点附近的分段函数可以作为线性化处理；
通过对TOUT关于ΔTSR求导数得到如下表达式：
增加电容负载C和降低晶体管跨导gm的数值，提高时间放大器的增益AT的具体操作包括，
将代入表达式(9)到时间误差放大器的小信号增益AT表达式：
基于公式(10)，通过SR锁存器的输出信号反馈到输入，采用电阻R来实现反馈功能，得到时间误差放大器的小信号增益AT表达式：
有益效果：本申请通过将SR锁存器的输出信号反馈到输入的方法，从而提高锁存器的线性度，进而提高时间误差放大器的整体线性度。
应当理解，本部分所描述的内容并非旨在标识本申请的实施例的关键或重要特征，也不用于限制本申请的范围。本申请的其它特征将通过以下的说明书而变得容易理解。
附图说明
附图用于更好地理解本方案，不构成对本申请的限定。其中：
图1(a)是根据本申请提供的SR锁存器电路的示意图；
图1(b)是根据本申请提供的基于SR锁存器亚稳态特性的时间误差放大器波形图；
图2(a)是根据本申请提供的输入信号S和R的时间差与输出电压SO/RO恢复稳定时间成反相关示意图；
图2(b)是根据本申请提供的基于SR锁存器亚稳态特性的时间误差放大器恢复过程图；
图3(a)是根据本申请提供的当S和R两个输入信号之间的时间差变短，SR锁存器需要更长的时间t以实现从亚稳态的状态中恢复出来的示意图；
图3(b)是根据本申请提供的时间误差放大器的恢复时间t和输入信号S与R的时间差ΔTSR的关系式示意图；
图4(a)是根据本申请提供的SR锁存器的延迟特性被左移或者右移TOFF电路原理图；
图4(b)是根据本申请提供的两个相对时间偏移左移TOFF和右移TOFF的时间误差放大器传播函数示意图；
图5(a)是根据本申请提供的通过误差放大器特性曲线的左移取反与右移得到两条增加时间偏移TOFF的误差放大器的输出传播函数示意图；
图5(b)是根据本申请提供的时间误差放大器输入时间差与输出之间的函数关系图；
图6(a)是根据本申请提供的采用不平衡SR锁存器示意图；
图6(b)是根据本申请提供的采用平衡SR锁存器示意图；
图7(a)是根据本申请提供的通过SR锁存器的输出信号反馈到输入的示意图；
图7(b)是根据本申请提供的反馈通过采用电阻R来实现的电路原理图；
图7(c)是根据本申请提供的自偏置时间放大器电路。
具体实施方式
以下结合附图对本申请的示范性实施例做出说明，其中包括本申请实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本申请的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。
本申请提供了一种自偏置时间误差放大器的设计方法，包括：
S1：输入相对时间误差信号，基于SR锁存器亚稳态特性的时间误差放大器，对所述相对时间误差信号进行放大处理，并计算SR锁存器输出电压差A(t)。需要说明的是：
包括，
基于SR锁存器亚稳态特性的时间误差放大器利用SR锁存器亚稳态效应，实现对输入相对时间误差信号进行放大处理。
基于SR锁存器亚稳态特性的时间误差放大器：这个结构主要是利用SR锁存器亚稳态效应，实现对输入相对时间误差信号进行放大处理，如图1(b)所示。对于SR锁存器，当两个输入信号S和R的上升沿间隔很小时，SR锁存器将进入亚稳态阶段，其输出电压SO/RO会需要经过一定时间恢复稳定。当输入信号S和R的时间差越小的时候，输出电压SO/RO恢复稳定时间反而就越大，如图2(a)所示。SR锁存器的两个输出端口SO/RO接异或门XOR电路，只有当两个输出SO/RO的差值增加到足够异或单元判断的时候，Y端口输出高电平1，否则输出低电平0。
当两个输入端口S和R都达到高电平时，SR锁存器输出的初始电压A(0)与输入的初始时差ΔTSR成正比，最终输出为1或0，如图2(b)所示。
所述SR锁存器输出电压差A(t)的计算包括，
A(t)＝A(0)×et/τ＝(α×△TSR)×et/τ (1)
A(0)＝α×△TSR
其中，A(0)表示SR锁存器输出的初始电压，△TSR表示SR锁存器输入的初始时差，α表示比例因子，t表示恢复时间，τ表示恢复时间常数，C表示与非门的输出电容，gm表示与非门的跨导。
SR锁存器输出电压差A(t)的计算公式得：
t＝τ×[ln(A(t))-ln(α×△TSR)] (2)
设定SR锁存器的输出电压的电压阈值为VTH，当SR锁存器的输出电压差值达到VTH时，A(t)＝VTH，SR锁存器的输出端口SO/RO恢复稳态的时间差ΔTOUT与SR锁存器输入的初始时差△TSR的关系式为：
△TOUT＝τ×[ln(VTH)-ln(α×△TSR)] (3)
其中，VTH表示SR锁存器的输出电压的电压阈值。
当SR锁存器的输出电压差值(VSO-VRO)达到阈值电压VTH，则异或门XOR输入信号达到判决差异的临界，并输出高电平1，表示SR触发器完成了从亚稳态恢复出来；当S和R两个输入信号之间的时间差△TSR变短，则SR锁存器需要更长的时间t以实现从亚稳态的状态中恢复出来，如图3(a)所示。时间误差放大器的恢复时间t和输入信号S与R的时间差△TSR的关系式，如图3(b)所示。
S2：利用SR锁存器输出电压差A(t)和输入的初始时差△TSR，求解SR锁存器的时间误差放大器的恢复时间t，并计算出SR锁存器的输出端口SO/RO恢复稳态的时间差△TOUT。需要说明的是：
通过给SR锁存器中两个输入R和S中的一个增加时间偏移TOFF，定量控制时间误差放大器的传播特性具体包括，
通过给SR锁存器中两个输入R和S中的一个增加可控的时间偏移TOFF，这样SR锁存器的延迟特性被左移或者右移TOFF，从而可以定量控制时间误差放大器的传播特性，电路原理图如图4(a)所示。两个相对时间偏移的时间误差放大器传播函数:一个左移TOFF，另一个右移TOFF，传播函数原理图如图4(b)所示。
通过给SR锁存器中两个输入R和S中的一个增加时间偏移TOFF，SR锁存器的延迟特性被左移或者右移TOFF，通过偶对称对数函数构建时间误差放大器传播函数；
△TOUT＝τ×[ln(A(t))-ln(α×|△TSR|)]。 (4)
S3：通过给SR锁存器中两个输入R和S中的一个增加时间偏移TOFF，定量控制时间误差放大器的传播特性，增加电容负载C和降低晶体管跨导gm的数值，提高时间放大器的增益AT，得到自偏置时间放大器电路。需要说明的是：
当SR锁存器的延迟特性被左移TOFF时，得到的时间误差放大器传播函数为：
△TOUT_L＝τ×[ln(A(t))-ln(α×|△TSR+TOFF|)] (5)
其中，ΔTOUT_L表示SR锁存器的延迟特性被左移TOFF时的时间差；
当SR锁存器的延迟特性被右移TOFF时，得到的时间误差放大器传播函数为：
△TOUT_R＝τ×[ln(A(t))-ln(α×|△TSR-TOFF|)] (6)
其中，ΔTOUT_R表示SR锁存器的延迟特性被右移TOFF时的时间差。
类比差分运算放大器,可以得到在时间误差放大器的两个输入信号A和B时间误差为0，即零点附近的分段线性函数特性，方法如下：通过测量输出信号AO和BO的时间差，即通过左移与右移的两条特性曲线相减得到误差放大器的输出传播函数，如图5(a)(b)所示。
设定输出时间TOUT表达式为：
TOUT＝△TOUT_R-△TOUT_L (7)
将公式(5)和(6)代入表达式(7)并进行化简处理，得到结果如下：
TOUT＝τ×[ln(|ΔTSR+TOFF|-ln(|ΔTSR-TOFF|)]。 (8)
根据时间误差放大器线性化要求，如果△TSR满足条件0<TOUT<TOFF，那么表达式(8)中的绝对值可以去掉。如图5(b)所示，整个特征曲线是非线性的，但是当-TOFF<TOUT<TOFF的时候，时间误差放大器TA的两个输入信号A和B时间误差为0，即零点附近的分段函数可以作为线性化处理。
当-TOFF<TOUT<TOFF时，时间误差放大器TA的两个输入信号的时间误差为0，即零点附近的分段函数可以作为线性化处理；
通过对TOUT关于ΔTSR求导数得到如下表达式：
增加电容负载C和降低晶体管跨导gm的数值，提高时间放大器的增益AT的具体操作包括，
将代入表达式(9)到时间误差放大器的小信号增益AT表达式：
通过类比CMOS电压放大器，在时间放大器中TOFF对应电压放大器中控制增益和范围的过驱动电压。实现TOFF的传统方法主要有两种：1)采用不平衡SR锁存器，其中NAND与非门采用N1和N2两种尺寸，实现产生等效TOFF，如图6(a)所示；2)采用平衡SR锁存器，即NAND与非门采用N一种尺寸，TOFF由两个反相器独立产生，如图6(b)所示。
采用不平衡SR锁存器实现的时间误差放大器电路(如图6(a)所示)，NAND与非门中N1和N2其中之一的NMOS管尺寸大于或者小于正常尺寸的30％左右。对于这种方法，在0.18微米工艺下，增益可以实现10，但是输入线性范围只有±6ps。这种时间误差放大器，通过器件的偏差或者失配来控制增益和线性范围存在诸多问题。首先，线性范围比较窄，不太适合应用于时间数字转换器(TDC)中，因为时间数字转换器要求的线性范围必须大于一个延迟单元，通常在几十个皮秒的量级，比如常见的20ps；其次，非常小的时间偏移TOFF不仅使得线性范围很窄，同时导致时间放大器电路对工艺-电压-温度(PVT)的变化和输入信号的上升时间非常敏感，不利于电路性能的可靠稳定；第三，根据公式(10)，时间放大器的增益AT与TOFF成反比例关系，因此高增益和宽线性范围无法通过这种方法同时实现。因此这种时间放大器不太适合线性范围比较宽的应用场景，比如数字锁相环(ADPLL)中的时间数字转换器(TDC)的冗余时间差(Residue time)的放大。
采用平衡SR锁存器实现的时间误差放大器电路(如图6(b)所示)，该时间误差放大器的增益为20，线性范围±40ps，对于传统的20ps时间延迟单元组成的时间数字转换器来说充分满足需求。SR锁存器的实现采用N一种尺寸的NAND与非门，时间偏移则是通过反相器来实现，如图6(b)所示。由于延迟单元TDelay和时间偏移TOFF都由反相器实现，这样可以很容易获得满足工艺-电压-温度(PVT)的变化的线性范围。被设计成大约80ps，这个比延迟单元(20ps)要大很多，从而得到更好的线性度。通过设计将时间偏移远大于延迟单元，使得在时间放大器增益曲线的峰值部分的工作情况得以避免。在增益曲线的峰值部分，时间不确定性起到了主导作用。尽管时间误差放大器的输入时间误差比较大，但是SR锁存器的输入时间差非常小，S、R端口的信号几乎同时到达，同时在SR锁存器的输出端口SO/RO产生小的电压误差信号。这个小的电压信号降低了恢复过程(regeneration process)中的信噪比，所以时间误差放大器有用的工作范围局限于输入时间误差小于时间偏移TOFF的范围内。
采用平衡SR锁存器实现的时间误差放大器电路通过增大时间偏移TOFF实现比较宽的线性范围，同时增加电容负载C和降低晶体管跨导gm的数值，从而来提高NAND与非门中C/gm的比值，进而同时实现时间放大器的高增益，如表达式(10)所示。虽然这种方法似乎既可以实现高增益同时得到宽线性范围，但是芯片测试结果差分非线性DNL为±0.8LSB，积分非线性INL为±3LSB，说明基于平衡SR锁存器实现的时间误差放大器的线性度非常差。
为了提高平衡SR锁存器实现的时间误差放大器的线性度，本申请通过将SR锁存器的输出信号反馈到输入的方法，从而提高锁存器的线性度，进而提高时间误差放大器的整体线性度，如SR锁存器的输出信号图7(a)所示。在实际的实现过程中，采用电阻R来实现反馈功能，如图7(b)所示；这样得到的自偏置时间放大器电路如图7(c)所示。
基于公式(10)，通过SR锁存器的输出信号反馈到输入，采用电阻R来实现反馈功能，得到时间误差放大器的小信号增益AT表达式：
本申请提出的自偏置时间放大器，本质上实现了闭环状态下的放大器，还可以提高总增益的稳定性、增加增益的线性范围，减少输出信号的失真，增加带宽等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何在本发明揭露的技术范围内的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (8)
1.一种自偏置时间误差放大器的设计方法，其特征在于，包括：
输入相对时间误差信号，基于SR锁存器亚稳态特性的时间误差放大器，对所述相对时间误差信号进行放大处理，并计算SR锁存器输出电压差A(t)；
利用SR锁存器输出电压差A(t)和输入的初始时差△TSR，求解SR锁存器的时间误差放大器的恢复时间t，并计算出SR锁存器的输出端口SO/RO恢复稳态的时间差△TOUT；
通过给SR锁存器中两个输入R和S中的一个增加时间偏移TOFF，定量控制时间误差放大器的传播特性，同时增加电容负载C和降低晶体管跨导gm的数值，提高时间放大器的增益AT，得到自偏置时间放大器电路。
2.根据权利要求1所述的一种自偏置时间误差放大器的设计方法，其特征在于：包括，
基于SR锁存器亚稳态特性的时间误差放大器利用SR锁存器亚稳态效应，实现对输入相对时间误差信号进行放大处理。
3.根据权利要求1所述的一种自偏置时间误差放大器的设计方法，其特征在于：所述SR锁存器输出电压差A(t)的计算包括，
A(t)＝A(0)×et/τ＝(α×△TSR)×et/τ (1)
A(0)＝α×△TSR
其中，A(0)表示SR锁存器输出的初始电压，△TSR表示SR锁存器输入的初始时差，α表示比例因子，t表示恢复时间，τ表示恢复时间常数，C表示与非门的输出电容，gm表示与非门的跨导。
4.根据权利要求3所述的一种自偏置时间误差放大器的设计方法，其特征在于：包括，
SR锁存器输出电压差A(t)的计算公式得：
t＝τ×[ln(A(t))-ln(α×△TSR)] (2)
设定SR锁存器的输出电压的电压阈值为VTH，当SR锁存器的输出电压差值达到VTH时，A(t)＝VTH，SR锁存器的输出端口SO/RO恢复稳态的时间差△TOUT与SR锁存器输入的初始时差ΔTSR的关系式为：
△TOUT＝τ×[ln(VTH)-ln(α×△TSR)] (3)
其中，VTH表示SR锁存器的输出电压的电压阈值。
5.根据权利要求4所述的一种自偏置时间误差放大器的设计方法，其特征在于：通过给SR锁存器中两个输入R和S中的一个增加时间偏移TOFF，定量控制时间误差放大器的传播特性具体包括，
通过给SR锁存器中两个输入R和S中的一个增加时间偏移TOFF，SR锁存器的延迟特性被左移或者右移TOFF，通过偶对称对数函数构建时间误差放大器传播函数；
△TOUT＝τ×[ln(A(t))-ln(α×|△TSR|)] (4)
当SR锁存器的延迟特性被左移TOFF时，得到的时间误差放大器传播函数为：
△TOUT_L＝τ×[ln(A(t))-ln(α×|△TSR+TOFF|)] (5)
其中，ΔTOUT_L表示SR锁存器的延迟特性被左移TOFF时的时间差；
当SR锁存器的延迟特性被右移TOFF时，得到的时间误差放大器传播函数为：
△TOUT_R＝τ×[ln(A(t))-ln(α×|△TSR-TOFF|)] (6)
其中，ΔTOUT_R表示SR锁存器的延迟特性被右移TOFF时的时间差。
6.根据权利要求5所述的一种自偏置时间误差放大器的设计方法，其特征在于：设定输出时间TOUT表达式为：
TOUT＝△TOUT_R-△TOUT_L (7)
将公式(5)和(6)代入表达式(7)并进行化简处理，得到结果如下：
TOUT＝τ×[ln(|△TSR+TOFF|-ln(|△TSR-TOFF|)]。 (8)
7.根据权利要求6所述的一种自偏置时间误差放大器的设计方法，其特征在于：当-TOFF<TOUT<TOFF时，时间误差放大器TA的两个输入信号的时间误差为0，即零点附近的分段函数可以作为线性化处理；
通过对TOUT关于△TSR求导数得到如下表达式：
8.根据权利要求7所述的一种自偏置时间误差放大器的设计方法，其特征在于：增加电容负载C和降低晶体管跨导gm的数值，提高时间放大器的增益AT的具体操作包括，
将代入表达式(9)到时间误差放大器的小信号增益AT表达式：
基于公式(10)，通过SR锁存器的输出信号反馈到输入，采用电阻R来实现反馈功能，得到时间误差放大器的小信号增益AT表达式：
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311120652.4A CN117155309A (zh) | 2023-09-01 | 2023-09-01 | 一种自偏置时间误差放大器的设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311120652.4A CN117155309A (zh) | 2023-09-01 | 2023-09-01 | 一种自偏置时间误差放大器的设计方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117155309A true CN117155309A (zh) | 2023-12-01 |
Family
ID=88907554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311120652.4A Pending CN117155309A (zh) | 2023-09-01 | 2023-09-01 | 一种自偏置时间误差放大器的设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117155309A (zh) |
-
2023
- 2023-09-01 CN CN202311120652.4A patent/CN117155309A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6084452A (en) | Clock duty cycle control technique | |
| Savoj et al. | A 10-Gb/s CMOS clock and data recovery circuit with a half-rate linear phase detector | |
| EP3134973B1 (en) | Circuit for generating accurate clock phase dignals for a high-speed serializer/deserializere | |
| KR100759783B1 (ko) | 차동 증폭기, 차동 증폭 방법 및 이를 이용한 위상 고정루프 및 지연 동기 루프 | |
| Ragab et al. | Digital background calibration for pipelined ADCs based on comparator decision time quantization | |
| US8324949B2 (en) | Adaptive quadrature correction for quadrature clock path deskew | |
| KR100771887B1 (ko) | 듀티 검출기 및 이를 구비하는 듀티 검출/보정 회로 | |
| JP2007318457A (ja) | コンパレータ並びにａ／ｄ変換器 | |
| US11768516B2 (en) | Systems and methods for multi-phase clock generation | |
| Chae et al. | A quadrature clock corrector for DRAM interfaces, with a duty-cycle and quadrature phase detector based on a relaxation oscillator | |
| JP4160503B2 (ja) | 差動リング発振器段 | |
| Maxim | Notice of Violation of IEEE Publication Principles: A 0.16-2.55-GHz CMOS active clock deskewing PLL using analog phase interpolation | |
| CN114696800A (zh) | 用于时钟偏斜校准的电子电路和方法 | |
| US7863958B2 (en) | High speed clock signal duty cycle adjustment | |
| US11057039B1 (en) | Clock divider with quadrature error correction | |
| Ziabakhsh et al. | An all-digital high-resolution programmable time-difference amplifier based on time latch | |
| US9971378B1 (en) | Method and device for high-speed sub-picosecond linear clock phase detection | |
| US20060203947A1 (en) | Method and apparatus for detecting linear phase error | |
| CN117155309A (zh) | 一种自偏置时间误差放大器的设计方法 | |
| US9698808B1 (en) | Phase measurement and correction circuitry | |
| Joshi et al. | An odd phase CDR with phase interpolator trimming | |
| US20060210005A1 (en) | Method and apparatus for detecting linear phase error | |
| Min et al. | A 1.62/2.7 Gbps clock and data recovery with pattern based frequency detector for DisplayPort | |
| CN111600607B (zh) | 一种宽带低功耗比较器电路 | |
| US20060208782A1 (en) | Track and hold circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |