CN111007537B - 一种卫星信号模拟器的时间同步系统、方法和卫星信号模拟器 - Google Patents

一种卫星信号模拟器的时间同步系统、方法和卫星信号模拟器 Download PDF

Info

Publication number
CN111007537B
CN111007537B CN202010014690.1A CN202010014690A CN111007537B CN 111007537 B CN111007537 B CN 111007537B CN 202010014690 A CN202010014690 A CN 202010014690A CN 111007537 B CN111007537 B CN 111007537B
Authority
CN
China
Prior art keywords
clock
signal
satellite
crystal oscillator
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010014690.1A
Other languages
English (en)
Other versions
CN111007537A (zh
Inventor
陈小毛
刘纯斐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guilin University of Electronic Technology
Original Assignee
Guilin University of Electronic Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guilin University of Electronic Technology filed Critical Guilin University of Electronic Technology
Publication of CN111007537A publication Critical patent/CN111007537A/zh
Application granted granted Critical
Publication of CN111007537B publication Critical patent/CN111007537B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
    • G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
    • G01S19/13—Receivers
    • G01S19/14—Receivers specially adapted for specific applications
    • G—PHYSICS
    • G04—HOROLOGY
    • G04R—RADIO-CONTROLLED TIME-PIECES
    • G04R20/00—Setting the time according to the time information carried or implied by the radio signal
    • G04R20/02—Setting the time according to the time information carried or implied by the radio signal the radio signal being sent by a satellite, e.g. GPS

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Position Fixing By Use Of Radio Waves (AREA)

Abstract

本申请适用于卫星导航领域，提供了一种卫星信号模拟器的时间同步系统、方法和卫星信号模拟器。所述方法包括以下步骤：通过卫星信号接收机接收真实的卫星信号，产生秒脉冲信号，并传输至卫星信号模拟器的FPGA模块；FPGA模块使用时钟信号对秒脉冲信号进行粗计数得出本地晶振产生的时钟相对卫星时钟的粗略时间间隔差；FPGA模块根据粗略时间间隔差，通过构建进位链进行进位链细计数，计算出时钟上升沿和秒脉冲上升沿之间的精确差值，从而得到本地时钟和卫星时钟的精确时间间隔；FPGA模块根据精确时间间隔通过晶振驯服的方式修正本地晶振的频率，使本地晶振产生优化的时钟信号。本申请达到和真实秒脉冲信号同步，加强了卫星信号模拟器和真实卫星的相关性。

Description

一种卫星信号模拟器的时间同步系统、方法和卫星信号模 拟器
技术领域
本申请属于卫星导航领域，尤其涉及一种卫星信号模拟器的时间同步系统、方法和卫星信号模拟器。
背景技术
时间是七个基本物理常量之一，是目前可以实现超高精度测量的物理量之一，所以时间同步技术是卫星导航领域中一个关键技术，更加精确的时间信息意味着更高的定位精度，同时在设计卫星信号模拟器时，通过时间同步技术将卫星信号模拟器和天上真实信号进行实时同步，可以使设计的卫星信号模拟器精度更高。
现有技术提供了一种基于北斗卫星定位和授时的GPS模拟系统，由北斗授时接收机、时钟驯服模块、本地压控晶振模块、北斗时转GPS时模块和GPS卫星信号模拟器组成。时钟驯服模块包括脉冲计数器、计数比较器和电压转换器。脉冲计数器对本地压控晶振模块的CLK时钟输出计数，在北斗授时接收机的1pps秒脉冲的上升沿比较，并用计数比较器对两个计数结果比较，以调整本地时钟。然而，通过计数的方式来调整本地时钟，精确度较低。
发明内容
本申请的目的在于提供一种卫星信号模拟器的时间同步系统、方法和卫星信号模拟器，旨在解决通过计数的方式来调整本地时钟，精确度较低的问题。
第一方面，本申请提供了一种卫星信号模拟器的时间同步方法，所述方法包括以下步骤：
S101、通过卫星信号接收机接收真实的卫星信号，产生秒脉冲信号，并传输至卫星信号模拟器的FPGA模块，同时卫星信号模拟器的本地晶振产生时钟信号传输至卫星信号模拟器的FPGA模块和DSP模块；
S102、卫星信号模拟器的FPGA模块使用时钟信号对秒脉冲信号进行粗计数得出本地晶振产生的时钟相对卫星时钟的粗略时间间隔差；
S103、卫星信号模拟器的FPGA模块根据本地晶振产生的时钟相对卫星时钟的粗略时间间隔差，通过构建进位链进行进位链细计数，计算出时钟上升沿和秒脉冲上升沿之间的精确差值，从而得到本地时钟和卫星时钟的精确时间间隔；
S104、卫星信号模拟器的FPGA模块根据本地时钟和卫星时钟的精确时间间隔通过晶振驯服的方式修正本地晶振的频率，使本地晶振产生优化的时钟信号；
S105、卫星信号模拟器使用优化后的时钟信号作为输入时钟信号，输出模拟卫星信号和模拟秒脉冲信号。
第二方面，本申请提供了一种卫星信号模拟器的时间同步系统，所述时间同步系统包括：卫星信号模拟器、卫星信号接收机和上位机；卫星信号模拟器包括依次电连接的DSP模块、FPGA模块、第一数模转换模块、射频模块和天线，卫星信号模拟器还包括第二数模转换模块和本地晶振，本地晶振的输出端分别接DSP模块和FPGA模块，FPGA模块的一输出端通过第二数模转换模块与本地晶振的输入端连接；卫星信号接收机与FPGA模块电连接，上位机与DSP模块电连接；
通过卫星信号接收机接收真实的卫星信号，产生秒脉冲信号，并传输至卫星信号模拟器的FPGA模块，同时卫星信号模拟器的本地晶振产生时钟信号传输至卫星信号模拟器的FPGA模块和DSP模块；
卫星信号模拟器的FPGA模块使用时钟信号对秒脉冲信号进行粗计数得出本地晶振产生的时钟相对卫星时钟的粗略时间间隔差；
卫星信号模拟器的FPGA模块根据本地晶振产生的时钟相对卫星时钟的粗略时间间隔差，通过构建进位链进行进位链细计数，计算出时钟上升沿和秒脉冲上升沿之间的精确差值，从而得到本地时钟和卫星时钟的精确时间间隔；
卫星信号模拟器的FPGA模块根据本地时钟和卫星时钟的精确时间间隔通过晶振驯服的方式修正本地晶振的频率，使本地晶振产生优化的时钟信号；
卫星信号模拟器使用优化后的时钟信号作为输入时钟信号，输出模拟卫星信号和模拟秒脉冲信号。
第三方面，本申请提供了一种卫星信号模拟器，所述卫星信号模拟器包括：依次电连接的DSP模块、FPGA模块、第一数模转换模块、射频模块和天线，卫星信号模拟器还包括第二数模转换模块和本地晶振，本地晶振的输出端分别接DSP模块和FPGA模块，FPGA模块的一输出端通过第二数模转换模块与本地晶振的输入端连接；FPGA模块与卫星信号接收机电连接，DSP模块与上位机电连接；
通过卫星信号接收机接收真实的卫星信号，产生秒脉冲信号，并传输至卫星信号模拟器的FPGA模块，同时卫星信号模拟器的本地晶振产生时钟信号传输至卫星信号模拟器的FPGA模块和DSP模块；
卫星信号模拟器的FPGA模块使用时钟信号对秒脉冲信号进行粗计数得出本地晶振产生的时钟相对卫星时钟的粗略时间间隔差；
卫星信号模拟器的FPGA模块根据本地晶振产生的时钟相对卫星时钟的粗略时间间隔差，通过构建进位链进行进位链细计数，计算出时钟上升沿和秒脉冲上升沿之间的精确差值，从而得到本地时钟和卫星时钟的精确时间间隔；
卫星信号模拟器的FPGA模块根据本地时钟和卫星时钟的精确时间间隔通过晶振驯服的方式修正本地晶振的频率，使本地晶振产生优化的时钟信号；
卫星信号模拟器使用优化后的时钟信号作为输入时钟信号，输出模拟卫星信号和模拟秒脉冲信号。
在本申请中，由于卫星信号模拟器的FPGA模块使用时钟信号对秒脉冲信号进行粗计数得出本地晶振产生的时钟相对卫星时钟的粗略时间间隔差；卫星信号模拟器的FPGA模块根据本地晶振产生的时钟相对卫星时钟的粗略时间间隔差，通过构建进位链进行进位链细计数，计算出时钟上升沿和秒脉冲上升沿之间的精确差值，从而得到本地时钟和卫星时钟的精确时间间隔；卫星信号模拟器的FPGA模块根据本地时钟和卫星时钟的精确时间间隔通过晶振驯服的方式修正本地晶振的频率，使本地晶振产生优化的时钟信号。因此可以使用价格相对廉价的本地晶振，通过与天上卫星产生的秒脉冲信号进行校准，产生可靠、精确、与天上卫星时间同步的时钟信号，提高卫星信号模拟器模拟定位精度和产生模拟秒脉冲精度；而且提高了卫星信号模拟器和天上卫星的相关性，使卫星信号模拟器和真实卫星信号可以无时延连接。
附图说明
图1是本申请一实施例提供的卫星信号模拟器的时间同步系统的示意图。
图2是本申请一实施例提供的卫星信号模拟器的时间同步方法的流程图。
图3是本申请一实施例提供的卫星信号模拟器的时间同步方法中，使用时钟CLK对秒脉冲1PPS进行计数的示意图。
图4是由n个1位的全加器组成的n位加法器结构示意图。
图5是一位全加器的真值表。
具体实施方式
为了使本申请的目的、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
为了说明本申请所述的技术方案，下面通过具体实施例来进行说明。
请参阅图1，本申请一实施例提供的卫星信号模拟器的时间同步系统包括卫星信号模拟器11、卫星信号接收机12和上位机13；卫星信号模拟器11包括依次电连接的DSP模块111、FPGA模块112、第一数模转换模块113、射频模块114和天线115，卫星信号模拟器11还包括第二数模转换模块116和本地晶振117，本地晶振117的输出端分别接DSP模块111和FPGA模块112，FPGA模块112的一输出端通过第二数模转换模块116与本地晶振117的输入端连接；卫星信号接收机12与FPGA模块112电连接，上位机13与DSP模块111电连接。
请参阅图2，本申请一实施例提供的卫星信号模拟器的时间同步方法包括以下步骤：
S101、通过卫星信号接收机接收真实的卫星信号，产生秒脉冲信号，并传输至卫星信号模拟器的FPGA模块，同时卫星信号模拟器的本地晶振产生时钟信号传输至卫星信号模拟器的FPGA模块和DSP模块。
卫星信号接收机可以是GPS接收机或者是北斗接收机。本地晶振可以是压控晶振。
S102、卫星信号模拟器的FPGA模块使用时钟信号对秒脉冲信号进行粗计数得出本地晶振产生的时钟相对卫星时钟的粗略时间间隔差。
由于实际情况如图3所示，可以看出使用时钟CLK对秒脉冲1PPS进行计数，因为边沿无法准确对齐，所以存在开始计数和终止计数两个较大误差，对后续时钟影响较大。秒脉冲边沿和时钟边沿未能对齐，所以会存在一部分低于时钟分辨率的部分未被测量，因此就需要执行S103。
在本申请一实施例中，S102具体可以包括以下步骤：
卫星信号模拟器的FPGA模块使用时钟信号对秒脉冲信号进行粗计数，使用时钟计数得到秒脉冲长度为t1＝nT，其中，T为计数器的参考时钟周期，n是使用时钟对秒脉冲计数上升沿的个数，由于本地晶振存在偏移，所以可得到时钟计数产生秒脉冲相对卫星时钟产生秒脉冲的粗略时间间隔为Δt1＝1s-t1。
S103、卫星信号模拟器的FPGA模块根据本地晶振产生的时钟相对卫星时钟的粗略时间间隔差，通过构建进位链进行进位链细计数，计算出时钟上升沿和秒脉冲上升沿之间的精确差值，从而得到本地时钟和卫星时钟的精确时间间隔。
在本申请一实施例中，S103具体可以包括以下步骤：
S1031、构建由n位加法器构成的进位链，得到加法器的输出结果。
FPGA模块的最小逻辑资源是LE(logic element，逻辑单元)，当工作在计算模式下，这些LE之间有专用的进位连线(carry-in到carry-out)，通过专用的进位连线就可以实现多个全加器的级联，如图4所示。
图4中是由n个1位的全加器组成的n位加法器结构[Adder0…Adder[n-1]]，其中输入信号分别为n位的A、n位的B以及进位信号Ci[0]。由于该加法器是n位的串行级联结构，所以A[0]、B[0]或者Ci[0]这三个输入信号就会在第一个全加器处产生进位信号，该进位信号经专有的加法进位链传输到下一个全加器再生成新的进位信号，这样就可以从左至右一级一级的传输下去，每个加法器都会有一定的延迟时间，那么就可以根据相应的输出结果得到信号传输到的相应位置，实现进位链时间内插法。
图5为一位全加器的真值表。根据一位全加器的真值表可以看到当初始的进位标志位Ci[0]为“0”时，想要产生下一级进位标志位就需要将A[0]和B[0]都设置为“1”，产生第一级进位信号经由专用进位传输路径进入到第二级运算，如果想要在第二级也产生进位信号就需要至少将A[0]和B[0]中的一个设置为“1”，以此类推一直到第n级运算；当初始的进位标志位Ci[0]为“1”时，想要产生下一级进位标志位就至少需要将A[0]和B[0]中的一个设置为“1”，产生第一级进位信号经由专用进位传输路径进入到第二级运算，如果想要在第二级也产生进位信号就需要至少将A[0]和B[0]中的一个设置为“1”，以此类推一直到第n级运算。虽然这两种进位方式理论上有所不同，但在实际的实现过程中都是一样的。为了测量出被测信号边沿与系统时钟的相位关系，就需要当被测信号到来时每一级的计算结果输出信号Sum发生跳变，所以在这里我们将Ci[0]设置为“0”，将其中的一个加数的最低位A[0]设置为信号输入端，其他的n-1位都设置为“0”，将加数B的n位都设置为“1”，这样当被测信号到来时，被测信号上升沿经过的LE的输出结果Sum就会由“1”变为“0”，并且使进位信号由“0”变为“1”；被测信号下降沿经过的LE的输出结果Sum就会由0”变为“1”，并且使进位信号由“1”变为“0”，这样就可以测量出在一个时钟周期内被测信号边沿与系统时钟相位关系。
在本申请一实施例中，S1031具体可以包括以下步骤：
构建由n位加法器构成的进位链，设置n位加法器的第一输入信号A和第二输入信号B，将第一输入信号A的n位都设置为“1”，第二输入信号B的最低位B[0]设置为秒脉冲输入端，其他的n-1位都设置为“0”；
当秒脉冲的高电平未输入时，B[0]为0，进位信号Ci[0]为0，未有进位发生，加法器输出结果Sum全为1；当秒脉冲高电平到来时，B[0]为1，进位信号Ci[0]为1，加法器从最低位开始逐位进位，进位信号逐位为1，每次进位都需要通过一个延迟单元，延迟单元相连形成进位链，加法器输出结果通过一个D触发器，当系统时钟上升沿到来时，D触发器可以锁存到一个000…111111的n位加法器的输出结果d，其中1的个数即为进位链的长度。
S1032、对加法器的输出结果进行边沿检测同步转化为温度计码格式数据。
在通过进位链输出的结果中，需要用本地晶振产生的时钟信号的上升沿锁存进位链中的0-1和1-0跳变，但是由于其延迟时间过小，即无法满足数据在采集过程中的建立时间和保持时间，导致结果出现错误，例如“000…111111”锁存后会出现“000…101101”、“000…110001”等情况，所以通过边沿检测同步将存在亚稳态的D触发器输出变为温度计码格式数据。
在本申请一实施例中，S1032具体可以包括以下步骤：
通过以下公式，按低位取反与高位相与，将D触发器锁存的n位加法器的输出结果d变为温度计码格式数据f。
Figure BDA0002358431600000071
Figure BDA0002358431600000072
Figure BDA0002358431600000073
Figure BDA0002358431600000081
Figure BDA0002358431600000082
fk+1＝0
其中d为D触发器锁存结果，即n位加法器的输出结果，d0、d1…dk+1分别代表d的第1、第2…第k+1位；f为温度计码格式数据，f0、f1…fk+1为温度计码格式数据f的第1、第2…第k+1位；k≤n-1，n为D触发器锁存结果d的总位数。
只有正确的识别进位链中的1-0边沿才能获得精确的进位链的延时时间。通过边沿检测就可以解决大部分的亚稳态问题，输出进位信号到达的位置，从而可以得出时间信息。
S1033、对温度计码格式数据进行编码，输出二进制码G。
由边沿检测同步得到边沿对齐后的数据为n位温度计码格式f，输出最终为“…0001000…”的形式，其中1表示0-1跳变的位置。
使用ROM结构编码器判断温度计码格式数据f中1的位置，G为编码器输出，G[0]的表达式为温度计码格式数据f中偶数位值进行相或，即每两项之间间隔一个；G[1]的表达式为温度计码格式数据f中从第1位开始每2个连续值的相或，间隔连续的2个数据后，在与2个连续的值的相或一直重复；G[2]的表达式为温度计码格式数据f中从第4位开始每4个连续值的相或，间隔连续的4个数据后，在与4个连续的值的相或一直重复；直到G[n-1]的表达式为温度计码格式数据f中从第2n-1位开始每2n-1个连续值的相或，间隔连续的2n-1个数据后，在与2n-1个连续的值的相或一直重复。
在本申请一实施例中，S1033具体可以包括以下步骤：
通过以下公式对温度计码格式数据进行编码，输出二进制码G。
n＝2S
Figure BDA0002358431600000083
其中，n为温度计码格式数据f的总位数，s为编码器输出二进制码G的总位数，k和j均为循环内部参数，该公式为嵌套循环，先进行编码器输出二进制码G的位数i的循环，初值为0，每次循环加1，循环到i<s-1；然后进行参数k的循环，初值为0，每次循环加1，循环到k<2s-i-1-1；最后进行第二个参数j的循环，初值为2i+k2i+1-1，每次循环加1，循环到j≤2i+1+k2i +1-2，每次完成3次循环结果为温度计码格式数据f的两位f[j]相或。
S1034、对延迟单元的延迟时间进行非线性校准，生成校准后的数据表。
校准核心是一个双端口RAM存储器，通过写入、建表、翻转的时序状态机控制录入、建表过程与查表输出。
在FPGA模块中延迟单元延迟时间分布的理想情况是每个延迟单元延迟时间大小一致，从不存在非线性误差，实际的延迟单元延迟时间分布的实际情况是延迟时间大小不一致，从而延迟单元延迟时间存在一定的非线性误差，这种非线性误差无法通过改进传统测量系统进行校准。
基于统计学的码密度法对延迟单元的非线性进行测试，通过对TDC中输入大量的随机脉冲得到每个延迟单元出现的随机脉冲的次数，即码密度，根据码密度数据，估计出延迟单元的延迟时间和非线性。
统计方法的设计目的是为了对进位链中的每个单元的延迟时间进行校准，解决延迟单元的单位延时之间的非线性和不一致的缺陷。码密度测试的设计就是基于统计法来实现消除误差。当有信号到达测量系统中，校准模块会对信号到达测量系统的时刻进行译码，信号到达时刻的译码结果可以代表信号在进位链中信号被记录的延迟单元的位置，校准系统在有限状态机的控制下对信号到达进位链中每个延迟单元的累积次数结果进行记录。在理想情况下，根据输入信号是完全随机且与系统时钟无关，针对有限次数的输入信号进行测试得到所记录的样本值，样本值表示每个延迟单元所记录信号到达时刻的次数，由此对延迟单元的延迟时间进行估计。
在本申请一实施例中，S1034具体可以包括以下步骤：
S10341、由FPGA模块内部的资源模块PLL生成与本地晶振生成的时钟信号不相关的校准时钟信号。
S10342、采用校准时钟信号对进位链进行测试，对延迟单元所记录事件的次数进行统计，得到各个延迟单元记录次数ni和总的记录次数N，其中0≤i≤M，M为延迟单元的总数。
S10343、对延迟单元N次记录事件进行数据分析，得到延迟单元延迟时间的微分非线性特性(DNL(i))和积分非线性特性(INL(i))。
S10344、根据微分非线性特性(DNL(i))和积分非线性特性(INL(i))计算得到延迟单元延迟时间的非线性误差，然后对延迟单元的延迟时间进行校准。
其中对于DNL(i)和INL(i)的计算原理和校准原理分析如下：
navg＝N/M，navg为延迟单元所记录事件次数的平均值，等同于理想情况下延迟单元所记录事件的次数，即LSB的值，N为总的记录次数，M为延迟单元的总数；
微分非线性特性DNL(i)为
Figure BDA0002358431600000101
navg为LSB的值，ni为各个延迟单元记录次数；
积分非线性特性INL(i)为
Figure BDA0002358431600000102
得到延迟单元延迟时间的误差δi为：
δi＝INL(i)×Δti
通过本地晶振生成的时钟的周期T，测试得到记录样本值N，进位链中第i个延迟单元所记录的输入信号到达时刻的次数ni，得到校准前进位链中第i个延迟单元的延迟时间Δti。
Δti＝(T×ni)/N
通过延迟单元延时时间的误差δi和校准前每个延迟单元的延迟时间，可以得到校准后的延迟单元的延迟时间Δti *为：
Δti *＝Δti-δi。
S10345、将延迟单元个数M作为地址线，校准后的每个延迟单元的延迟时间Δti *作为数据写入RAM中，作为校准后的数据表。
S1035、根据二进制码G的值作为地址在所述校准后的数据表中查找相对应的延迟单元的延迟时间，得到秒脉冲上升沿和本地时钟上升沿之间的时间差为
Figure BDA0002358431600000111
Δti *为校准后每个延迟单元的延迟时间，a为通过延迟单元的个数，是由二进制码G转换为十进制后的值。
S1036、重复步骤S1031～S1035，得到第二个秒脉冲上升沿和本地时钟上升沿之间的时间差t3。
S1037、通过本地晶振计算得到秒脉冲时间t。
在本申请一实施例中，S1037具体可以为：
根据公式t＝t1+(t2-t3)计算得到秒脉冲时间t，由于本地晶振误差，所以t具体可以认为是FPGA模块通过本地晶振计算秒脉冲而得到的接近于1s的数，其中t1是通过本地晶振对秒脉冲的粗略计数得到的时间，t2、t3是由进位链分别测得的两个相邻秒脉冲上升沿到下一个时钟上升沿的时间间隔。
S1038、计算通过精确测量的秒脉冲时间相对卫星时钟产生真实秒脉冲的精确时间间隔为Δt2＝1s-t。
S104、卫星信号模拟器的FPGA模块根据本地时钟和卫星时钟的精确时间间隔通过晶振驯服的方式修正本地晶振的频率，使本地晶振产生优化的时钟信号。
在本申请一实施例中，S104具体可以包括以下步骤：
卫星信号模拟器的FPGA模块将本地时钟产生的秒脉冲和真实秒脉冲的精确时间间隔Δt2转化为二进制数，用得到的二进制差值查询压控值表，查询到对应的压控值并输出；
压控值经第二数模转换模块转换为模拟电压后施加在本地晶振上；
通过模拟电压改变本地晶振的输出频率使得本地晶振的输出频率越来越准确，使本地晶振产生优化的时钟信号；
卫星信号模拟器的FPGA模块接收到优化的时钟信号，从而计算得到的秒脉冲时间更准，本地时钟和秒脉冲之间的精确时间间隔Δt2更小，从而起到闭环驯服的效果。
S105、卫星信号模拟器使用优化后的时钟信号作为输入时钟信号，输出模拟卫星信号和模拟秒脉冲信号。
在本申请中，由于卫星信号模拟器的FPGA模块使用时钟信号对秒脉冲信号进行粗计数得出本地晶振产生的时钟相对卫星时钟的粗略时间间隔差；卫星信号模拟器的FPGA模块根据本地晶振产生的时钟相对卫星时钟的粗略时间间隔差，通过构建进位链进行进位链细计数，计算出时钟上升沿和秒脉冲上升沿之间的精确差值，从而得到本地时钟和卫星时钟的精确时间间隔；卫星信号模拟器的FPGA模块根据本地时钟和卫星时钟的精确时间间隔通过晶振驯服的方式修正本地晶振的频率，使本地晶振产生优化的时钟信号。因此可以使用价格相对廉价的本地晶振，通过与天上卫星产生的秒脉冲信号进行校准，产生可靠、精确、与天上卫星时间同步的时钟信号，提高卫星信号模拟器模拟定位精度和产生模拟秒脉冲精度；而且提高了卫星信号模拟器和天上卫星的相关性，使卫星信号模拟器和真实卫星信号可以无时延连接。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器(ROM，Read Only Memory)、随机存取记忆体(RAM，RandomAccess Memory)、磁盘或光盘等。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (9)

1.一种卫星信号模拟器的时间同步方法，其特征在于，所述方法包括以下步骤：
S101、通过卫星信号接收机接收真实的卫星信号，产生秒脉冲信号，并传输至卫星信号模拟器的FPGA模块，同时卫星信号模拟器的本地晶振产生时钟信号传输至卫星信号模拟器的FPGA模块和DSP模块；
S102、卫星信号模拟器的FPGA模块使用时钟信号对秒脉冲信号进行粗计数得出本地晶振产生的时钟相对卫星时钟的粗略时间间隔差；
S103、卫星信号模拟器的FPGA模块根据本地晶振产生的时钟相对卫星时钟的粗略时间间隔差，通过构建进位链进行进位链细计数，计算出时钟上升沿和秒脉冲上升沿之间的精确差值，从而得到本地时钟和卫星时钟的精确时间间隔；
S104、卫星信号模拟器的FPGA模块根据本地时钟和卫星时钟的精确时间间隔通过晶振驯服的方式修正本地晶振的频率，使本地晶振产生优化的时钟信号；
S105、卫星信号模拟器使用优化后的时钟信号作为输入时钟信号，输出模拟卫星信号和模拟秒脉冲信号；
所述S103具体包括以下步骤：
S1031、构建由n位加法器构成的进位链，得到加法器的输出结果；
S1032、对加法器的输出结果进行边沿检测同步转化为温度计码格式数据；
S1033、对温度计码格式数据进行编码，输出二进制码G；
S1034、对延迟单元的延迟时间进行非线性校准，生成校准后的数据表；
S1035、根据二进制码G的值作为地址在所述校准后的数据表中查找相对应的延迟单元的延迟时间，得到秒脉冲上升沿和本地时钟上升沿之间的时间差为
Figure FDA0003724202370000011
0≤i≤a，Δti *为校准后每个延迟单元的延迟时间，a为通过延迟单元的个数，是由二进制码G转换为十进制后的值；
S1036、重复步骤S1031～S1035，得到第二个秒脉冲上升沿和本地时钟上升沿之间的时间差t3；
S1037、通过本地晶振计算得到秒脉冲时间t；
S1038、计算通过精确测量的秒脉冲时间相对卫星时钟产生真实秒脉冲的精确时间间隔为Δt2＝1s-t；
所述S1031具体包括以下步骤：
构建由n位加法器构成的进位链，设置n位加法器的第一输入信号A和第二输入信号B，将第一输入信号A的n位都设置为“1”，第二输入信号B的最低位B[0]设置为秒脉冲输入端，其他的n-1位都设置为“0”；
当秒脉冲的高电平未输入时，B[0]为0，进位信号Ci[0]为0，未有进位发生，加法器输出结果Sum全为1；当秒脉冲高电平到来时，B[0]为1，进位信号Ci[0]为1，加法器从最低位开始逐位进位，进位信号逐位为1，每次进位都需要通过一个延迟单元，延迟单元相连形成进位链，加法器输出结果通过一个D触发器，当系统时钟上升沿到来时，D触发器锁存到一个000…111111的n位加法器的输出结果d，其中1的个数即为进位链的长度。
2.如权利要求1所述的方法，其特征在于，所述卫星信号接收机是GPS接收机或者是北斗接收机，所述本地晶振是压控晶振。
3.如权利要求1或2所述的方法，其特征在于，所述S102具体包括以下步骤：
卫星信号模拟器的FPGA模块使用时钟信号对秒脉冲信号进行粗计数，使用时钟计数得到秒脉冲长度为t1＝nT，其中，T为计数器的参考时钟周期，n是使用时钟对秒脉冲计数上升沿的个数，得到时钟计数产生秒脉冲相对卫星时钟产生秒脉冲的粗略时间间隔为Δt1＝1s-t1。
4.如权利要求3所述的方法，其特征在于，所述S1032具体包括以下步骤：
通过以下公式，按低位取反与高位相与，将D触发器锁存的n位加法器的输出结果d变为温度计码格式数据f；
Figure FDA0003724202370000031
Figure FDA0003724202370000032
Figure FDA0003724202370000033
Figure FDA0003724202370000034
Figure FDA0003724202370000035
fk+1＝0
其中d为D触发器锁存结果，即n位加法器的输出结果，d0、d1…dk+1分别代表d的第1、第2…第k+1位；f为温度计码格式数据，f0、f1…fk+1为温度计码格式数据f的第1、第2…第k+1位；k≤n-1，n为D触发器锁存结果d的总位数；
S1033具体包括以下步骤：
通过以下公式对温度计码格式数据进行编码，输出二进制码G：
n＝2S
Figure FDA0003724202370000036
其中，n为温度计码格式数据f的总位数，s为编码器输出二进制码G的总位数，k和j均为循环内部参数，该公式为嵌套循环，先进行编码器输出二进制码G的位数i的循环，初值为0，每次循环加1，循环到i<s-1；然后进行参数k的循环，初值为0，每次循环加1，循环到k<2s-i-1-1；最后进行第二个参数j的循环，初值为2i+k2i+1-1，每次循环加1，循环到j≤2i+1+k2i+1-2，每次完成3次循环结果为温度计码格式数据f的两位f[j]相或。
5.如权利要求4所述的方法，其特征在于，所述S1034具体包括以下步骤：
S10341、由FPGA模块内部的资源模块PLL生成与本地晶振生成的时钟信号不相关的校准时钟信号；
S10342、采用校准时钟信号对进位链进行测试，对延迟单元所记录事件的次数进行统计，得到各个延迟单元记录次数ni和总的记录次数N，其中0≤i≤M，M为延迟单元的总数；
S10343、对延迟单元N次记录事件进行数据分析，得到延迟单元延迟时间的微分非线性特性和积分非线性特性；
S10344、根据微分非线性特性和积分非线性特性计算得到延迟单元延迟时间的非线性误差，然后对延迟单元的延迟时间进行校准；
S10345、将延迟单元个数M作为地址线，校准后的每个延迟单元的延迟时间Δti *作为数据写入RAM中，作为校准后的数据表。
6.如权利要求5所述的方法，其特征在于，所述S1037具体为：
根据公式t＝t1+(t2-t3)计算得到秒脉冲时间t，其中t1是通过本地晶振对秒脉冲的粗略计数得到的时间，t2、t3是由进位链分别测得的两个相邻秒脉冲上升沿到下一个时钟上升沿的时间间隔。
7.如权利要求1所述的方法，其特征在于，所述S104具体包括以下步骤：
卫星信号模拟器的FPGA模块将本地时钟产生的秒脉冲和真实秒脉冲的精确时间间隔转化为二进制数，用得到的二进制差值查询压控值表，查询到对应的压控值并输出；
压控值经第二数模转换模块转换为模拟电压后施加在本地晶振上；
通过模拟电压改变本地晶振的输出频率使得本地晶振的输出频率越来越准确，使本地晶振产生优化的时钟信号。
8.一种卫星信号模拟器的时间同步系统，其特征在于，所述时间同步系统包括：卫星信号模拟器、卫星信号接收机和上位机；卫星信号模拟器包括依次电连接的DSP模块、FPGA模块、第一数模转换模块、射频模块和天线，卫星信号模拟器还包括第二数模转换模块和本地晶振，本地晶振的输出端分别接DSP模块和FPGA模块，FPGA模块的一输出端通过第二数模转换模块与本地晶振的输入端连接；卫星信号接收机与FPGA模块电连接，上位机与DSP模块电连接；
通过卫星信号接收机接收真实的卫星信号，产生秒脉冲信号，并传输至卫星信号模拟器的FPGA模块，同时卫星信号模拟器的本地晶振产生时钟信号传输至卫星信号模拟器的FPGA模块和DSP模块；
卫星信号模拟器的FPGA模块使用时钟信号对秒脉冲信号进行粗计数得出本地晶振产生的时钟相对卫星时钟的粗略时间间隔差；
卫星信号模拟器的FPGA模块根据本地晶振产生的时钟相对卫星时钟的粗略时间间隔差，通过构建进位链进行进位链细计数，计算出时钟上升沿和秒脉冲上升沿之间的精确差值，从而得到本地时钟和卫星时钟的精确时间间隔；
卫星信号模拟器的FPGA模块根据本地时钟和卫星时钟的精确时间间隔通过晶振驯服的方式修正本地晶振的频率，使本地晶振产生优化的时钟信号；
卫星信号模拟器使用优化后的时钟信号作为输入时钟信号，输出模拟卫星信号和模拟秒脉冲信号；
所述卫星信号模拟器的FPGA模块根据本地晶振产生的时钟相对卫星时钟的粗略时间间隔差，通过构建进位链进行进位链细计数，计算出时钟上升沿和秒脉冲上升沿之间的精确差值，从而得到本地时钟和卫星时钟的精确时间间隔具体包括以下步骤：
S1031、构建由n位加法器构成的进位链，得到加法器的输出结果；
S1032、对加法器的输出结果进行边沿检测同步转化为温度计码格式数据；
S1033、对温度计码格式数据进行编码，输出二进制码G；
S1034、对延迟单元的延迟时间进行非线性校准，生成校准后的数据表；
S1035、根据二进制码G的值作为地址在所述校准后的数据表中查找相对应的延迟单元的延迟时间，得到秒脉冲上升沿和本地时钟上升沿之间的时间差为
Figure FDA0003724202370000051
0≤i≤a，Δti *为校准后每个延迟单元的延迟时间，a为通过延迟单元的个数，是由二进制码G转换为十进制后的值；
S1036、重复步骤S1031～S1035，得到第二个秒脉冲上升沿和本地时钟上升沿之间的时间差t3；
S1037、通过本地晶振计算得到秒脉冲时间t；
S1038、计算通过精确测量的秒脉冲时间相对卫星时钟产生真实秒脉冲的精确时间间隔为Δt2＝1s-t；
所述S1031具体包括以下步骤：
构建由n位加法器构成的进位链，设置n位加法器的第一输入信号A和第二输入信号B，将第一输入信号A的n位都设置为“1”，第二输入信号B的最低位B[0]设置为秒脉冲输入端，其他的n-1位都设置为“0”；
当秒脉冲的高电平未输入时，B[0]为0，进位信号Ci[0]为0，未有进位发生，加法器输出结果Sum全为1；当秒脉冲高电平到来时，B[0]为1，进位信号Ci[0]为1，加法器从最低位开始逐位进位，进位信号逐位为1，每次进位都需要通过一个延迟单元，延迟单元相连形成进位链，加法器输出结果通过一个D触发器，当系统时钟上升沿到来时，D触发器锁存到一个000…111111的n位加法器的输出结果d，其中1的个数即为进位链的长度。
9.一种卫星信号模拟器，其特征在于，所述卫星信号模拟器包括：依次电连接的DSP模块、FPGA模块、第一数模转换模块、射频模块和天线，卫星信号模拟器还包括第二数模转换模块和本地晶振，本地晶振的输出端分别接DSP模块和FPGA模块，FPGA模块的一输出端通过第二数模转换模块与本地晶振的输入端连接；FPGA模块与卫星信号接收机电连接，DSP模块与上位机电连接；
通过卫星信号接收机接收真实的卫星信号，产生秒脉冲信号，并传输至卫星信号模拟器的FPGA模块，同时卫星信号模拟器的本地晶振产生时钟信号传输至卫星信号模拟器的FPGA模块和DSP模块；
卫星信号模拟器的FPGA模块使用时钟信号对秒脉冲信号进行粗计数得出本地晶振产生的时钟相对卫星时钟的粗略时间间隔差；
卫星信号模拟器的FPGA模块根据本地晶振产生的时钟相对卫星时钟的粗略时间间隔差，通过构建进位链进行进位链细计数，计算出时钟上升沿和秒脉冲上升沿之间的精确差值，从而得到本地时钟和卫星时钟的精确时间间隔；
卫星信号模拟器的FPGA模块根据本地时钟和卫星时钟的精确时间间隔通过晶振驯服的方式修正本地晶振的频率，使本地晶振产生优化的时钟信号；
卫星信号模拟器使用优化后的时钟信号作为输入时钟信号，输出模拟卫星信号和模拟秒脉冲信号；
所述卫星信号模拟器的FPGA模块根据本地晶振产生的时钟相对卫星时钟的粗略时间间隔差，通过构建进位链进行进位链细计数，计算出时钟上升沿和秒脉冲上升沿之间的精确差值，从而得到本地时钟和卫星时钟的精确时间间隔具体包括以下步骤：
S1031、构建由n位加法器构成的进位链，得到加法器的输出结果；
S1032、对加法器的输出结果进行边沿检测同步转化为温度计码格式数据；
S1033、对温度计码格式数据进行编码，输出二进制码G；
S1034、对延迟单元的延迟时间进行非线性校准，生成校准后的数据表；
S1035、根据二进制码G的值作为地址在所述校准后的数据表中查找相对应的延迟单元的延迟时间，得到秒脉冲上升沿和本地时钟上升沿之间的时间差为
Figure FDA0003724202370000071
0≤i≤a，Δti *为校准后每个延迟单元的延迟时间，a为通过延迟单元的个数，是由二进制码G转换为十进制后的值；
S1036、重复步骤S1031～S1035，得到第二个秒脉冲上升沿和本地时钟上升沿之间的时间差t3；
S1037、通过本地晶振计算得到秒脉冲时间t；
S1038、计算通过精确测量的秒脉冲时间相对卫星时钟产生真实秒脉冲的精确时间间隔为Δt2＝1s-t；
所述S1031具体包括以下步骤：
构建由n位加法器构成的进位链，设置n位加法器的第一输入信号A和第二输入信号B，将第一输入信号A的n位都设置为“1”，第二输入信号B的最低位B[0]设置为秒脉冲输入端，其他的n-1位都设置为“0”；
当秒脉冲的高电平未输入时，B[0]为0，进位信号Ci[0]为0，未有进位发生，加法器输出结果Sum全为1；当秒脉冲高电平到来时，B[0]为1，进位信号Ci[0]为1，加法器从最低位开始逐位进位，进位信号逐位为1，每次进位都需要通过一个延迟单元，延迟单元相连形成进位链，加法器输出结果通过一个D触发器，当系统时钟上升沿到来时，D触发器锁存到一个000…111111的n位加法器的输出结果d，其中1的个数即为进位链的长度。
CN202010014690.1A 2019-10-21 2020-01-07 一种卫星信号模拟器的时间同步系统、方法和卫星信号模拟器 Active CN111007537B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2019110005358 2019-10-21
CN201911000535.8A CN110687552A (zh) 2019-10-21 2019-10-21 一种卫星信号模拟器的时间同步系统、方法和卫星信号模拟器

Publications (2)

Publication Number Publication Date
CN111007537A CN111007537A (zh) 2020-04-14
CN111007537B true CN111007537B (zh) 2022-09-16

Family

ID=69113953

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201911000535.8A Withdrawn CN110687552A (zh) 2019-10-21 2019-10-21 一种卫星信号模拟器的时间同步系统、方法和卫星信号模拟器
CN202010014690.1A Active CN111007537B (zh) 2019-10-21 2020-01-07 一种卫星信号模拟器的时间同步系统、方法和卫星信号模拟器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201911000535.8A Withdrawn CN110687552A (zh) 2019-10-21 2019-10-21 一种卫星信号模拟器的时间同步系统、方法和卫星信号模拟器

Country Status (1)

Country Link
CN (2) CN110687552A (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113702987A (zh) * 2020-05-20 2021-11-26 北醒（北京）光子科技有限公司 一种激光雷达及基于fpga实现的信号处理装置、方法
CN111650610B (zh) * 2020-05-28 2022-09-27 广东国天时空科技有限公司 一种罗兰c综合信号发生设备
CN113759402A (zh) * 2020-06-03 2021-12-07 千寻位置网络有限公司 Gnss形变监测方法、系统
CN111766771A (zh) * 2020-07-10 2020-10-13 桂林电子科技大学 一种基于压控晶振驯服的时间间隔测量方法及系统
CN112306112B (zh) * 2020-10-09 2023-11-24 武汉华之洋科技有限公司 一种带有高频测角机构的转台/摇摆台及测角方法
CN112506031B (zh) * 2020-11-30 2021-09-21 中国计量科学研究院 一种激光干涉条纹信号的高精度时间间隔测量系统
CN112782725A (zh) * 2020-12-30 2021-05-11 华清瑞达（天津）科技有限公司 一种高精度gps同步保持模块
CN113015236B (zh) * 2021-02-03 2023-05-05 北京方天鸿瑞科技有限公司 一种自下而上的时钟同步方法及装置
CN113377054B (zh) * 2021-06-22 2022-08-02 中国科学院空天信息创新研究院 一种数据同步方法及装置
CN113608428B (zh) * 2021-07-26 2022-07-12 中国科学院国家空间科学中心 一种多星星间秒脉冲和时钟同步的实现方法
CN113934132B (zh) * 2021-10-12 2022-05-27 湖南师范大学 一种基于北斗时钟信号的高精度时间同步系统及同步方法
CN114200496A (zh) * 2021-12-09 2022-03-18 桂林电子科技大学 一种可实时再生的卫星信号模拟系统及方法
CN114578679B (zh) * 2022-01-21 2024-01-30 桂林电子科技大学 一种基于授时压控技术应用于隧道的时间同步方法
CN115047748B (zh) * 2022-05-13 2023-07-21 南京尤尼泰信息科技有限公司 一种基于卫星导航信号的授时装置和方法
CN114994727B (zh) * 2022-07-18 2022-12-02 成都迅翼卫通科技有限公司 一种实现高精度时间校准及卫星定位的设备
CN115575980A (zh) * 2022-11-21 2023-01-06 理工雷科电子(西安)有限公司 一种卫星信号转发器
CN116908537B (zh) * 2023-09-13 2023-12-19 西安西电高压开关有限责任公司 一种电流电压频率计算电路和方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103092059B (zh) * 2012-12-24 2015-05-27 中国科学技术大学 基于反熔丝fpga的时间数字转换器及其温度漂移修正方法
CN103383539B (zh) * 2013-06-28 2016-08-17 中国航天科技集团公司第五研究院第五一三研究所 一种基于双时钟系统的时间测量方法
CN106502312B (zh) * 2016-10-08 2020-01-14 南京熊猫电子股份有限公司 一种高精度时钟同步设备设计方法
CN107765546A (zh) * 2017-11-29 2018-03-06 山东航天电子技术研究所 一种基于gps、bd和铷原子钟的高精度时间同步系统及方法
CN109299496B (zh) * 2018-07-26 2023-01-10 国网湖南省电力有限公司 一种高精度同步时钟产生方法
CN109525351B (zh) * 2018-10-26 2020-06-30 中国科学院国家授时中心 一种用于与时间基准站实现时间同步的设备

Also Published As

Publication number Publication date
CN110687552A (zh) 2020-01-14
CN111007537A (zh) 2020-04-14

Similar Documents

Publication Publication Date Title
CN111007537B (zh) 一种卫星信号模拟器的时间同步系统、方法和卫星信号模拟器
US8325076B2 (en) Time-to-digital converter
CN107643674B (zh) 一种基于FPGA进位链的Vernier型TDC电路
US5166959A (en) Picosecond event timer
Wang et al. A 4.2 ps time-interval RMS resolution time-to-digital converter using a bin decimation method in an UltraScale FPGA
Kwiatkowski et al. Efficient implementation of multiple time coding lines-based TDC in an FPGA device
CN103092059A (zh) 基于反熔丝fpga的时间数字转换器及其温度漂移修正方法
US20050222789A1 (en) Automatic test system
CN109104190B (zh) 一种基于多次采样的时间数字转换电路
CN112968690B (zh) 一种高精度低抖动延时脉冲发生器
CN112486008B (zh) 基于tdc的分辨率可调时间测量统计系统及方法
CN104035320B (zh) 一种实现时间间隔测量的系统及方法
CN110673463A (zh) 一种高线性度多通道抽头延时线时间数字转换器
Kwiatkowski et al. A brief review of wave union TDCs
CN111416619A (zh) 一种延时测量电路、延时测量方法、电子设备及芯片
CN112650044B (zh) 基于延时环冗余状态信息的高精度时间测量装置及方法
CN116318140A (zh) 一种高精度延迟链信息校准电路、校准方法
CN115685725A (zh) 测量设备的时钟校准装置和测量设备
CN108594933B (zh) Tdc时间间隔测量固有误差的校准方法
CN109283832B (zh) 一种低功耗的时间数字转换器及其phv补偿方法
Huang et al. Design of a multi-channel high-resolution TDC based on FPGA
US20050057312A1 (en) Built-in jitter measurement circuit for voltage controlled oscillator and phase locked loop
Jiao et al. A vernier caliper time-to-digital converters with ultralow nonlinearity in fpgas
CN114637182A (zh) 基于fpga进位链的tdc细时间测量系统及方法
Szplet et al. A flash time-to-digital converter with two independent time coding lines

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant