CN104702278A - 一种频率校准方法及装置 - Google Patents
一种频率校准方法及装置 Download PDFInfo
- Publication number
- CN104702278A CN104702278A CN201310671766.8A CN201310671766A CN104702278A CN 104702278 A CN104702278 A CN 104702278A CN 201310671766 A CN201310671766 A CN 201310671766A CN 104702278 A CN104702278 A CN 104702278A
- Authority
- CN
- China
- Prior art keywords
- control word
- calibrated
- clock
- frequency
- count value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 82
- 230000009191 jumping Effects 0.000 claims abstract description 64
- 230000000087 stabilizing effect Effects 0.000 claims description 21
- 230000003111 delayed effect Effects 0.000 claims description 18
- 230000007704 transition Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 16
- 230000006641 stabilisation Effects 0.000 description 8
- 238000011105 stabilization Methods 0.000 description 8
- 238000004590 computer program Methods 0.000 description 7
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- ODCKICSDIPVTRM-UHFFFAOYSA-N [4-[2-hydroxy-3-(propan-2-ylazaniumyl)propoxy]naphthalen-1-yl] sulfate Chemical compound C1=CC=C2C(OCC(O)CNC(C)C)=CC=C(OS(O)(=O)=O)C2=C1 ODCKICSDIPVTRM-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种频率校准方法及装置。其一种方法包括：将待校准时钟计数器的计数值与参考时钟计数器的计数值进行实时比较；当两个计数器的计数值不同时，根据比较结果输出用于调整待校准时钟频率的控制字。另一种方法包括：当控制字的累积跳变次数未达到最大可跳变次数时，根据待校准时钟计数器的计数值与参考时钟计数器的计数值的差值，从预设的N种控制字跳变方式中选择一种控制字跳变方式，其中，差值越大，选择的控制字跳变方式的跳变步长越长；采用选择的控制字跳变方式输出用于调整待校准时钟频率的控制字。本发明实施例提供的技术方案，较之现有的频率校准方案，提高了频率调节的效率。
Description
技术领域
本发明涉及集成电路技术领域，尤其涉及一种频率校准方法及装置。
背景技术
自动频率控制是使输出信号频率与给定频率保持确定关系的自动控制方法，在电子设备中被广泛应用于稳频或锁相。具体用在锁相环（Phase LockedLoop，PLL）内部，对与参考时钟偏差不大的PLL输出时钟进行频率校准，使PLL输出一个较精确的时钟。
实现自动频率控制的频率校准电路多种多样，目前PLL内部一种较常见的自动频率控制方法是：数字控制振荡器电容，从而调节振荡器振荡频率。针对这种技术，具体可以使用计数器比较待校准时钟频率（即振荡器的振荡频率）与参考时钟频率的快慢，根据比较结果相应地调节输出控制字控制振荡器电容，从而调节振荡频率。具体的，同时在一段时间内对参考时钟与待校准时钟进行计数，如果参考时钟计数器先到达预定数值，则认为待校准时钟较慢，调节输出控制字，使控制字减1，从而加快待校准时钟的频率。反之，如果待校准时钟计数器先到达预设定值，则认为待校准时钟较快，调节输出控制字，使控制字加1。按照这种方反复校准，直到校准时钟与参考时钟相等时停止校准。
现有的自动频率控制存在如下问题：
计数器的计数时间比较长：当其中一个计数器计数到预定数值时才调节输出控制字，并且从电路上分析可知预定数值不太好确定，因为如果预定数值设置太小，则会影响频率调节的精确度。如果预设定值设置太大，则增加了频率调节时间。
另外，每次调节待校准时钟的频率，控制字只能以加1或者减1的方式跳变，跳变方式不灵活，且频率调节效率较低。
发明内容
本发明的目的是提供一种频率校准方法及装置，以解决计数器的计数时间较长的问题。
本发明的目的是通过以下技术方案实现的：
一种频率校准方法，包括：
将待校准时钟计数器的计数值与参考时钟计数器的计数值进行实时比较；
当待校准时钟计数器与参考时钟计数器的计数值不同时，根据比较结果输出用于调整待校准时钟频率的控制字。
本发明实施例提供的方法，对两个计数值进行实时比较，只要两个计数器的计数值不同，即可输出控制字来调整待校准时钟的频率，在不影响频率调节精确度的前提下，提高了频率调节的效率。
较佳地，将上述待校准时钟计数器的计数值与上述参考时钟计数器的计数值在参考时钟域进行实时比较。
具体可以是：在待校准时钟域，将上述待校准时钟计数器的计数值的格式由二进制数转换为格雷码；在上述参考时钟域，将转换为格雷码的上述待校准时钟计数器的计数值进行用于消除亚稳态的延时后转换为二进制数；在该参考时钟域，将转换为二进制数的上述待校准时钟计数器的计数值进行用于控制时序的延时后，与进行了相同延时的参考时钟计数器的计数值进行比较。
基于上述任意方法实施例，较佳地，当待校准时钟计数器与参考时钟计数器的计数值不同时，根据比较结果输出用于调整待校准时钟频率的控制字的具体实现方式可以但不仅限于是：当上述参考时钟计数器的计数值大于上述待校准时钟计数器的计数值，但小于预设的计数阈值时，输出用于调高上述待校准时钟频率的控制字；当上述待校准时钟计数器的计数值大于上述参考时钟计数器的计数值，但小于该预设的计数阈值时，输出用于调低该述待校准时钟频率的控制字。
较佳地，输出用于调高上述待校准时钟频率的控制字的条件进一步包括：上述参考时钟计数器的计数值大于该待校准时钟计数器的计数值+1；输出用于调低该待校准时钟频率的控制字的条件进一步包括：该待校准时钟计数器的计数值大于该参考时钟计数器的计数值+1。
基于上述任意方法实施例，较佳地，根据比较结果输出用于调整待校准时钟频率的控制字时，具体可以是：根据比较结果采用二分法输出用于调整待校准时钟频率的控制字；或者，根据比较结果采用1/4跳变法输出用于调整待校准时钟频率的控制字；或者，根据比较结果采用加2减1跳变法输出用于调整待校准时钟频率的控制字。如果预先设置了多个控制字跳变方式，较佳地，根据比较结果输出用于调整待校准时钟频率的控制字之前，还可以包括如下操作：当控制字的累积跳变次数未达到最大可跳变次数时，根据待校准时钟频率与参考时钟频率的差值，从预设的N种控制字跳变方式中选择输出控制字所采用的控制字跳变方式，其中，该差值越大，选择的控制字跳变方式的跳变步长越长，N为不小于2的整数；相应的，根据比较结果输出用于调整待校准时钟频率的控制字的具体实现方式可以是：根据比较结果采用选择的控制字跳变方式输出用于调整待校准时钟频率的控制字。
选择控制字跳变方式后，还可以根据预先设定的控制字跳变方式与待校准时钟稳定等待时间的对应关系，确定与选择的控制字跳变方式对应的待校准时钟稳定等待时间，作为本次输出控制字调整待校准时钟频率后等待待校准时钟稳定的时间。其中，选择的控制字跳变方式的跳变步长越长，对应的待校准时钟稳定等待时间越长，或者，选择的控制字跳变方式的跳变步长越长，对应的待校准时钟稳定等待时间越短。
基于与上述方法同样的发明构思，本发明实施例还提供一种频率校准装置，包括：
计数实时比较模块，将待校准时钟计数器的计数值与参考时钟计数器的计数值进行实时比较；
控制字输出模块，用于当待校准时钟计数器与参考时钟计数器的计数值不同时，根据比较结果输出用于调整待校准时钟频率的控制字。
本发明实施例提供的装置，只要两个计数器的计数值不同，即可输出控制字来调整待校准时钟的频率，在不影响频率调节精确度的前提下，提高了频率调节的效率。
较佳地，计数实时比较模块具体用于：将所述待校准时钟计数器的计数值与所述参考时钟计数器的计数值在参考时钟域进行实时比较。
在此基础上，较佳地，所述计数实时比较模块具体用于：
在待校准时钟域，将所述待校准时钟计数器的计数值的格式由二进制数转换为格雷码；
在所述参考时钟域，将转换为格雷码的所述待校准时钟计数器的计数值进行用于消除亚稳态的延时后转换为二进制数；
在所述参考时钟域，将转换为二进制数的所述待校准时钟计数器的计数值进行用于控制时序的延时后，与进行了相同延时的参考时钟计数器的计数值进行比较。
基于上述任意装置实施例，较佳地，控制字输出模块具体用于：
当所述参考时钟计数器的计数值大于所述待校准时钟计数器的计数值，但小于预设的计数阈值时，输出用于调高所述待校准时钟频率的控制字；
当所述待校准时钟计数器的计数值大于所述参考时钟计数器的计数值，但小于所述预设的计数阈值时，输出用于调低所述待校准时钟频率的控制字。
较佳地，输出用于调高所述待校准时钟频率的控制字的条件进一步包括：所述参考时钟计数器的计数值大于所述待校准时钟计数器的计数值+1；输出用于调低所述待校准时钟频率的控制字的条件进一步包括：所述待校准时钟计数器的计数值大于所述参考时钟计数器的计数值+1。
基于上述任意装置实施例，较佳地，控制字输出模块具体可以用于：根据比较结果采用二分法输出用于调整待校准时钟频率的控制字；或者，根据比较结果采用1/4跳变法输出用于调整待校准时钟频率的控制字；或者，根据比较结果采用加2减1跳变法输出用于调整待校准时钟频率的控制字。如果预先设置了多个控制字跳变方式，较佳地，根据比较结果输出用于调整待校准时钟频率的控制字之前，控制字输出模块还可以用于：当控制字的累积跳变次数未达到最大可跳变次数时，根据待校准时钟频率与参考时钟频率的差值，从预设的N种控制字跳变方式中选择输出控制字所采用的控制字跳变方式，其中，所述差值越大，选择的控制字跳变方式的跳变步长越长，所述N为不小于2的整数；相应的，根据比较结果输出用于调整待校准时钟频率的控制字时，所述控制字输出模块用于：根据比较结果采用选择的控制字跳变方式输出用于调整待校准时钟频率的控制字。
在此基础上，还可以包括等待时间确定模块，用于在所述控制字输出模块选择控制字跳变方式后，根据预先设定的控制字跳变方式与待校准时钟稳定等待时间的对应关系，确定与选择的控制字跳变方式对应的待校准时钟稳定等待时间，作为本次输出控制字调整待校准时钟频率后等待待校准时钟稳定的时间；其中，选择的控制字跳变方式的跳变步长越长，对应的待校准时钟稳定等待时间越长，或者，选择的控制字跳变方式的跳变步长越长，对应的待校准时钟稳定等待时间越短。
本发明的另一个目的是提供一种频率校准方法及装置，以解决控制字跳变方式不灵活，且频率调节效率较低的问题。
本发明的目的是通过以下技术方案实现的：
一种频率校准方法，包括：
将待校准时钟计数器的计数值与参考时钟计数器的计数值进行比较；
当控制字的累积跳变次数未达到最大可跳变次数时，根据待校准时钟频率与参考时钟频率的差值，从预设的N种控制字跳变方式中选择一种控制字跳变方式，其中，该差值越大，选择的控制字跳变方式的跳变步长越长，N为不小于2的整数；
根据待校准时钟计数器的计数值与参考时钟计数器的计数值的比较结果，采用选择的控制字跳变方式输出用于调整待校准时钟频率的控制字。
本发明实施例提供的方法，根据待校准时钟频率与参考时钟频率的差值，灵活选择合适的控制字跳变方式。当差值越大，选择的控制字跳变方式的跳变步长越长，从而可以减少待校准时钟的调节次数，提高调节效率。
较佳地，选择控制字跳变方式后，还可以根据预先设定的控制字跳变方式与待校准时钟稳定等待时间的对应关系，确定与选择的控制字跳变方式对应的待校准时钟稳定等待时间，作为本次输出控制字调整待校准时钟频率后等待待校准时钟稳定的时间；其中，选择的控制字跳变方式的跳变步长越长，对应的待校准时钟稳定等待时间越长，或者，选择的控制字跳变方式的跳变步长越长，对应的待校准时钟稳定等待时间越短。
基于与方法同样的发明构思，本发明实施例还提供一种频率校准装置，包括：
计数比较模块，用于将待校准时钟计数器的计数值与参考时钟计数器的计数值进行比较；
控制字跳变方式选择模块，用于当控制字的累积跳变次数未达到最大可跳变次数时，根据待校准时钟频率与参考时钟频率的差值，从预设的N种控制字跳变方式中选择一种控制字跳变方式，其中，所述差值越大，选择的控制字跳变方式的跳变步长越长，所述N为不小于2的整数；
控制字输出模块，用于根据待校准时钟计数器的计数值与参考时钟计数器的计数值的比较结果，采用选择的控制字跳变方式输出用于调整待校准时钟频率的控制字。
本发明实施例提供的装置，根据待校准时钟频率与参考时钟频率的差值，灵活选择合适的控制字跳变方式。当差值越大，选择的控制字跳变方式的跳变步长越长，从而可以减少待校准时钟的调节次数，提高调节效率。
较佳地，还包括等待时间确定模块，用于在所述控制字跳变方式选择模块选择控制字跳变方式后，根据预先设定的控制字跳变方式与待校准时钟稳定等待时间的对应关系，确定与选择的控制字跳变方式对应的待校准时钟稳定等待时间，作为本次输出控制字调整待校准时钟频率后等待待校准时钟稳定的时间；其中，选择的控制字跳变方式的跳变步长越长，对应的待校准时钟稳定等待时间越长，或者，选择的控制字跳变方式的跳变步长越长，对应的待校准时钟稳定等待时间越短。
附图说明
图1为本发明实施例提供的一种频率校准方法示意图；
图2为本发明实施例提供的实时比较处理过程示意图；
图3为本发明实施例提供的二分法跳变示意图；
图4为本发明实施例提供的第一种频率校准装置示意图；
图5为本发明实施例提供的频率校准电路结构示意图；
图6为本发明实施例提供的另一种频率校准方法示意图；
图7为本发明实施例提供的另一种频率校准装置示意图。
具体实施方式
下面将结合附图，对本发明实施例提供的技术方案进行详细说明。
本发明实施例提供的一种频率校准方法如图1所示，具体包括如下操作：
步骤100、将待校准时钟计数器的计数值与参考时钟计数器的计数值进行实时比较。
步骤110、当待校准时钟计数器与参考时钟计数器的计数值不同时，根据比较结果输出用于调整待校准时钟频率的控制字。
本发明实施例提供的方法，只要两个计数器的计数值不同，即可输出控制字来调整待校准时钟的频率，在不影响频率调节精确度的前提下，提高了频率调节的效率。
本发明实施例中，将待校准时钟计数器的计数值与参考时钟计数器的计数值的具体实现方式有多种。如果待校准时钟与参考时钟的相位不存在任何关系，则这两个时钟为异步时钟。对于异步时钟，需要将异步时钟在同一时钟域中进行实时比较。本发明实施例中，较佳地，在参考时钟域对这两个时钟进行实时比较。当然，也可以在待校准时钟域对这两个时钟进行实时比较。
其中，在同一时钟域中对这两个时钟进行实施比较的具体实现方式有多种。本发明仅以在参考时钟域实施比较为例进行说明：在待校准时钟域，将上述待校准时钟计数器的计数值的格式由二进制数转换为格雷码；在上述参考时钟域，将转换为格雷码的上述待校准时钟计数器的计数值进行用于消除亚稳态的延时后转换为二进制数；在该参考时钟域，将转换为二进制数的上述待校准时钟计数器的计数值进行用于控制时序的延时后，与进行了相同延时的参考时钟计数器的计数值进行比较。
较佳地，将转换为格雷码的上述待校准时钟计数器的计数值进行两拍延时，且将转换为二进制数的上述待校准时钟计数器的计数值进行一拍延时。那么，上述实时比较的处理过程如图2所示。其中，将二进制数转换成格雷码的目的是避免将待校准时钟的计数值转换到参考时钟域后发生状态错误。延时通过触发器实现，经过一级触发器和二级触发器，待校准时钟计数器的计数值实现两拍延时，其目的是为了消除亚稳态。经过二级触发器后，将待校准时钟计数器的计数值转换为二进制数，以便与参考时钟计数器的计数值进行比较。经三级触发器实现一拍延时的目的是出于时序考虑。为了让两个计数器送入实施比较器的延时基本一致，对参考时钟计数器的计数值也进行三拍延时处理。
基于上述任意方法实施例，较佳地，当两个计数器的计数值不同时，根据比较结果输出用于调整待校准时钟频率的控制字的具体实现方式可以但不仅限于是：当上述参考时钟计数器的计数值大于上述待校准时钟计数器的计数值，但小于预设的计数阈值时，输出用于调高上述待校准时钟频率的控制字；当上述待校准时钟计数器的计数值大于上述参考时钟计数器的计数值，但小于该预设的计数阈值时，输出用于调低该述待校准时钟频率的控制字。
由于待校准时钟频率与参考时钟频率相等或非常接近时，在很长一段时间内都无法判断两个计数器的计数值差异。本发明实施例引入了计数阈值，当达到计数阈值还没有判断出两个计数器的计数值差异时，将终止实时比较（即停止频率校准）。
进一步的，当达到计数阈值还没有判断出两个计数器的计数值差异时，输出的控制字不变。
较佳地，为了避免慢时钟比快时钟提前一个时钟周期计数的极端情况影响实时比较结果的准确性，较佳地，在根据比较结果输出控制字时，对慢时钟计数器的计数值进行加1的处理。那么，输出用于调高上述待校准时钟频率的控制字的条件进一步包括：上述参考时钟计数器的计数值大于该待校准时钟计数器的计数值+1；输出用于调低该待校准时钟频率的控制字的条件进一步包括：该待校准时钟计数器的计数值大于该参考时钟计数器的计数值+1。
基于上述任意方法实施例，较佳地，根据比较结果输出用于调整待校准时钟频率的控制字时，具体可以是：根据比较结果采用二分法输出用于调整待校准时钟频率的控制字；或者，根据比较结果采用1/4跳变法输出用于调整待校准时钟频率的控制字；或者，根据比较结果采用加2减1跳变法输出用于调整待校准时钟频率的控制字。如果预先设置了多种控制字跳变方式，较佳地，根据比较结果输出用于调整待校准时钟频率的控制字之前，还可以包括如下操作：当控制字的累积跳变次数未达到最大可跳变次数时，根据待校准时钟频率与上述参考时钟频率的差值，从预设的N种控制字跳变方式中选择输出控制字所采用的控制字跳变方式，其中，该差值越大，选择的控制字跳变方式的跳变步长越长，N为不小于2的整数；相应的，根据比较结果输出用于调整待校准时钟频率的控制字的具体实现方式可以是：根据比较结果采用选择的控制字跳变方式输出用于调整待校准时钟频率的控制字。其中，控制字跳变方式可以是二分法跳变、1/4跳变法、加2减1跳变法、步长固定为1的跳变法等等。具体的，可以划分差值的取值范围，每个取值范围对应一种控制字跳变方式。按照差值由大到小的顺序，控制字跳变方式的选择顺序可以是：二分法跳变—>1/4跳变法—>加2减1跳变法—>步长固定为1的跳变法。
本发明实施例中，参考时钟频率是固定的，例如24兆赫兹（MHz）。由于实施比较的两个计数值的采样时间相同，那么，从初始采样时刻到本次采样时刻，两个时钟所经过的总时长相同。待校准时钟频率可以通过如下公式得到：
待校准时钟频率=参考时钟频率×参考时钟计数器的计数值÷待校准时钟计数器的计数值
本发明实施例中，所谓二分法是指每次输出的控制字跳变步长都是前一次输出的控制字跳变步长的1/2。以图3所示为例，假设控制字的初始值为5’b10000，初始跳变步长为8。如果需要输出用于调高上述待校准时钟频率的控制字，则控制字向大跳变，如果需要输出用于调低上述待校准时钟频率的控制字，则控制字向小跳变。图3给出了两种经4次跳变完成频率校准的控制字跳变过程。所谓一次跳变，即输出一次控制字。
本发明实施例中，所谓1/4跳变法是指每次输出的控制字跳变步长都是前一次输出的控制字跳变步长的1/4。
本发明实施例中，所谓加2减1跳变法是指：每次输出的控制字跳变步长为2。例如，当前控制字为word，下一次控制字将为word+2或word-2，如果控制字经过一次或多次加2或减2后，待校准时钟计数器的计数值由大于（或小于）参考时钟计数器的计数值变为小于（或大于）参考时钟计数器的计数值，那么，控制字减1（或加1）。
本发明实施例中，所谓控制字的跳变步长，是指本次输出的控制字相对于前一次输出的控制字的差值。
现有技术中，没有考虑到PLL的稳定等待时间与输出时钟跨度的关系。以输出时钟跨度越大，稳定等待时间越长的PLL为例。对于输出时钟跨度变化的场景，现有的稳定等待时间的设置不够灵活。为解决这一问题，本发明实施例中，选择控制字跳变方式后，还可以根据预先设定的控制字跳变方式与待校准时钟稳定等待时间的对应关系，确定与选择的控制字跳变方式对应的待校准时钟稳定等待时间，作为本次输出控制字调整待校准时钟频率后等待待校准时钟稳定的时间。
其中，调节PLL时，如果PLL输出时钟跨度越大，稳定等待时间越长。那么，选择的控制字跳变方式的跳变步长越长，对应的待校准时钟稳定等待时间越长。由于常规的PLL在同一调节档位有跨度越大，稳定等待时间越长这样的特性，该实现方式除了能有效减少跳变次数，还能针对这类PLL的该特性调节稳定等待时间，进一步减少调节时钟所用的总时间，从而提高调节效率。
调节PLL时，如果PLL输出时钟跨度越大，稳定等待时间越短。那么，选择的控制字跳变方式的跳变步长越长，对应的待校准时钟稳定等待时间越短。
基于与上述方法同样的发明构思，本发明实施例还提供一种频率校准装置，如图4所示，具体包括：
计数实时比较模块401，将待校准时钟计数器的计数值与参考时钟计数器的计数值进行实时比较；
控制字输出模块402，用于当待校准时钟计数器与参考时钟计数器的计数值不同时，根据比较结果输出用于调整待校准时钟频率的控制字。
本发明实施例提供的装置，只要两个计数器的计数值不同，即可输出控制字来调整待校准时钟的频率，在不影响频率调节精确度的前提下，提高了频率调节的效率。
较佳地，计数实时比较模块401具体用于：将所述待校准时钟计数器的计数值与所述参考时钟计数器的计数值在参考时钟域进行实时比较。
在此基础上，较佳地，所述计数实时比较模块401具体用于：
在待校准时钟域，将所述待校准时钟计数器的计数值的格式由二进制数转换为格雷码；在所述参考时钟域，将转换为格雷码的所述待校准时钟计数器的计数值进行用于消除亚稳态的延时后转换为二进制数；在所述参考时钟域，将转换为二进制数的所述待校准时钟计数器的计数值进行用于控制时序的延时后，与进行了相同延时的参考时钟计数器的计数值进行比较。
基于上述任意装置实施例，较佳地，控制字输出模块402具体用于：
当所述参考时钟计数器的计数值大于所述待校准时钟计数器的计数值，但小于预设的计数阈值时，输出用于调高所述待校准时钟频率的控制字；当所述待校准时钟计数器的计数值大于所述参考时钟计数器的计数值，但小于所述预设的计数阈值时，输出用于调低所述待校准时钟频率的控制字。
较佳地，输出用于调高所述待校准时钟频率的控制字的条件进一步包括：所述参考时钟计数器的计数值大于所述待校准时钟计数器的计数值+1；输出用于调低所述待校准时钟频率的控制字的条件进一步包括：所述待校准时钟计数器的计数值大于所述参考时钟计数器的计数值+1。
基于上述任意装置实施例，较佳地，控制字输出模块402具体可以用于：根据比较结果采用二分法输出用于调整待校准时钟频率的控制字；或者，根据比较结果采用1/4跳变法输出用于调整待校准时钟频率的控制字；或者，根据比较结果采用加2减1跳变法输出用于调整待校准时钟频率的控制字。如果预先设置了多个控制字跳变方式，较佳地，根据比较结果输出用于调整待校准时钟频率的控制字之前，控制字输出模块还可以用于：当控制字的累积跳变次数未达到最大可跳变次数时，根据待校准时钟频率与参考时钟频率的差值，从预设的N种控制字跳变方式中选择输出控制字所采用的控制字跳变方式，其中，所述差值越大，选择的控制字跳变方式的跳变步长越长，所述N为不小于2的整数；相应的，根据比较结果输出用于调整待校准时钟频率的控制字时，所述控制字输出模块用于：根据比较结果采用选择的控制字跳变方式输出用于调整待校准时钟频率的控制字。
在此基础上，还可以包括等待时间确定模块，用于在所述控制字输出模块选择控制字跳变方式后，根据预先设定的控制字跳变方式与待校准时钟稳定等待时间的对应关系，确定与选择的控制字跳变方式对应的待校准时钟稳定等待时间，作为本次输出控制字调整待校准时钟频率后等待待校准时钟稳定的时间；其中，选择的控制字跳变方式的跳变步长越长，对应的待校准时钟稳定等待时间越长，或者，选择的控制字跳变方式的跳变步长越长，对应的待校准时钟稳定等待时间越短。
图5所示为本发明实施例提供的优选的频率校准电路结构示意图。
假设控制字跳变方式有三种，分别为二分法跳变、1/4跳变法、加2减1跳变法。相应的，有四个待校准时钟稳定等待时间（T1～T4），其中，T1是进行频率校准之前的等待时间，用于确保待校准时钟稳定；T2是二分法跳变对应的等待时间，T3是1/4跳变法对应的等待时间，T4是加2减1跳变法对应的等待时间。如果PLL输出时钟跨度越大，需要的稳定时间越长，则T2>T3>T4；如果PLL输出时钟跨度越大，需要的稳定时间越短，则T2<T3<T4。
等待待校准时钟稳定电路控制待校准时钟稳定后，计数器控制电路触发参考时钟计数器和待校准时钟计数器开始计数。参考时钟计数器和待校准时钟计数器实时将计数值传送给计数值实时比较电路，由计数值实时比较电路对输入的两个计数值进行比较，其具体实现方式可以参照上述实施例的描述，这里不再赘述。当计数阈值>参考时钟计数器的计数值>待校准时钟计数器的计数值+1时，指示控制字输出电路增加控制字的值（即输出用于调高待校准时钟频率的控制字），还将两个时钟的计数值发送给控制字跳变方式选择电路；当参考时钟计数器的计数值+1<待校准时钟计数器的计数值<计数阈值时，指示控制字输出电路减小控制字的值（即输出用于调低待校准时钟频率的控制字），还将两个时钟的计数值发送给控制字跳变方式选择电路；当计数阈值=参考时钟计数器的计数值（即到达计数阈值，仍然无法判断两个计数器的计数值差异），指示控制字输出电路不改变控制字的值。控制字跳变方式选择电路根据接收到的两个计数值，确定两个时钟频率的差值，进而根据时钟频率的差值从上述三种控制字跳变方式中选择一种，将选择的控制字跳变方式通知给控制字输出电路，可选的，控制字跳变方式选择电路首先判断控制字累积跳变次数是否达到最大可跳变次数，只有未达到时，才进行控制字跳变方式的选择，否则通知计数器控制电路停止计数，结束频率校准流程。控制字输出电路中相应的状态机根据计数值实时比较电路的指示，输出相应的控制字以进行振荡器电容的调整，从而调节振荡器震荡频率（即待校准时钟频率）；如果输出的控制字发生跳变，则控制字累积跳变次数加1；如果控制字跳变方式选择电路不进行控制字累积跳变次数的判断，控制字输出电路实现该判断，且仅在控制字累积跳变次数未达到最大可跳变次数时，通知相应的状态机工作。
本发明实施例中，时钟频率的差值与控制字跳变方式的对应关系预先设定。例如，差值取值范围x1～x2对应二分法跳变，差值取值范围x2～x3对应1/4跳变法，差值取值范围x3～x4对应加2减1跳变法。其中，x1<x2<x3<x4。
本发明实施例中，如果控制字跳变方式选择电路选择二分法跳变方式，则控制字输出电路通知二分法状态机工作，如果选择1/4跳变法，则控制字输出电路通知1/4状态机工作，如果选择加2减1跳变法，则控制字输出电路通知加2减1状态机工作。
进一步的，如果控制字跳变方式选择电路选择二分法跳变方式，则将选择的控制字跳变方式通知给等待时钟稳定电路，等待时钟稳定电路确定待校准时钟稳定等待时间为T2；如果控制字跳变方式选择电路选择1/4跳变法，则将选择的控制字跳变方式通知给等待时钟稳定电路，等待时钟稳定电路确定待校准时钟稳定等待时间为T3；如果控制字跳变方式选择电路选择加2减1跳变法，则将选择的控制字跳变方式通知给等待时钟稳定电路，等待时钟稳定电路确定待校准时钟稳定等待时间为T4。其中，调节PLL时，如果PLL输出时钟跨度越大，稳定等待时间越长，那么，T2>T3>T4；如果PLL输出时钟跨度越大，稳定等待时间越短，那么，T2<T3<T4。
以二分法跳变为例，二分法状态机具体工作原理如下：如果计数值实时比较电路指示控制字输出电路增加控制字的值或减少控制字的值，则二分法状态机相应的增加或减少控制字的值，且本次输出的控制字的跳变步长为上一次跳变的控制字的跳变步长的1/2，如果计数值实时比较电路指示控制字输出电路不改变控制字的值，二分法状态机既可以不输出控制字，也可以输出没有改变的控制字。其中，控制字的初始值预先设定。
应当指出的是，如果没有图5中所示的控制字跳变方式选择电路，本发明实施例仍然可以实现，即采用固定的控制字跳变方式。相应的，控制字输出电路可以通过固定的一个控制字状态机实现。
本发明实施例提供的另一种频率校准方法如图6所示，具体包括如下操作：
步骤600、将待校准时钟计数器的计数值与参考时钟计数器的计数值进行比较。
其中，既可以采用本发明上述实施例提供的实施比较方式，对这两个计数器的计数值进行比较。也可以采用现有的比较方式实现，例如，同时在一段时间内对待校准时钟与参考时钟进行计数，通过判断哪个时钟计数器的计数值先到达预定数值，来比较这两个计数器的计数值。
步骤610、当控制字的累积跳变次数未达到最大可跳变次数时，根据待校准时钟频率与参考时钟频率的差值，从预设的N种控制字跳变方式中选择一种控制字跳变方式，其中，该差值越大，选择的控制字跳变方式的跳变步长越长，N为不小于2的整数。
其中，待校准时钟频率与参考时钟频率既可以按照上述实施例提供的方法进行实时比较，也可以按照现有方式进行比较。如果按现有方式进行比较，在确定有计数器的计数值先达到预定数值时，进一步计算两个时钟频率的差值。
步骤620、根据待校准时钟计数器的计数值与参考时钟计数器的计数值的比较结果，采用选择的控制字跳变方式输出用于调整待校准时钟频率的控制字。
本发明实施例提供的方法，根据待校准时钟频率与参考时钟频率的差值，灵活选择合适的控制字跳变方式。当差值越大，选择的控制字跳变方式的跳变步长越长，从而可以减少待校准时钟的调节次数，提高调节效率。
较佳地，选择控制字跳变方式后，还可以根据预先设定的控制字跳变方式与待校准时钟稳定等待时间的对应关系，确定与选择的控制字跳变方式对应的待校准时钟稳定等待时间，作为本次输出控制字调整待校准时钟频率后等待待校准时钟稳定的时间；其中，选择的控制字跳变方式的跳变步长越长，对应的待校准时钟稳定等待时间越长，或者，选择的控制字跳变方式的跳变步长越长，对应的待校准时钟稳定等待时间越短。
基于与方法同样的发明构思，本发明实施例还提供一种频率校准装置，如图7所示，具体包括：
计数比较模块701，用于将待校准时钟计数器的计数值与参考时钟计数器的计数值进行比较；
控制字跳变方式选择模块702，用于当控制字的累积跳变次数未达到最大可跳变次数时，根据待校准时钟频率与参考时钟频率的差值，从预设的N种控制字跳变方式中选择一种控制字跳变方式，其中，所述差值越大，选择的控制字跳变方式的跳变步长越长，所述N为不小于2的整数；
控制字输出模块703，用于根据待校准时钟计数器的计数值与参考时钟计数器的计数值的比较结果，采用选择的控制字跳变方式输出用于调整待校准时钟频率的控制字。
本发明实施例提供的装置，根据待校准时钟频率与参考时钟频率的差值，灵活选择合适的控制字跳变方式。当差值越大，选择的控制字跳变方式的跳变步长越长，从而可以减少待校准时钟的调节次数，提高调节效率。
较佳地，还包括等待时间确定模块，用于在所述控制字跳变方式选择模块选择控制字跳变方式后，根据预先设定的控制字跳变方式与待校准时钟稳定等待时间的对应关系，确定与选择的控制字跳变方式对应的待校准时钟稳定等待时间，作为本次输出控制字调整待校准时钟频率后等待待校准时钟稳定的时间；其中，选择的控制字跳变方式的跳变步长越长，对应的待校准时钟稳定等待时间越长，或者，选择的控制字跳变方式的跳变步长越长，对应的待校准时钟稳定等待时间越短。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (16)
1.一种频率校准方法，其特征在于，包括：
将待校准时钟计数器的计数值与参考时钟计数器的计数值进行实时比较；
当所述待校准时钟计数器与所述参考时钟计数器的计数值不同时，根据比较结果输出用于调整待校准时钟频率的控制字。
2.根据权利要求1所述的方法，其特征在于，将待校准时钟计数器的计数值与参考时钟计数器的计数值进行实时比较，包括：
在待校准时钟域，将所述待校准时钟计数器的计数值的格式由二进制数转换为格雷码；
在所述参考时钟域，将转换为格雷码的所述待校准时钟计数器的计数值进行用于消除亚稳态的延时后转换为二进制数；
在所述参考时钟域，将转换为二进制数的所述待校准时钟计数器的计数值进行用于控制时序的延时后，与进行了相同延时的参考时钟计数器的计数值进行比较。
3.根据权利要求1或2所述的方法，其特征在于，当所述待校准时钟计数器与所述参考时钟计数器的计数值不同时，根据比较结果输出用于调整待校准时钟频率的控制字，包括：
当所述参考时钟计数器的计数值大于所述待校准时钟计数器的计数值+1，但小于预设的计数阈值时，输出用于调高所述待校准时钟频率的控制字；
当所述待校准时钟计数器的计数值大于所述参考时钟计数器的计数值+1，但小于所述预设的计数阈值时，输出用于调低所述待校准时钟频率的控制字。
4.根据权利要求1或2所述的方法，其特征在于，根据比较结果输出用于调整待校准时钟频率的控制字，包括：
根据比较结果采用二分法输出用于调整待校准时钟频率的控制字；或者，
根据比较结果采用1/4跳变法输出用于调整待校准时钟频率的控制字；或者，
根据比较结果采用加2减1跳变法输出用于调整待校准时钟频率的控制字。
5.根据权利要求1或2所述的方法，其特征在于，根据比较结果输出用于调整待校准时钟频率的控制字之前，该方法还包括：
当控制字的累积跳变次数未达到最大可跳变次数时，根据待校准时钟频率与参考时钟频率的差值，从预设的N种控制字跳变方式中选择输出所述控制字所采用的控制字跳变方式，其中，所述差值越大，选择的跳变方式的跳变步长越长，所述N为不小于2的整数；
根据比较结果输出用于调整待校准时钟频率的控制字，包括：
根据比较结果采用选择的控制字跳变方式输出用于调整待校准时钟频率的控制字。
6.根据权利要求5所述的方法，其特征在于，选择控制字跳变方式后，该方法还包括：
根据预先设定的控制字跳变方式与待校准时钟稳定等待时间的对应关系，确定与选择的控制字跳变方式对应的待校准时钟稳定等待时间，作为本次输出控制字调整待校准时钟频率后等待待校准时钟稳定的时间；其中，选择的控制字跳变方式的跳变步长越长，对应的待校准时钟稳定等待时间越长，或者，选择的控制字跳变方式的跳变步长越长，对应的待校准时钟稳定等待时间越短。
7.一种频率校准方法，其特征在于，包括：
将待校准时钟计数器的计数值与参考时钟计数器的计数值进行比较；
当控制字的累积跳变次数未达到最大可跳变次数时，根据待校准时钟频率与参考时钟频率的差值，从预设的N种控制字跳变方式中选择一种控制字跳变方式，其中，所述差值越长，选择的控制字跳变方式的跳变步长越长，所述N为不小于2的整数；
根据所述待校准时钟计数器的计数值与参考时钟计数器的计数值的比较结果，采用选择的控制字跳变方式输出用于调整待校准时钟频率的控制字。
8.根据权利要求7所述的方法，其特征在于，选择控制字跳变方式后，该方法还包括：
根据预先设定的控制字跳变方式与待校准时钟稳定等待时间的对应关系，确定与选择的控制字跳变方式对应的待校准时钟稳定等待时间，作为本次输出控制字调整待校准时钟频率后等待待校准时钟稳定的时间；其中，选择的控制字跳变方式的跳变步长越长，对应的待校准时钟稳定等待时间越长，或者，选择的控制字跳变方式的跳变步长越长，对应的待校准时钟稳定等待时间越短。
9.一种频率校准装置，其特征在于，包括：
计数实时比较模块，将待校准时钟计数器的计数值与参考时钟计数器的计数值进行实时比较；
控制字输出模块，用于当所述待校准时钟计数器与所述参考时钟计数器的计数值不同时，根据比较结果输出用于调整待校准时钟频率的控制字。
10.根据权利要求9所述的装置，其特征在于，所述计数实时比较模块具体用于：
在待校准时钟域，将所述待校准时钟计数器的计数值的格式由二进制数转换为格雷码；
在所述参考时钟域，将转换为格雷码的所述待校准时钟计数器的计数值进行用于消除亚稳态的延时后转换为二进制数；
在所述参考时钟域，将转换为二进制数的所述待校准时钟计数器的计数值进行用于控制时序的延时后，与进行了相同延时的参考时钟计数器的计数值进行比较。
11.根据权利要求9或10所述的装置，其特征在于，所述控制字输出模块具体用于：
当所述参考时钟计数器的计数值大于所述待校准时钟计数器的计数值+1，但小于预设的计数阈值时，输出用于调高所述待校准时钟频率的控制字；
当所述待校准时钟计数器的计数值大于所述参考时钟计数器的计数值+1，但小于所述预设的计数阈值时，输出用于调低所述待校准时钟频率的控制字。
12.根据权利要求9或10所述的装置，其特征在于，所述控制字输出模块具体用于：
根据比较结果采用二分法输出用于调整待校准时钟频率的控制字；或者，
根据比较结果采用1/4跳变法输出用于调整待校准时钟频率的控制字；或者，
根据比较结果采用加2减1跳变法输出用于调整待校准时钟频率的控制字。
13.根据权利要求9或10所述的装置，其特征在于，根据比较结果输出用于调整待校准时钟频率的控制字之前，所述控制字输出模块还用于：
当控制字的累积跳变次数未达到最大可跳变次数时，根据待校准时钟频率与参考时钟频率的差值，从预设的N种控制字跳变方式中选择输出所述控制字所采用的控制字跳变方式，其中，所述差值越大，选择的控制字跳变方式的跳变步长越长，所述N为不小于2的整数；
根据比较结果输出用于调整待校准时钟频率的控制字时，所述控制字输出模块用于：根据比较结果采用选择的控制字跳变方式输出用于调整待校准时钟频率的控制字。
14.根据权利要求13所述的装置，其特征在于，还包括等待时间确定模块，用于在所述控制字输出模块选择控制字跳变方式后，根据预先设定的控制字跳变方式与待校准时钟稳定等待时间的对应关系，确定与选择的控制字跳变方式对应的待校准时钟稳定等待时间，作为本次输出控制字调整待校准时钟频率后等待待校准时钟稳定的时间；其中，选择的控制字跳变方式的跳变步长越长，对应的待校准时钟稳定等待时间越长，或者，选择的控制字跳变方式的跳变步长越长，对应的待校准时钟稳定等待时间越短。
15.一种频率校准装置，其特征在于，包括：
计数比较模块，用于将待校准时钟计数器的计数值与参考时钟计数器的计数值进行比较；
控制字跳变方式选择模块，用于当控制字的累积跳变次数未达到最大可跳变次数时，根据待校准时钟频率与参考时钟频率的差值，从预设的N种控制字跳变方式中选择一种控制字跳变方式，其中，所述差值越大，选择的控制字跳变方式的跳变步长越长，所述N为不小于2的整数；
控制字输出模块，用于根据所述待校准时钟计数器的计数值与参考时钟计数器的计数值的比较结果，采用选择的控制字跳变方式输出用于调整待校准时钟频率的控制字。
16.根据权利要求15所述的装置，其特征在于，还包括等待时间确定模块，用于在所述控制字跳变方式选择模块选择控制字跳变方式后，根据预先设定的控制字跳变方式与待校准时钟稳定等待时间的对应关系，确定与选择的控制字跳变方式对应的待校准时钟稳定等待时间，作为本次输出控制字调整待校准时钟频率后等待待校准时钟稳定的时间；其中，选择的控制字跳变方式的跳变步长越长，对应的待校准时钟稳定等待时间越长，或者，选择的控制字跳变方式的跳变步长越长，对应的待校准时钟稳定等待时间越短。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310671766.8A CN104702278A (zh) | 2013-12-10 | 2013-12-10 | 一种频率校准方法及装置 |
| PCT/CN2014/088791 WO2015085825A1 (zh) | 2013-12-10 | 2014-10-17 | 一种频率校准方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310671766.8A CN104702278A (zh) | 2013-12-10 | 2013-12-10 | 一种频率校准方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104702278A true CN104702278A (zh) | 2015-06-10 |
Family
ID=53349093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310671766.8A Pending CN104702278A (zh) | 2013-12-10 | 2013-12-10 | 一种频率校准方法及装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104702278A (zh) |
| WO (1) | WO2015085825A1 (zh) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105738695A (zh) * | 2016-04-14 | 2016-07-06 | 杭州中科微电子有限公司 | 一种时钟频率跟踪测量及误差估计实现方法和模块 |
| CN106656173A (zh) * | 2016-12-26 | 2017-05-10 | 上海迦美信芯通讯技术有限公司 | 一种振荡器的频率校准电路及其频率校准方法 |
| CN107066030A (zh) * | 2016-12-30 | 2017-08-18 | 深圳市鼎阳科技有限公司 | 一种信号源及其多频率输出补偿方法、系统 |
| CN107103144A (zh) * | 2017-05-08 | 2017-08-29 | 北京化工大学 | 基于fpga的仲裁型puf的布线延迟偏差快速校准方法 |
| CN107682010A (zh) * | 2017-11-07 | 2018-02-09 | 杭州城芯科技有限公司 | 基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路 |
| CN108230660A (zh) * | 2018-01-09 | 2018-06-29 | 广东美的制冷设备有限公司 | 控制方法及控制装置、存储介质及遥控器 |
| CN109211946A (zh) * | 2018-08-29 | 2019-01-15 | 苏州瑞迈斯医疗科技有限公司 | 校正X-ray探测器中的探测通道的方法 |
| CN111431526A (zh) * | 2020-04-17 | 2020-07-17 | 珠海泰特微电子股份有限公司 | 一种高精度振荡器校准系统及其快速校准方法 |
| CN111665431A (zh) * | 2020-04-26 | 2020-09-15 | 江西联智集成电路有限公司 | 芯片内部时钟源校准方法、装置、设备及介质 |
| CN112051889A (zh) * | 2020-08-27 | 2020-12-08 | 海光信息技术有限公司 | I2c总线的时钟频率自适应调整方法、主设备及设备系统 |
| CN112269424A (zh) * | 2020-11-19 | 2021-01-26 | 珠海零边界集成电路有限公司 | 一种芯片时钟频率校准方法、装置、设备和介质 |
| CN112332834A (zh) * | 2021-01-04 | 2021-02-05 | 南京芯视界微电子科技有限公司 | 激光雷达的时间数字转换器避免亚稳态的矫正方法及装置 |
| CN112636752A (zh) * | 2020-12-29 | 2021-04-09 | 北京奕斯伟计算技术有限公司 | 一种振荡器装置及振荡器频率校准方法 |
| CN113641214A (zh) * | 2021-08-24 | 2021-11-12 | 维沃移动通信有限公司 | 时钟校准电路、时钟校准方法及相关设备 |
| WO2022194133A1 (zh) * | 2021-03-19 | 2022-09-22 | 维沃移动通信有限公司 | 控制电路装置、电子设备、控制方法和可读存储介质 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111541450B (zh) * | 2020-06-19 | 2024-01-30 | 小华半导体有限公司 | 时钟自动校准电路及方法 |
| CN116318120B (zh) * | 2023-03-30 | 2024-05-03 | 归芯科技(深圳)有限公司 | Rc振荡时钟的校准电路、校准方法、芯片和电子设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030062956A1 (en) * | 2000-10-06 | 2003-04-03 | Gerd Rombach | A clock generator circuit with a pll having an output frequency cycled in a range to reduce unwanted radiation |
| CN102195646A (zh) * | 2010-03-18 | 2011-09-21 | 上海华虹Nec电子有限公司 | 时钟振荡器自动校准方法及电路 |
| CN102820885A (zh) * | 2012-07-13 | 2012-12-12 | 电子科技大学 | 一种时钟恢复控制器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2339753B1 (en) * | 2009-12-24 | 2012-07-04 | Nxp B.V. | A digital phase locked loop |
| CN102201801B (zh) * | 2010-03-23 | 2013-12-18 | 三星半导体(中国)研究开发有限公司 | 高精度振荡器及其自校准方法 |
| CN102761332A (zh) * | 2012-06-29 | 2012-10-31 | 深圳市九洲电器有限公司 | 一种时钟产生电路 |
-
2013
- 2013-12-10 CN CN201310671766.8A patent/CN104702278A/zh active Pending
-
2014
- 2014-10-17 WO PCT/CN2014/088791 patent/WO2015085825A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030062956A1 (en) * | 2000-10-06 | 2003-04-03 | Gerd Rombach | A clock generator circuit with a pll having an output frequency cycled in a range to reduce unwanted radiation |
| CN102195646A (zh) * | 2010-03-18 | 2011-09-21 | 上海华虹Nec电子有限公司 | 时钟振荡器自动校准方法及电路 |
| CN102820885A (zh) * | 2012-07-13 | 2012-12-12 | 电子科技大学 | 一种时钟恢复控制器 |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105738695A (zh) * | 2016-04-14 | 2016-07-06 | 杭州中科微电子有限公司 | 一种时钟频率跟踪测量及误差估计实现方法和模块 |
| CN106656173A (zh) * | 2016-12-26 | 2017-05-10 | 上海迦美信芯通讯技术有限公司 | 一种振荡器的频率校准电路及其频率校准方法 |
| CN107066030A (zh) * | 2016-12-30 | 2017-08-18 | 深圳市鼎阳科技有限公司 | 一种信号源及其多频率输出补偿方法、系统 |
| CN107066030B (zh) * | 2016-12-30 | 2020-01-14 | 深圳市鼎阳科技股份有限公司 | 一种信号源及其多频率输出补偿方法、系统 |
| CN107103144A (zh) * | 2017-05-08 | 2017-08-29 | 北京化工大学 | 基于fpga的仲裁型puf的布线延迟偏差快速校准方法 |
| CN107682010A (zh) * | 2017-11-07 | 2018-02-09 | 杭州城芯科技有限公司 | 基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路 |
| CN107682010B (zh) * | 2017-11-07 | 2024-06-04 | 杭州城芯科技有限公司 | 基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路 |
| CN108230660B (zh) * | 2018-01-09 | 2020-08-25 | 广东美的制冷设备有限公司 | 控制方法及控制装置、存储介质及遥控器 |
| CN108230660A (zh) * | 2018-01-09 | 2018-06-29 | 广东美的制冷设备有限公司 | 控制方法及控制装置、存储介质及遥控器 |
| CN109211946B (zh) * | 2018-08-29 | 2021-08-27 | 苏州瑞迈斯医疗科技有限公司 | 校正X-ray探测器中的探测通道的方法 |
| CN109211946A (zh) * | 2018-08-29 | 2019-01-15 | 苏州瑞迈斯医疗科技有限公司 | 校正X-ray探测器中的探测通道的方法 |
| CN111431526A (zh) * | 2020-04-17 | 2020-07-17 | 珠海泰特微电子股份有限公司 | 一种高精度振荡器校准系统及其快速校准方法 |
| CN111431526B (zh) * | 2020-04-17 | 2023-06-06 | 珠海泰特微电子股份有限公司 | 一种高精度振荡器校准系统及其快速校准方法 |
| CN111665431A (zh) * | 2020-04-26 | 2020-09-15 | 江西联智集成电路有限公司 | 芯片内部时钟源校准方法、装置、设备及介质 |
| CN111665431B (zh) * | 2020-04-26 | 2023-07-25 | 江西联智集成电路有限公司 | 芯片内部时钟源校准方法、装置、设备及介质 |
| CN112051889A (zh) * | 2020-08-27 | 2020-12-08 | 海光信息技术有限公司 | I2c总线的时钟频率自适应调整方法、主设备及设备系统 |
| CN112269424A (zh) * | 2020-11-19 | 2021-01-26 | 珠海零边界集成电路有限公司 | 一种芯片时钟频率校准方法、装置、设备和介质 |
| CN112636752A (zh) * | 2020-12-29 | 2021-04-09 | 北京奕斯伟计算技术有限公司 | 一种振荡器装置及振荡器频率校准方法 |
| CN112332834A (zh) * | 2021-01-04 | 2021-02-05 | 南京芯视界微电子科技有限公司 | 激光雷达的时间数字转换器避免亚稳态的矫正方法及装置 |
| WO2022194133A1 (zh) * | 2021-03-19 | 2022-09-22 | 维沃移动通信有限公司 | 控制电路装置、电子设备、控制方法和可读存储介质 |
| CN113641214A (zh) * | 2021-08-24 | 2021-11-12 | 维沃移动通信有限公司 | 时钟校准电路、时钟校准方法及相关设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015085825A1 (zh) | 2015-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104702278A (zh) | 一种频率校准方法及装置 | |
| JP6268020B2 (ja) | クロック生成方法および半導体装置 | |
| US8456242B2 (en) | Frequency locked loop | |
| US9614534B1 (en) | Digital delay-locked loop and locking method thereof | |
| US8378724B2 (en) | Controlling a frequency locked loop | |
| EP3332302B1 (en) | Power distribution network (pdn) droop/overshoot mitigation | |
| CN106788420B (zh) | 一种信号频率检测方法、装置及信号频率控制器 | |
| US20100260242A1 (en) | Time digital converter, digital pll frequency synthesizer, transceiver, and receiver | |
| US20210126643A1 (en) | Time measurement circuit, system having a pwm signal generator circuit and a time measurement circuit, and corresponding integrated circuit | |
| KR102123901B1 (ko) | 완전 디지털 위상 고정 루프 회로, 반도체 장치 및 휴대 정보 기기 | |
| CN104426537A (zh) | 用于评估控制环中的系统的性能的装置和方法 | |
| US9602115B1 (en) | Method and apparatus for multi-rate clock generation | |
| US9621040B2 (en) | PWM signal generator and switching power supply device having same | |
| US11171632B2 (en) | PWM signal generator circuit and related integrated circuit | |
| CN104579316A (zh) | 百分之五十占空比的可编程分频器 | |
| US8717073B2 (en) | Digital PLL circuit and clock generator | |
| US8472561B2 (en) | Receiver circuit | |
| CN111371523B (zh) | 一种时钟信号处理装置和方法 | |
| US7924966B2 (en) | Symmetry corrected high frequency digital divider | |
| CN107276584B (zh) | 振荡电路 | |
| JP6500550B2 (ja) | タイマ補正装置、タイマ補正方法及びタイマ補正プログラム | |
| JP2011160355A (ja) | Ｐｌｌロック検出回路、及びｐｌｌロック検出回路を有するｐｌｌシンセサイザ回路 | |
| JP2011049877A (ja) | クロック信号制御回路及びクロック信号制御方法 | |
| US8416906B2 (en) | Clock resynchronization circuit and method | |
| JP2015198294A (ja) | 発振装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150610 |