CN111665431B - 芯片内部时钟源校准方法、装置、设备及介质 - Google Patents

芯片内部时钟源校准方法、装置、设备及介质 Download PDF

Info

Publication number
CN111665431B
CN111665431B CN202010341084.0A CN202010341084A CN111665431B CN 111665431 B CN111665431 B CN 111665431B CN 202010341084 A CN202010341084 A CN 202010341084A CN 111665431 B CN111665431 B CN 111665431B
Authority
CN
China
Prior art keywords
frequency
chip
clock source
adjusting
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010341084.0A
Other languages
English (en)
Other versions
CN111665431A (zh
Inventor
周武林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Celfras Integrated Circuit Co ltd
Original Assignee
Jiangxi Celfras Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Celfras Integrated Circuit Co ltd filed Critical Jiangxi Celfras Integrated Circuit Co ltd
Priority to CN202010341084.0A priority Critical patent/CN111665431B/zh
Publication of CN111665431A publication Critical patent/CN111665431A/zh
Application granted granted Critical
Publication of CN111665431B publication Critical patent/CN111665431B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本公开提供了一种芯片内部时钟源校准方法、装置、设备及介质。所述方法包括：获取芯片内部时钟源的初始频率；将芯片内部时钟源的频率调整一个单位，得到调整后的第一频率；根据初始频率、第一频率以及目标频率计算调整跳变点；根据调整跳变点以及目标频率调整芯片内部时钟源的频率。利用调整跳变点调整芯片内部时钟源的频率，再小范围调整，提高了测试效率，减少了测试时间，降低了测试成本。

Description

芯片内部时钟源校准方法、装置、设备及介质
技术领域
本公开涉及芯片测试技术领域，具体地，涉及一种芯片内部时钟源校准方法、装置、设备及介质。
背景技术
芯片内部时钟源一般利用片上振荡器实现，具有体积小、成本低、可调节的优点。由于芯片制造工艺的差异，芯片在投入应用之前，需要对其内部时钟源进行精确的校准，使得芯片内部时钟源的频率达到预设的目标频率后，才能够正常使用。
相关技术中，通常采用逐步调整芯片内部时钟源的方法，其需要的校准时间很长，导致芯片的校准成本较高。因此，如何有效降低芯片内部时钟源的校准时间，降低校准成本是目前研究人员关心的问题。
发明内容
本公开鉴于上述问题，提供了一种芯片内部时钟源校准方法、装置、设备及介质，利用调整跳变点调整芯片内部时钟源的频率，再小范围调整，提高了校准效率，减少了校准时间，降低了校准成本。
本公开的一个方面提供了一种芯片内部时钟源校准方法，方法包括：获取所述芯片内部时钟源的初始频率；将所述芯片内部时钟源的频率调整一个单位，得到调整后的第一频率；根据所述初始频率、第一频率以及目标频率计算调整跳变点；根据所述调整跳变点以及目标频率调整所述芯片内部时钟源的频率。
可选地，所述根据所述调整跳变点以及目标频率调整所述芯片内部时钟源的频率，包括：将所述芯片内部时钟源的频率调整M个单位，得到调整后的第二频率，M等于所述调整跳变点的值；根据所述第二频率、目标频率调整所述芯片内部时钟源的频率。
可选地，所述根据所述第二频率、目标频率调整所述芯片内部时钟源的频率，包括：当所述第二频率与目标频率之间的差值高于预设范围时，将所述芯片内部时钟源的频率调高一个单位；当所述第二频率与目标频率之间的差值低于所述预设范围时，将所述芯片内部时钟源的频率调高一个单位；当所述第二频率与目标频率之间的差值在所述预设范围内时，保持所述芯片内部时钟源的频率不变。
可选地，所述预设范围由所述芯片的型号确定。
可选地，所述调整跳变点为：N＝(Ft-F1)/(F1-F0)，其中，N为所述调整跳变点，Ft为所述目标频率，F1为所述第一频率，F0为所述初始频率。
可选地，所述将所述芯片内部时钟源的频率调整一个单位，包括：根据所述目标频率与初始频率，将所述芯片内部时钟源的寄存器调高或调低一个单位。
可选地，所述获取所述芯片内部时钟源的初始频率，包括：获取频率测量单元所测得的所述芯片内部时钟源的初始频率。
本公开另一方面还提供了一种芯片内部时钟源校准装置，装置包括：获取模块，用于获取所述芯片内部时钟源的初始频率；第一调整模块，用于将所述芯片内部时钟源的频率调整一个单位，得到调整后的第一频率；计算模块，用于根据所述初始频率、第一频率以及目标频率计算调整跳变点；第二调整模块，用于根据所述调整跳变点以及目标频率调整所述芯片内部时钟源的频率。
本公开另一方面还提供了一种电子设备，其特征在于，包括：处理器；存储器，其存储有计算机可执行程序，该程序在被所述处理器执行时，使得所述处理器执行如上所述的芯片内部时钟源校准方法。
本公开另一方面还提供了一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如上所述的芯片内部时钟源校准方法。
附图说明
图1示意性示出了根据本公开实施例提供的芯片内部时钟源校准方法的流程图；
图2示意性示出了根据本公开实施例提供的芯片内部时钟源校准装置的框图；
图3示意性示出了根据本公开另一实施例提供的芯片内部时钟源校准装置的框图；
图4示意性示出了根据本公开的电子设备的框图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
图1示意性示出了根据本公开实施例提供的芯片内部时钟源校准方法的流程图。如图1所示，该校准方法包括操作S110-操作S140。
操作S110，获取芯片内部时钟源的初始频率。
本实施例中，可以利用频率测量单元测量芯片内部时钟源的频率。频率测量单元例如为频率测量仪、频率计等。进一步地，获取频率测量单元中测得的芯片内部时钟源的初始频率F0。芯片的初始频率F0例如为13.707MHz。
操作S120，将芯片内部时钟源的频率调整一个单位，得到调整后的第一频率。
根据目标频率与初始频率，将芯片内部时钟源的寄存器调高或调低一个单位，使得芯片内部时钟源的频率被调整至第一频率F1。目标频率Ft例如为15.5MHz。可以理解的是，由于生产工艺中误差的存在，芯片内部时钟源的频率很难精确调整至目标频率Ft，实际应用中只需将其频率调整至与目标频率Ft之间的差值在一较小的范围内即可，频率校准的目标范围例如为15.4MHz至15.6MHz。
具体地，当初始频率低于目标频率时，将芯片内部时钟源的寄存器调高一个单位；当初始频率高于目标频率时，将芯片内部时钟源的寄存器调低一个单位。
进一步地，将芯片内部时钟源的频率调整至第一频率之后，通过频率测量单元再次获取芯片内部时钟源的频率，获取到的第一频率F1例如为13.856MHz。由此可知，根据芯片内部时钟源的特性，调整一个单位频率寄存器，频率变化值Fs＝F1-F0＝0.149MHz。
操作S130，根据初始频率、第一频率以及目标频率计算调整跳变点。
调整跳变点N＝(Ft-F1)/(F1-F0)，其中，N为调整跳变点，Ft为目标频率，F1为第一频率，F0为初始频率。调整跳变点可以用来预估将芯片内部时钟源的频率从当前频率调整至目标频率寄存器需要调整的单位数。可以理解的是，由于N为整数，因此可以对(Ft-F1)/(F1-F0)取整后得到调整跳变点N，例如对(Ft-F1)/(F1-F0)或对(Ft-F1)/(F1-F0)向下取整后得到N，此外，也可以对(Ft-F1)/(F1-F0)进行四舍五入以得到整数N。
仍以上述初始频率F0为13.707MHz、第一频率F1为13.856MHz、目标频率Ft为15.5MHz为例，调整跳变点N＝11。
操作S140，根据调整跳变点以及目标频率调整芯片内部时钟源的频率。
根据本公开的实施例，操作S140包含子操作S140A-子操作S140B。
在子操作S140A中，将芯片内部时钟源的频率调整M个单位，得到调整后的第二频率，M等于调整跳变点的值N。
具体地，当第一频率低于目标频率时，将芯片内部时钟源的寄存器的频率调高M个单位；当第一频率高于目标频率时，将芯片内部时钟源的寄存器的频率调低M个单位，使得芯片内部时钟源的频率被调整至第二频率。
实际生产中，芯片内部时钟源的寄存器调高或调低一个单位时，每次调整后芯片内部时钟源频率的变化值并不固定，存在一定程度的变化。因此，将芯片内部时钟源的频率调整M个单位后，芯片内部时钟源的频率与目标频率之间的差值仍有可能不满足需求，需要执行子操作S140B，以对芯片内部时钟源的频率进行小范围调整。
在子操作S140B中，根据第二频率、目标频率调整芯片内部时钟源的频率。
具体地，当第二频率与目标频率之间的差值高于预设范围时，将芯片内部时钟源的频率调高一个单位；当第二频率与目标频率之间的差值低于预设范围时，将芯片内部时钟源的频率调高一个单位；当第二频率与目标频率之间的差值在预设范围内时，保持芯片内部时钟源的频率不变。预设范围由芯片的型号确定，对于一已知型号的芯片，其频率校准的目标范围也是确定的，上述预设范围也是确定的，预设范围例如为-0.1MHz至0.1MHz。进一步地，还可以根据芯片的应用电路、环境等确定上述预设范围。
仍以上述初始频率F0为13.707MHz、第一频率F1为13.856MHz、目标频率Ft为15.5MHz、频率校准的目标范围为[15.4MHz，15.6MHz]的芯片为例，表1示出了该芯片内部时钟源的寄存器的单位与芯片内部时钟源频率的对应关系。
表1
寄存器 频率/MHz 寄存器 频率/MHz 寄存器 频率/MHz
0 13.707 6 14.569 12 15.465
1 13.856 7 14.730 13 15.596
2 14.007 8 14.906 14 15.756
3 14.147 9 15.017 15 15.859
4 14.258 10 15.167 - -
5 14.420 11 15.286 - -
参阅表1，可以看出，芯片内部时钟源的寄存器调高或调低一个单位，频率的变化值并不固定，存在一定程度的变化。本实施例中，将芯片内部时钟源的寄存器调高11个单位之后，芯片内部时钟源的寄存器处于12，此时，芯片内部时钟源的频率为15.465MHZ，刚好处于该芯片频率校准的目标范围[15.4MHz，15.6MHz]内，芯片频率校准完成。上述测试中，累计测试了寄存器在0、1、12这三种状态，累计花费三个时间单元，缩短了测试时间，提高了测试效率。
此外，当执行上述子操作S140A之后，芯片内部时钟源的可能不在芯片频率校准的目标范围内，即上述第二频率与目标频率之间的差值不在预设范围内。可以理解的是，芯片内部时钟源的寄存器调高或调低一个单位时，每次调整后芯片内部时钟源频率的变化值区别并不会太大，因此，第二频率并不会太偏离目标频率，只需要根据第二频率与目标频率将芯片内部时钟源的寄存器调高或调低一个单位，便可将芯片内部时钟源的频率调整至芯片频率校准的目标范围内。此情况下，只需要四个时间单元即可完成芯片内部时钟源校准，仍极大的缩短了测试时间。
进一步地，为了确保芯片内部时钟源的频率调整至芯片频率校准的目标范围内，还可以在执行完子操作S140B之后，再次获取芯片内部时钟源的频率，并再次执行子操作S140B，直至芯片内部时钟源的频率在频率校准的目标范围内。
图2示意性示出了根据本公开实施例提供的芯片内部时钟源校准装置的框图。如图2所示，该芯片内部时钟源校准装置200包括获取模块210、第一调整块220、计算模块230以及第二调整模块240。
获取模块210例如执行操作S130，用于获取芯片内部时钟源的初始频率。
第一调整块220例如执行操作S120，用于将芯片内部时钟源的频率调整一个单位，得到调整后的第一频率。
计算模块230例如执行操作S130，用于根据初始频率、第一频率以及目标频率计算调整跳变点。
第二调整模块240例如执行操作S140，用于根据调整跳变点以及目标频率调整芯片内部时钟源的频率。
图3示意性示出了根据本公开另一实施例提供的芯片内部时钟源校准装置的框图。如图3所示，该芯片内部时钟源校准装置300包括嵌入式中央处理器310、频率测量单元320以及显示单元330。
频率测量单元320用于测量芯片内部时钟源的频率，并将测到的频率发送至嵌入式中央处理器310。嵌入式中央处理器310根据频率测量单元320测得的频率，调整芯片内部时钟源的寄存器，具体地，嵌入式中央处理器310执行图1所示实施例中的芯片内部时钟源校准方法来调整芯片内部时钟源的寄存器。显示单元330用于显示芯片内部时钟源的校准结果。
可以理解的是，获取模块210、第一调整块220、计算模块230、第二调整模块240、嵌入式中央处理器310、频率测量单元320以及显示单元330可以合并在一个模块中实现，或者其中的任意一个模块可以被拆分成多个模块。或者，这些模块中的一个或多个模块的至少部分功能可以与其他模块的至少部分功能相结合，并在一个模块中实现。根据本公开的实施例，获取模块210、第一调整块220、计算模块230、第二调整模块240、嵌入式中央处理器310、频率测量单元320以及显示单元330中的至少一个可以至少被部分地实现为硬件电路，例如现场可编程门阵列(FPGA)、可编程逻辑阵列(PLA)、片上系统、基板上的系统、封装上的系统、专用集成电路(ASIC)，或可以以对电路进行集成或封装的任何其他的合理方式等硬件或固件来实现，或以软件、硬件以及固件三种实现方式的适当组合来实现。或者，获取模块210、第一调整块220、计算模块230、第二调整模块240、嵌入式中央处理器310、频率测量单元320以及显示单元330中的至少一个可以至少被部分地实现为计算机程序模块，当该程序被计算机运行时，可以执行相应模块的功能。
附图中的流程图和框图，图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图或流程图中的每个方框、以及框图或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
如图4所示，电子设备400包括处理器410、计算机可读存储介质420。该电子设备400可以执行上面参考图1描述的方法，以进行芯片内部时钟源校准。
具体地，处理器410例如可以包括通用微处理器、指令集处理器和/或相关芯片组和/或专用微处理器(例如，专用集成电路(ASIC))，等等。处理器410还可以包括用于缓存用途的板载存储器。处理器410可以是用于执行参考图1描述的根据本公开实施例的方法流程的不同动作的单一处理单元或者是多个处理单元。
计算机可读存储介质420，例如可以是能够包含、存储、传送、传播或传输指令的任意介质。例如，可读存储介质可以包括但不限于电、磁、光、电磁、红外或半导体系统、装置、器件或传播介质。可读存储介质的具体示例包括：磁存储装置，如磁带或硬盘(HDD)；光存储装置，如光盘(CD-ROM)；存储器，如随机存取存储器(RAM)或闪存；和/或有线/无线通信链路。
计算机可读存储介质420可以包括计算机程序421，该计算机程序421可以包括代码/计算机可执行指令，其在由处理器410执行时使得处理器410执行例如上面结合图1所描述的方法流程及其任何变形。
计算机程序421可被配置为具有例如包括计算机程序模块的计算机程序代码。例如，在示例实施例中，计算机程序421中的代码可以包括一个或多个程序模块，例如包括421A、模块421B、……。应当注意，模块的划分方式和个数并不是固定的，本领域技术人员可以根据实际情况使用合适的程序模块或程序模块组合，当这些程序模块组合被处理器410执行时，使得处理器410可以执行例如上面结合图1所描述的方法流程及其任何变形。
根据本公开的实施例，计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本公开中，计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、有线、光缆、射频信号等等，或者上述的任意合适的组合。
本领域技术人员可以理解，本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合或/或结合，即使这样的组合或结合没有明确记载于本公开中。特别地，在不脱离本公开精神和教导的情况下，本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本公开的范围。
尽管已参照本公开的特定示例性实施例示出并描述本公开，但是本领域技术人员应该理解，在不背离所附权利要求及其等同物限定的本公开的精神和范围的情况下，可以对本公开进行形式和细节上的多种改变。因此，本公开的范围不应该限于上述实施例，而是应该不仅由所附权利要求来进行确定，还由所附权利要求的等同物来进行限定。

Claims (7)

1.一种芯片内部时钟源校准方法，其特征在于，方法包括：
获取所述芯片内部时钟源的初始频率；
将所述芯片内部时钟源的频率调整一个单位，得到调整后的第一频率；
根据所述初始频率、第一频率以及目标频率计算调整跳变点；
根据所述调整跳变点以及目标频率调整所述芯片内部时钟源的频率；
所述调整跳变点为：
N＝(Ft-F1)/(F1-F0)
其中，N为所述调整跳变点，Ft为所述目标频率，F1为所述第一频率，F0为所述初始频率；
所述根据所述调整跳变点以及目标频率调整所述芯片内部时钟源的频率，包括：
将所述芯片内部时钟源的频率调整M个单位，得到调整后的第二频率，M等于所述调整跳变点的值；
其中，当第一频率低于目标频率时，将芯片内部时钟源的寄存器的频率调高M个单位；当第一频率高于目标频率时，将芯片内部时钟源的寄存器的频率调低M个单位，使得芯片内部时钟源的频率被调整至第二频率；
所述根据所述调整跳变点以及目标频率调整所述芯片内部时钟源的频率，还包括：
根据所述第二频率、目标频率调整所述芯片内部时钟源的频率；
所述根据所述第二频率、目标频率调整所述芯片内部时钟源的频率，包括：
当所述第二频率与目标频率之间的差值高于预设范围时，将所述芯片内部时钟源的频率调低一个单位；
当所述第二频率与目标频率之间的差值低于所述预设范围时，将所述芯片内部时钟源的频率调高一个单位；
当所述第二频率与目标频率之间的差值在所述预设范围内时，保持所述芯片内部时钟源的频率不变。
2.根据权利要求1所述的芯片内部时钟源校准方法，其特征在于，所述预设范围由所述芯片的型号确定。
3.根据权利要求1所述的芯片内部时钟源校准方法，其特征在于，所述将所述芯片内部时钟源的频率调整一个单位，包括：
根据所述目标频率与初始频率，将所述芯片内部时钟源的寄存器调高或调低一个单位。
4.根据权利要求1所述的芯片内部时钟源校准方法，其特征在于，所述获取所述芯片内部时钟源的初始频率，包括：
获取频率测量单元所测得的所述芯片内部时钟源的初始频率。
5.一种芯片内部时钟源校准装置，其特征在于，装置包括：
获取模块，用于获取所述芯片内部时钟源的初始频率；
第一调整模块，用于将所述芯片内部时钟源的频率调整一个单位，得到调整后的第一频率；
计算模块，用于根据所述初始频率、第一频率以及目标频率计算调整跳变点；
第二调整模块，用于根据所述调整跳变点以及目标频率调整所述芯片内部时钟源的频率；
所述调整跳变点为：
N＝(Ft-F1)/(F1-F0)
其中，N为所述调整跳变点，Ft为所述目标频率，F1为所述第一频率，F0为所述初始频率；
所述第二调整模块包括：将所述芯片内部时钟源的频率调整M个单位，得到调整后的第二频率，M等于所述调整跳变点的值；其中，当第一频率低于目标频率时，将芯片内部时钟源的寄存器的频率调高M个单位；当第一频率高于目标频率时，将芯片内部时钟源的寄存器的频率调低M个单位，使得芯片内部时钟源的频率被调整至第二频率；
所述第二调整模块还包括：根据所述第二频率、目标频率调整所述芯片内部时钟源的频率；所述根据所述第二频率、目标频率调整所述芯片内部时钟源的频率，包括：当所述第二频率与目标频率之间的差值高于预设范围时，将所述芯片内部时钟源的频率调低一个单位；当所述第二频率与目标频率之间的差值低于所述预设范围时，将所述芯片内部时钟源的频率调高一个单位；当所述第二频率与目标频率之间的差值在所述预设范围内时，保持所述芯片内部时钟源的频率不变。
6.一种电子设备，其特征在于，包括：
处理器；
存储器，其存储有计算机可执行程序，该程序在被所述处理器执行时，使得所述处理器执行如权利要求1-4中任一项所述的芯片内部时钟源校准方法。
7.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1-4中任一项所述的芯片内部时钟源校准方法。
CN202010341084.0A 2020-04-26 2020-04-26 芯片内部时钟源校准方法、装置、设备及介质 Active CN111665431B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010341084.0A CN111665431B (zh) 2020-04-26 2020-04-26 芯片内部时钟源校准方法、装置、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010341084.0A CN111665431B (zh) 2020-04-26 2020-04-26 芯片内部时钟源校准方法、装置、设备及介质

Publications (2)

Publication Number Publication Date
CN111665431A CN111665431A (zh) 2020-09-15
CN111665431B true CN111665431B (zh) 2023-07-25

Family

ID=72382884

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010341084.0A Active CN111665431B (zh) 2020-04-26 2020-04-26 芯片内部时钟源校准方法、装置、设备及介质

Country Status (1)

Country Link
CN (1) CN111665431B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113377155B (zh) * 2021-06-08 2023-06-09 深圳市汇顶科技股份有限公司 时钟校准方法、装置和电子设备
CN114167942B (zh) * 2021-11-03 2024-05-07 珠海格力电器股份有限公司 芯片内部时钟频率校准方法，计算机设备及可读存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104679098A (zh) * 2013-11-29 2015-06-03 上海华虹集成电路有限责任公司 微控制器时钟频率自动校准电路
CN104702278A (zh) * 2013-12-10 2015-06-10 炬芯（珠海）科技有限公司 一种频率校准方法及装置
CN105738800A (zh) * 2016-01-30 2016-07-06 大连理工大学 基于单双跳变的低功耗确定性bist及种子压缩方法
CN111026232A (zh) * 2019-11-08 2020-04-17 深圳市汇顶科技股份有限公司 时钟校准方法、芯片、电子设备

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396545B1 (en) * 1999-03-01 2002-05-28 Koninklijki Philips Electronics N.V. Method for digital synchronization of video signals
US6618456B1 (en) * 1999-10-21 2003-09-09 Semtech Corporation Asynchronous timing oscillator re-synchronizer and method
US7548125B2 (en) * 2004-03-22 2009-06-16 Mobius Microsystems, Inc. Frequency calibration for a monolithic clock generator and timing/frequency reference
US7221298B1 (en) * 2005-12-08 2007-05-22 Teradyne, Inc. Calibration circuitry
CN102819282B (zh) * 2012-07-26 2016-02-24 大唐微电子技术有限公司 一种时钟恢复电路装置及相应的方法
CN103916181B (zh) * 2012-12-31 2017-04-19 于佳亮 一种检测sdh光传输网络频率同步性能的方法
FR3018970B1 (fr) * 2014-03-20 2016-03-25 Inside Secure Procede et circuit d'ajustement de la frequence d'un signal d'horloge
CN106292839B (zh) * 2016-08-11 2019-05-31 上海东软载波微电子有限公司 实时时钟补偿电路及校准方法、装置
CN106656120B (zh) * 2016-11-18 2019-09-20 珠海格力电器股份有限公司 时钟补偿电路、时钟电路和微控制器
CN106849942B (zh) * 2016-12-29 2020-10-16 北京时代民芯科技有限公司 一种超高速低抖动多相位时钟电路
CN108037656A (zh) * 2017-11-13 2018-05-15 深圳还是威健康科技有限公司 实时时钟芯片校准方法、装置及终端设备
US10693479B2 (en) * 2018-05-15 2020-06-23 Perceptia Ip Pty Ltd Phase accumulator with improved accuracy
CN108880700B (zh) * 2018-05-31 2019-12-27 Oppo（重庆）智能科技有限公司 时钟信号的频率跳变方法、频率跳变装置及移动终端
CN109687867B (zh) * 2018-11-30 2023-04-07 珠海慧联科技有限公司 一种无晶振usb设备时钟校准方法及校准电路
CN109581856B (zh) * 2018-12-13 2020-09-29 国电南瑞科技股份有限公司 一种基于高性能晶振频率校准的对时守时方法
CN109752642A (zh) * 2018-12-20 2019-05-14 深圳市科陆电子科技股份有限公司 一种时钟模块校准方法及其系统、设备、存储介质
CN110308762A (zh) * 2019-06-21 2019-10-08 广芯微电子（广州）股份有限公司 一种芯片内部时钟源的时钟频率校准方法
CN110324026A (zh) * 2019-06-21 2019-10-11 广芯微电子（广州）股份有限公司 一种芯片内部时钟源的时钟频率检测方法
CN110887992A (zh) * 2019-11-11 2020-03-17 上海华虹集成电路有限责任公司 一种时钟频率检测电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104679098A (zh) * 2013-11-29 2015-06-03 上海华虹集成电路有限责任公司 微控制器时钟频率自动校准电路
CN104702278A (zh) * 2013-12-10 2015-06-10 炬芯（珠海）科技有限公司 一种频率校准方法及装置
CN105738800A (zh) * 2016-01-30 2016-07-06 大连理工大学 基于单双跳变的低功耗确定性bist及种子压缩方法
CN111026232A (zh) * 2019-11-08 2020-04-17 深圳市汇顶科技股份有限公司 时钟校准方法、芯片、电子设备

Also Published As

Publication number Publication date
CN111665431A (zh) 2020-09-15

Similar Documents

Publication Publication Date Title
CN109444717B (zh) 新型在片s参数误差校准方法和装置
US10903897B2 (en) Control method, unmanned aerial vehicle, and remote control device
CN111665431B (zh) 芯片内部时钟源校准方法、装置、设备及介质
US9606212B1 (en) Systems and methods for time/frequency indexed pulse calibrations for vector network analyzers
US8630591B1 (en) Calibration methods for RF receiver gain ranging systems
US10673522B2 (en) Method, device and system for antenna delay calibration
CN107272821A (zh) 实时时钟校准方法及装置、存储介质、电子设备
US20200322068A1 (en) Method of calibrating an antenna system
CN109444547B (zh) 基于二端口网络的rfid芯片阻抗测量方法及装置
CN104678340A (zh) 一种磁强计测量误差纠正方法及系统
DE112014002598T5 (de) Vollautomatisierte Kalibrierung für akustische Pyrometrie
WO2020249067A1 (zh) 一种晶体振荡器校准方法、装置、终端设备及存储介质
CN114584228A (zh) 一种wifi生产测试校准系统、方法及电子设备
CN113253190A (zh) 一种分布式系统的射频通道全频段幅度校正的方法
US20130259100A1 (en) Information processing apparatus, testing method, and computer-readable recording medium having stored therein testing program
CN111337820A (zh) 数字芯片扫描链测试方法、装置、设备及介质
US20210235570A1 (en) Filament current control method and apparatus
US20090192750A1 (en) Parallel testing system with shared golden calibration table and method thereof
US20210138873A1 (en) Deterioration diagnosis device, deterioration diagnosis method and computer readable medium
US20020194560A1 (en) Method of and apparatus for testing a serial differential/mixed signal device
CN109525331B (zh) 一种射频链路的线性校准方法及装置
US20180188311A1 (en) Method of testing semiconductor devices and system for testing semiconductor devices
CN110895645B (zh) 目标修正码确定方法、装置、电子设备及存储介质
CN106685541A (zh) 一种基于无线网络模式的wifi产品校准测试系统和方法
CN113552557B (zh) 飞行时间相机的测距校准方法、装置及设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant