CN111026232A - 时钟校准方法、芯片、电子设备 - Google Patents

Abstract

本申请部分实施例提供了一种时钟校准方法、芯片、电子设备。时钟校准方法，包括：通过计数模块接收外部时钟和内部时钟的其中之一作为工作时钟，将外部时钟和内部时钟的其中另一个作为被计数时钟，并对被计数时钟进行计数；根据计数模块测量的被计数时钟输出的信号在多个周期内的计数个数与外部时钟的时钟频率，计算内部时钟的当前时钟频率；根据当前时钟频率与预设的期望时钟频率，调节内部时钟的时钟频率。采用本申请的实施例，实现了内部时钟的自动校准。

Description

时钟校准方法、芯片、电子设备

技术领域

本申请涉及计算机技术领域，特别涉及一种时钟校准方法、芯片、电子设备。

背景技术

目前，单片机芯片所用的工作时钟分为两种，包括：一种是利用外部振荡器提供的时钟，外部振荡器称为外部时钟，另一种是利用内部振荡器提供的时钟，内部振荡器称为内部时钟。

内部时钟会在芯片出厂前进行一次校准，但是内部时钟本身的特性与生产工艺会导致内部时钟的时钟频率易受环境温度及电压变化而产生偏移，且内部时钟产生的时钟频率会出现不同程度的抖动，即频率跳变，时钟信号每个周期的长度不同。

发明内容

本申请部分实施例的目的在于提供一种时钟校准方法、芯片、电子设备，实现了内部时钟的自动校准。

本申请实施例提供了一种时钟校准方法，包括：通过计数模块接收外部时钟和内部时钟的其中之一作为工作时钟，将外部时钟和内部时钟的其中另一个作为被计数时钟，并对被计数时钟进行计数；根据计数模块测量的被计数时钟输出的信号在多个周期内的计数个数与外部时钟的时钟频率，计算内部时钟的当前时钟频率；根据当前时钟频率与预设的期望时钟频率，调节内部时钟的时钟频率。

本申请实施例还提供了一种芯片，包括：处理器、比较器、内部时钟、计数模块、频率调整器；芯片连接于外部时钟；处理器用于通过计数模块接收外部时钟和内部时钟的其中之一作为工作时钟，将外部时钟和内部时钟的其中另一个作为被计数时钟，并对被计数时钟进行计数；比较器用于根据计数模块测量的被计数时钟输出的信号在多个周期内的计数个数与外部时钟的时钟频率，计算内部时钟的当前时钟频率；频率调整器用于根据当前时钟频率与预设的期望时钟频率，调节内部时钟的时钟频率。

本申请实施例还提供了一种电子设备，包括上述芯片。

本申请实施例现对于现有技术而言，首先通过计数模块接收外部时钟和内部时钟的其中之一作为工作时钟，将外部时钟和内部时钟的其中另一个作为被计数时钟，继而利用计数模块对被计数时钟进行计数，计数模块能够测量被计数时钟输出的信号在多个周期内的计数个数，继而可以根据该计数个数与外部时钟的时钟频率，计算得到内部时钟的当前时钟频率，并根据预设的期望时钟频率与该当前时钟频率，调节内部时钟的时钟频率，以使内部时钟的时钟频率为期望时钟频率，即实现了内部时钟的自动校准；同时在芯片出厂之后，仍然能够对芯片中的内部时钟进行校准，并且无需人工干预。

例如，在根据计数模块测量的被计数时钟输出的信号在多个周期内的计数个数与外部时钟的时钟频率，计算内部时钟的当前时钟频率之前，还包括：对被计数时钟输出的信号进行分频处理；根据计数模块测量的被计数时钟输出的信号在多个周期内的计数个数与外部时钟的时钟频率，计算内部时钟的当前时钟频率，具体为：根据计数模块测量的经过分频处理的信号在多个周期内的计数个数与外部时钟的时钟频率，计算内部时钟的当前时钟频率。本实施方式中，对被计数时钟输出的信号进行分频处理，以使被计数时钟输出的信号的频率远低于计数模块的工作时钟的时钟频率，即使得被计数时钟的时钟频率低于计数模块的工作时钟的时钟频率，从而提升了计算得到的内部时钟的当前时钟频率的准确度，继而提升了校准的精度。

例如，通过计数模块接收外部时钟和内部时钟的其中之一作为工作时钟，将外部时钟和内部时钟的其中另一个作为被计数时钟，包括：根据内部时钟的期望时钟频率与外部时钟的时钟频率，确定出被计数时钟与计数模块的工作时钟。本实施方式提供了通过计数模块接收外部时钟和内部时钟的其中之一作为工作时钟，将外部时钟和内部时钟的其中另一个作为被计数时钟的一种具体实现方式。

例如，根据内部时钟的期望时钟频率与外部时钟的时钟频率，确定出被计数时钟与计数模块的工作时钟，包括：判断内部时钟的期望时钟频率与外部时钟的时钟频率的大小关系；若内部时钟的期望时钟频率大于外部时钟的时钟频率，将内部时钟作为计数模块的工作时钟，且将外部时钟作为被计数时钟；若内部时钟的期望时钟频率小于外部时钟的时钟频率，将外部时钟作为计数模块的工作时钟，且将内部时钟作为被计数时钟。本实施方式中，从外部时钟与内部时钟中，选择时钟频率较大的时钟作为计数模块的工作时钟，并选择时钟频率较小的时钟作为被计数时钟，增大了被计数时钟的时钟频率与计数模块的工作时钟的时钟频率的差值，进一步提升了校准的精度。

例如，内部时钟为计数模块的工作时钟，且外部时钟为被计数时钟；根计算内部时钟的当前时钟频率的公式为：F_内＝F_外*Count/(n*div)；其中，F_内表示内部时钟的当前时钟频率、F_外表示外部时钟的时钟频率、Count表示计数个数、n表示计数模块测量的信号的周期数、div表示分频处理的分频数。

例如，外部时钟为计数模块的工作时钟，且内部时钟为被计数时钟；计算内部时钟的当前时钟频率的公式为：F_内＝F_外*n*div/Count；其中，F_内表示内部时钟的当前时钟频率、F_外表示外部时钟的时钟频率、Count表示计数个数、n表示计数模块测量的信号的周期数，div表示分频处理的分频数。

例如，根据计数模块测量的被计数时钟输出的信号在多个周期内的计数个数与外部时钟的时钟频率，计算内部时钟的当前时钟频率，包括：根据计数模块测量的被计数时钟输出的信号在多个周期内的计数个数与外部时钟的时钟频率，连续计算内部时钟的多个时钟频率；计算多个时钟频率的均值作为当前时钟频率。本实施方式中，计算内部时钟的多个时钟频率的均值作为内部时钟的当前时钟频率，从而提升了计算得到的内部时钟的当前时钟频率的准确度，继而提升了校准的精度。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1是根据本申请第一实施例中的时钟校准方法的具体流程图；

图2是根据本申请第二实施例中的时钟校准方法的具体流程图；

图3是根据本申请第三实施例中的时钟校准方法的具体流程图；

图4是根据本申请第三实施例中的从外部时钟与待校准的内部时钟中确定出被计数时钟与计数模块的工作时钟这一步骤的具体流程图；

图5是根据本申请第四实施例中的时钟校准方法的具体流程图；

图6是根据本申请第五实施例中的芯片的方框图；

图7是根据本申请第六实施例中的芯片的方框图；

图8是根据本申请第七实施例中的芯片的方框图，其中内部时钟为计数模块的工作时钟，且外部时钟为被计数时钟；

图9是根据本申请第七实施例中的芯片的方框图，其中外部时钟为计数模块的工作时钟，且内部时钟为被计数时钟。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请部分实施例进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。以下各个实施例的划分是为了描述方便，不应对本发明的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。

本申请第一实施例涉及一种时钟校准方法，用于对芯片的内部时钟进行校准，能够将内部时钟的频率调整为预设的期望频率，内部时钟可以为RC振荡器。芯片内一般还包括处理器与计数模块，计数模块可以为计数器；芯片还连接于外部时钟，外部时钟提供的时钟频率对温度变化、电压变化不敏感，且不需要单独进行校准，外部时钟可以为稳定时钟或晶体振荡器。

本申请第一实施例的时钟校准方法的具体流程图如图1所示。

步骤101，通过计数模块接收外部时钟和内部时钟的其中之一作为工作时钟，将外部时钟和内部时钟的其中另一个作为被计数时钟，并对被计数时钟进行计数。

具体而言，芯片内的处理器可以从外部时钟与内部时钟中选择一个作为计数模块的工作时钟，然后将另一个作为被计数时钟，被计数时钟用于输出时钟信号到计数模块，处理器则可以通过计数模块对被计数时钟进行计数。

需要说明的是，本实施例中，也可以预设外部时钟和内部时钟的其中之一作为计数模块的工作时钟，并将二者中的另一个作为被计数时钟，从而无需每次都重新选择。

步骤102，根据计数模块测量的被计数时钟输出的信号在多个周期内的计数个数与外部时钟的时钟频率，计算内部时钟的当前时钟频率。

具体而言，计数模块接收被计数时钟输出的信号，并使用输入捕捉功能获取该信号的频率，继而得到该信号的周期，从而能够测量该信号的多个周期内的计数个数；具体的，计数模块中预设了计数的周期数n，从接收到信号之后开始统计信号的周期数，同时以工作时钟的频率作为基准频率开始计数，当统计的周期数达到n时，计数模块同时停止计数，从而得到了信号在多个周期内的计数个数，继而可以根据该计数个数与外部时钟的时钟频率，计算出内部时钟的当前时钟频率。

其中，外部时钟的时钟频率的获取方式可以为：芯片的各个引脚所能够连接的模块的频率是已知的，从而外部时钟所连接的引脚规定的频率即为外部时钟的时钟频率。

步骤103，根据当前时钟频率与预设的期望时钟频率，调节内部时钟的时钟频率。

具体而言，处理器中设定有内部时钟的期望时钟频率，根据该期望时钟频率与内部时钟的当前时钟频率，调节时钟的时钟频率，以使内部时钟的时钟频率为期望时钟频率。

需要说明的是，本实施例中，可以按照预设的周期对内部时钟的时钟频率进行调整，也可以在计算出的内部时钟的当前时钟频率与预设的期望时钟频率的差值大于预设的阈值时，再对内部时钟的时钟频率进行调整。

本实施例相对于现有技术而言，首先通过计数模块接收外部时钟和内部时钟的其中之一作为工作时钟，将外部时钟和内部时钟的其中另一个作为被计数时钟，继而利用计数模块对被计数时钟进行计数，计数模块能够测量被计数时钟输出的信号在多个周期内的计数个数，继而可以根据该计数个数与外部时钟的时钟频率，计算得到内部时钟的当前时钟频率，并根据预设的期望时钟频率与该当前时钟频率，调节内部时钟的时钟频率，以使内部时钟的时钟频率为期望时钟频率，即实现了内部时钟的自动校准；同时在芯片出厂之后，仍然能够对芯片中的内部时钟进行校准，并且无需人工干预。

本申请第二实施例涉及一种时钟校准方法，本实施方式是在第一实施方式基础上的改进，主要改进之处在于：对被计数时钟输出的信号进行分频处理，提升了校准的精度。

本实施例中的时钟校准方法的具体流程如图2所示。

步骤201，通过计数模块接收外部时钟和内部时钟的其中之一作为工作时钟，将外部时钟和内部时钟的其中另一个作为被计数时钟，并对被计数时钟进行计数。此步骤与第一实施例中的步骤101类似，此处不再赘述。

步骤202，对被计数时钟输出的信号进行分频处理。

具体而言，芯片内部还可以包括分频器，分频器连接在被计数时钟与计数模块之间，用于对被计数时钟输出的信号进行分频处理，以div表示分频处理的分频数，以F_被表示被计数时钟输出的信号的频率，则分频处理后得到的信号的频率F_分＝F_被/div；其中，分频处理的分频数div可以按照需求设定。

步骤203，根据计数模块测量的经过分频处理的信号在多个周期内的计数个数与外部时钟的时钟频率，计算内部时钟的当前时钟频率。

具体而言，计数模块接收经过分频处理后的被计数时钟输出的信号，并使用输入捕捉功能获取该信号的频率，继而得到该信号的周期，从而能够测量该信号的多个周期内的计数个数；具体的，计数模块中预设了计数的周期数n，从接收到信号之后开始统计信号的周期数，同时以工作时钟的频率作为基准频率开始计数，当统计的周期数达到n时，计数模块同时停止计数，从而得到了信号在多个周期内的计数个数，继而可以根据该计数个数与外部时钟的时钟频率，计算出内部时钟的当前时钟频率。

步骤204，根据当前时钟频率与预设的期望时钟频率，调节内部时钟的时钟频率。此步骤与第一实施例中的步骤103类似，此处不再赘述。

本实施方式相对于第一实施方式而言，对被计数时钟输出的信号进行分频处理，以使被计数时钟输出的信号的频率远低于计数模块的工作时钟的时钟频率，即使得被计数时钟的时钟频率低于计数模块的工作时钟的时钟频率，从而提升了计算得到的内部时钟的当前时钟频率的准确度，继而提升了校准的精度。

本申请第三实施例涉及一种时钟校准方法，本实施方式相对于第二实施方式来说，主要区别之处在于：提供了从外部时钟与待校准的内部时钟中确定出被计数时钟与计数模块的工作时钟的一种具体实现方式。

本实施方式的时钟校准方法的具体流程如图3所示。

步骤301，根据内部时钟的期望时钟频率与外部时钟的时钟频率，确定被计数时钟与计数模块的工作时钟。

请参考图4，步骤301包括以下子步骤：

子步骤3011，判断内部时钟的期望时钟频率与外部时钟的时钟频率的大小关系。若期望时钟频率大于外部时钟的时钟频率，进入子步骤3012；若期望时钟频率小于外部时钟的时钟频率，进入子步骤3013。

步骤3012，将内部时钟作为计数模块的工作时钟，且将外部时钟作为被计数时钟。

步骤3013，将外部时钟作为计数模块的工作时钟，且将内部时钟作为被计数时钟。

步骤302，对被计数时钟输出的信号进行分频处理。

步骤303，根据计数模块测量的经过分频处理的信号在多个周期内的计数个数与外部时钟的时钟频率，计算内部时钟的当前时钟频率。

具体而言，当内部时钟的期望时钟频率大于外部时钟的时钟频率时，设定内部时钟作为计数模块的工作时钟，即通过计数模块接收内部时钟作为工作时钟，则计数模块以内部时钟的当前时钟频率F_内作为基准频率，并以外部时钟作为被计数时钟。外部时钟输出的信号首先经过分频器进行分频处理，得到经过分频处理后的信号，经过分频处理后的信号信号输入到计数模块，计数模块测量该信号多个周期内的计数个数。

本实施例中，以F_外表示被计数时钟(即外部时钟)输出的信号的频率，n表示计数模块测量的信号的周期数、Count表示计数模块的计数个数，F_内表示内部时钟的当前时钟频率、div表示分频处理的分频数，由于被测量的信号经过n个周期所消耗的时间等于计数模块计数到达Count所消耗的时间，从而可以得到：

1/F_内*Count＝div/F_外*n

化简可得：

F_内＝F_外*Count/(n*div)

其中，F_外、Count、n、div均为已知参数，从而可以计算出内部时钟的当前时钟频率。

当内部时钟的期望时钟频率小于外部时钟的时钟频率时，设定外部时钟作为计数模块的工作时钟，即通过计数模块接收外部时钟作为工作时钟，则计数模块以内部时钟的当前时钟频率F_外作为基准频率，并以内部时钟作为被计数时钟。内部时钟输出的信号首先经过分频器进行分频处理，得到经过分频处理后的信号，经过分频处理后的信号信号输入到计数模块，计数模块测量该信号多个周期内的计数个数。

本实施例中，以F_外表示被计数时钟(即外部时钟)输出的信号的频率，n表示计数模块测量的信号的周期数、Count表示计数模块的计数个数，F_内表示内部时钟的当前时钟频率、div表示分频处理的分频数，由于被测量的信号经过n个周期所消耗的时间等于计数模块计数到达Count所消耗的时间，从而可以得到：

1/F_外*Count＝div/F_内*n

化简可得：

F_内＝F_外*n*div/Count

其中，F_外、Count、n、div均为已知参数，从而可以计算出内部时钟的当前时钟频率。

本实施例中，若未对被计数时钟输出的信号进行分频处理，当内部时钟的期望时钟频率大于外部时钟的时钟频率时，F_内＝F_外*Count/n；当内部时钟的期望时钟频率小于外部时钟的时钟频率时，F_内＝F_外*n/Count。

步骤304，根据当前时钟频率与预设的期望时钟频率，调节内部时钟的时钟频率。此步骤与第一实施例中的步骤103类似，此处不再赘述。

本实施方式相对第二实施方式而言，从外部时钟与内部时钟中，选择时钟频率较大的时钟作为计数模块的工作时钟，并选择时钟频率较小的时钟作为被计数时钟，增大了被计数时钟的时钟频率与计数模块的工作时钟的时钟频率的差值，进一步提升了校准的精度。

本申请第四实施例涉及一种时钟校准方法，本实施方式是在第一实施方式基础上的改进，主要改进之处在于：提升了校准的精度。

本实施例中的时钟校准方法的具体流程如图5所示。

步骤401，通过计数模块接收外部时钟和内部时钟的其中之一作为工作时钟，将外部时钟和内部时钟的其中另一个作为被计数时钟，并对被计数时钟进行计数。此步骤与第一实施例中的步骤101类似，此处不再赘述。

步骤402包括以下子步骤：

子步骤4021，根据计数模块测量的被计数时钟输出的信号在多个周期内的计数个数与外部时钟的时钟频率，连续计算内部时钟的多个时钟频率。

子步骤4022，计算多个时钟频率的均值作为当前时钟频率。

具体而言，计数模块接收被计数时钟输出的信号，并使用输入捕捉功能获取该信号的频率，继而得到该信号的周期，从而能够测量该信号的多个周期内的计数个数；具体的，计数模块中预设了计数的周期数n，从接收到信号之后开始统计信号的周期数，同时以工作时钟的频率作为基准频率开始计数，当统计的周期数达到n时，计数模块同时停止计数，从而得到了信号在多个周期内的计数个数，继而可以根据该计数个数与外部时钟的时钟频率，计算出内部时钟的时钟频率。重复上述过程，从而可以计算出内部时钟的多个时钟频率，继而计算着多个时钟频率的均值作为内部时钟的当前时钟频率。

步骤403，根据当前时钟频率与预设的期望时钟频率，调节内部时钟的时钟频率。此步骤与第一实施例中的步骤103类似，此处不再赘述。

本实施方式相对于第一实施方式而言，计算内部时钟的多个时钟频率的均值作为内部时钟的当前时钟频率，从而提升了计算得到的内部时钟的当前时钟频率的准确度，继而提升了校准的精度。

本申请第五实施例涉及一种芯片，芯片能够对其内置的内部时钟进行校准，能够将内部时钟的频率调整为预设的期望频率。

请参考图6，芯片包括处理器1、比较器2、内部时钟3、计数模块4、频率调整器5；芯片还连接于外部时钟6。

处理器1用于从外部时钟6与待校准的内部时钟3中确定出被计数时钟与计数模块4的工作时钟。

比较器2用于根据计数模块4测量的被计数时钟输出的信号在多个周期内的计数个数与外部时钟6的时钟频率，计算内部时钟4的当前时钟频率。需要说明的是，本实施例中也可以通过处理器1来实现对内部时钟4的当前时钟频率的计算。

频率调整器5用于根据当前时钟频率与预设的期望时钟频率，调节内部时钟3的时钟频率。其中，频率调整器5可以为可操作的用于调整内部时钟的时钟频率的寄存器。需要说明的是，本实施例中也可以通过处理器1来实现对内部时钟3的时钟频率的调整。

由于第一实施例与本实施例相互对应，因此本实施例可与第一实施例互相配合实施。第一实施例中提到的相关技术细节在本实施例中依然有效，在第一实施例中所能达到的技术效果在本实施例中也同样可以实现，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在第一实施例中。

本实施例相对于现有技术而言，首先通过计数模块接收外部时钟和内部时钟的其中之一作为工作时钟，将外部时钟和内部时钟的其中另一个作为被计数时钟，继而利用计数模块对被计数时钟进行计数，计数模块能够测量被计数时钟输出的信号在多个周期内的计数个数，继而可以根据该计数个数与外部时钟的时钟频率，计算得到内部时钟的当前时钟频率，并根据预设的期望时钟频率与该当前时钟频率，调节内部时钟的时钟频率，以使内部时钟的时钟频率为期望时钟频率，即实现了内部时钟的自动校准；同时在芯片出厂之后，仍然能够对芯片中的内部时钟进行校准，并且无需人工干预。

本申请第六实施例涉及一种芯片，本实施方式是在第五实施方式基础上的改进，主要改进之处在于：请参考图7，芯片还包括分频器7。分频器7连接于被计数时钟与计数模块4之间。

分频器7用于对被计数时钟输出的信号进行分频处理。

比较器2用于根据计数模块4测量的经过分频处理的信号在多个周期内的计数个数与外部时钟6的时钟频率，计算内部时钟3的当前时钟频率。

由于第二实施例与本实施例相互对应，因此本实施例可与第二实施例互相配合实施。第二实施例中提到的相关技术细节在本实施例中依然有效，在第二实施例中所能达到的技术效果在本实施例中也同样可以实现，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在第二实施例中。

本实施方式相对于第五实施方式而言，对被计数时钟输出的信号进行分频处理，以使被计数时钟输出的信号的频率远低于计数模块的工作时钟的时钟频率，即使得被计数时钟的时钟频率远低于计数模块的工作时钟的时钟频率，从而提升了计算得到的内部时钟的当前时钟频率的准确度，继而提升了校准的精度。

本申请第七实施例涉及一种芯片，本实施方式是在第六实施方式基础上的改进，主要改进之处在于：提供了从外部时钟与待校准的内部时钟中确定出被计数时钟与计数模块的工作时钟的一种具体实现方式。

处理器1用于根据内部时钟3的期望时钟频率与外部时钟6的时钟频率，确定出被计数时钟与计数模块4的工作时钟。

在一个例子中，处理器1用于判断内部时钟3的期望时钟频率与外部时钟6的时钟频率的大小关系。

请参考图8，处理器1用于在判定内部时钟3的期望时钟频率大于外部时钟6的时钟频率时，将内部时钟3作为计数模块4的工作时钟，且将外部时钟6作为被计数时钟。此时，比较器2用于通过公式F_内＝F_外*Count/(n*div)，计算内部时钟3的当前时钟频率；其中，F_内表示内部时钟3的当前时钟频率、F_外表示外部时钟6的时钟频率、Count表示计数个数、n表示计数模块4测量的信号的周期数，div表示分频器7的分频数。

请参考图9，处理器1用于在判定内部时钟3的期望时钟频率小于外部时钟6的时钟频率时，将外部时钟6作为计数模块4的工作时钟，且将内部时钟3作为被计数时钟。此时，比较器2用于通过公式F_内＝F_外*n*div/Count，计算内部时钟3的当前时钟频率；其中，F_内表示内部时钟3的当前时钟频率、F_外表示外部时钟6的时钟频率、Count表示计数个数、n表示计数模块4测量的信号的周期数，div表示分频器7的分频数。

由于第三实施例与本实施例相互对应，因此本实施例可与第三实施例互相配合实施。第三实施例中提到的相关技术细节在本实施例中依然有效，在第三实施例中所能达到的技术效果在本实施例中也同样可以实现，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在第三实施例中。

本实施方式相对第六实施方式而言，从外部时钟与内部时钟中，选择时钟频率较大的时钟作为计数模块的工作时钟，并选择时钟频率较小的时钟作为被计数时钟，增大了被计数时钟的时钟频率与计数模块的工作时钟的时钟频率的差值，进一步提升了校准的精度。

本申请第八实施例涉及一种时钟校准方法，本实施方式是在第一实施方式基础上的改进，主要改进之处在于：提升了校准的精度。

比较器2用于根据计数模块4测量的被计数时钟输出的信号在多个周期内的计数个数与外部时钟6的时钟频率，连续计算内部时钟3的多个时钟频率，并计算多个时钟频率的均值作为内部时钟3的当前时钟频率。

由于第四实施例与本实施例相互对应，因此本实施例可与第四实施例互相配合实施。第四实施例中提到的相关技术细节在本实施例中依然有效，在第四实施例中所能达到的技术效果在本实施例中也同样可以实现，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在第四实施例中。

本实施方式相对于第五实施方式而言，计算内部时钟的多个时钟频率的均值作为内部时钟的当前时钟频率，从而提升了计算得到的内部时钟的当前时钟频率的准确度，继而提升了校准的精度。

本申请第九实施例涉及一种电子设备，电子设备包括第五实施例至第八实施例任一项中的芯片。

本领域的普通技术人员可以理解，上述各实施例是实现本申请的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本申请的精神和范围。

Claims (15)

1.一种时钟校准方法，其特征在于，包括：

通过计数模块接收外部时钟和内部时钟的其中之一作为工作时钟，将外部时钟和内部时钟的其中另一个作为被计数时钟，并对所述被计数时钟进行计数；

根据所述计数模块测量的所述被计数时钟输出的信号在多个周期内的计数个数与所述外部时钟的时钟频率，计算所述内部时钟的当前时钟频率；

根据所述当前时钟频率与预设的期望时钟频率，调节所述内部时钟的时钟频率。

2.如权利要求1所述的时钟校准方法，其特征在于，在所述根据所述计数模块测量的所述被计数时钟输出的信号在多个周期内的计数个数与所述外部时钟的时钟频率，计算所述内部时钟的当前时钟频率之前，还包括：

对所述被计数时钟输出的信号进行分频处理；

所述根据所述计数模块测量的所述被计数时钟输出的信号在多个周期内的计数个数与所述外部时钟的时钟频率，计算所述内部时钟的当前时钟频率，包括：

根据所述计数模块测量的经过分频处理的所述信号在多个周期内的计数个数与所述外部时钟的时钟频率，计算所述内部时钟的当前时钟频率。

3.如权利要求1或2所述的时钟校准方法，其特征在于，所述通过计数模块接收外部时钟和内部时钟的其中之一作为工作时钟，将外部时钟和内部时钟的其中另一个作为被计数时钟，包括：

根据所述内部时钟的所述期望时钟频率与所述外部时钟的时钟频率，确定所述被计数时钟与所述计数模块的工作时钟。

4.如权利要求3所述的时钟校准方法，其特征在于，所述根据所述内部时钟的所述期望时钟频率与所述外部时钟的时钟频率，确定所述被计数时钟与所述计数模块的工作时钟，包括：

判断所述内部时钟的所述期望时钟频率与所述外部时钟的时钟频率的大小关系；

若所述内部时钟的所述期望时钟频率大于所述外部时钟的时钟频率，将所述内部时钟作为所述计数模块的工作时钟，且将所述外部时钟作为所述被计数时钟；

若所述内部时钟的所述期望时钟频率小于所述外部时钟的时钟频率，将所述外部时钟作为所述计数模块的工作时钟，且将所述内部时钟作为所述被计数时钟。

5.如权利要求4所述的时钟校准方法，其特征在于，所述内部时钟为所述计数模块的工作时钟，且所述外部时钟为所述被计数时钟；

所述计算所述内部时钟的当前时钟频率的公式为：

F_内＝F_外*Count/(n*div)

其中，F_内表示所述内部时钟的当前时钟频率、F_外表示所述外部时钟的时钟频率、Count表示所述计数个数、n表示所述计数模块测量的所述信号的周期数、div表示分频处理的分频数。

6.如权利要求4所述的时钟校准方法，其特征在于，所述外部时钟为所述计数模块的工作时钟，且所述内部时钟为所述被计数时钟；

所述计算所述内部时钟的当前时钟频率的公式为：

F_内＝F_外*n*div/Count

其中，F_内表示所述内部时钟的当前时钟频率、F_外表示所述外部时钟的时钟频率、Count表示所述计数个数、n表示所述计数模块测量的所述信号的周期数，div表示分频处理的分频数。

7.如权利要求1所述的时钟校准方法，其特征在于，所述根据所述计数模块测量的所述被计数时钟输出的信号在多个周期内的计数个数与所述外部时钟的时钟频率，计算所述内部时钟的当前时钟频率，包括：

根据所述计数模块测量的所述被计数时钟输出的信号在多个周期内的计数个数与所述外部时钟的时钟频率，连续计算所述内部时钟的多个时钟频率；

计算所述多个时钟频率的均值作为所述当前时钟频率。

8.一种芯片，其特征在于，包括：处理器、比较器、内部时钟、计数模块、频率调整器；所述芯片连接于外部时钟；

所述处理器用于通过计数模块接收外部时钟和内部时钟的其中之一作为工作时钟，将外部时钟和内部时钟的其中另一个作为被计数时钟，并对所述被计数时钟进行计数；

所述比较器用于根据所述计数模块测量的所述被计数时钟输出的信号在多个周期内的计数个数与所述外部时钟的时钟频率，计算所述内部时钟的当前时钟频率；

所述频率调整器用于根据所述当前时钟频率与预设的期望时钟频率，调节所述内部时钟的时钟频率。

9.如权利要求8所述的芯片，其特征在于，所述芯片还包括：分频器；

所述分频器用于对所述被计数时钟输出的信号进行分频处理；

所述比较器用于根据所述计数模块测量的经过分频处理的所述信号在多个周期内的计数个数与所述外部时钟的时钟频率，计算所述内部时钟的当前时钟频率。

10.如权利要求8或9所述的芯片，其特征在于，所述处理器用于根据所述内部时钟的所述期望时钟频率与所述外部时钟的时钟频率，确定所述被计数时钟与所述计数模块的工作时钟。

11.如权利要求10所述的芯片，其特征在于，所述处理器用于判断所述内部时钟的所述期望时钟频率与所述外部时钟的时钟频率的大小关系；

所述处理器用于在判定所述内部时钟的所述期望时钟频率大于所述外部时钟的时钟频率时，将所述内部时钟作为所述计数模块的工作时钟，且将所述外部时钟作为所述被计数时钟；

所述处理器用于在判定所述内部时钟的所述期望时钟频率小于所述外部时钟的时钟频率时，将所述外部时钟作为所述计数模块的工作时钟，且将所述内部时钟作为所述被计数时钟。

12.如权利要求11所述的芯片，其特征在于，所述内部时钟为所述计数模块的工作时钟，且所述外部时钟为所述被计数时钟；

所述比较器用于通过公式F_内＝F_外*Count/(n*div)，计算所述内部时钟的当前时钟频率；

其中，F_内表示所述内部时钟的当前时钟频率、F_外表示所述外部时钟的时钟频率、Count表示所述计数个数、n表示所述计数模块测量的所述信号的周期数，div表示分频器的分频数。

13.如权利要求12所述的芯片，其特征在于，所述外部时钟为所述计数模块的工作时钟，且所述内部时钟为所述被计数时钟；

所述比较器用于通过公式F_内＝F_外*n*div/Count，计算所述内部时钟的当前时钟频率；

其中，F_内表示所述内部时钟的当前时钟频率、F_外表示所述外部时钟的时钟频率、Count表示所述计数个数、n表示所述计数模块测量的所述信号的周期数，div表示分频器的分频数。

14.如权利要求8所述的芯片，其特征在于，所述比较器用于根据所述计数模块测量的所述被计数时钟输出的信号在多个周期内的计数个数与所述外部时钟的时钟频率，连续计算所述内部时钟的多个时钟频率；

所述比较器用于计算所述多个时钟频率的均值作为所述当前时钟频率。

15.一种电子设备，其特征在于，包括权利要求8至14中任一项所述的芯片。

Images