JP4708056B2 - 差動信号測定をともなう試験システム - Google Patents

Description

本出願は試験装置に関する。より詳しくは、差動電気信号の特性を測定する試験装置に関する。

電気信号の様々なパラメータを測定する必要がしばしば生じる。例えば、半導体デバイスの製造では、前記デバイスが適切に動作していることを確かめるために、それらのデバイスによって生成された信号のパラメータを測定することが望ましい。試験で得られた情報は、期待性能を示さないデバイスを特定して、破棄するために使用される。前記デバイスを作るのに使用されるプロセスにおけるステップを変更するために、時々試験結果が使用される。前記デバイスは、例えば、期待性能を示すように、その後の工程段階で較正されるか、または、緩い性能仕様向けの部品として販売されるかもしれない。あるいはまた、前記試験結果は、歩留まり改善システムにおいて、処理装置のパラメータを変えるために使用されるかもしれない。

半導体デバイスの性能が向上するのにしたがって、それらのデバイスをテストする困難さが増している。電子システムはますます速いスピードで動作するようになっている。また、速い信号に低電圧差動信号を使用することは、より一般的になった。例えば、ＵＳＢ ２．０とファイヤーワイヤは非常に速い差動信号を使うシリアルプロトコルである。速い信号のパラメータ、特に低電圧差動信号を正確に測定するのは一つの挑戦である。

速い信号のさまざまな微分値を広帯域幅領域にわたって正確に測定することができる回路の生産費を低減するのは、特に意欲をかき立てられる。そのような試験装置が望まれる一例は、差動信号の「アイパターン」を測定する場合である。図１は、差動信号の前記アイパターンを測定するために使用される回路を示す。

差動信号Ｓ_inは試験装置１００に入力として加えられる。試験装置１００は、Ｔｅｒａｄｙｎｅ， Ｉｎｃ． ｏｆ Ｂｏｓｔｏｎ， Ｍａｓｓａｃｈｕｓｅｔｔｓ（マサチューセッツ州ボストンのテラダイン社）によって販売される装置のような自動試験装置であるかもしれない。ディジタル信号Ｓ_inは差動増幅器１１６の入力に印加される。

差動信号Ｓ_inには、２本の脚、Ｓ_in+、およびＳ_in-がある。前記信号はこれらの脚の電圧の差として表される。差動増幅器１１６の出力は脚Ｓ_in+とＳ_in-での電圧の差を表すシングルエンドアナログ信号である。

差動増幅器１１６の出力はＨＩ−ＬＯコンパレータ１１０に印加される。ＨＩ−ＬＯコンパレータ１１０は２つのディジタル出力、ＯＵＴ_HI、およびＯＵＴ_LOを含んでいる。コンパレータ１１０への入力が入力Ｖ_comp+によって設定された閾値を超えているとき、ＯＵＴ_HIはアサートされる。コンパレータ１１０への入力が入力Ｖ_comp-によって設定された閾値未満である時、ＯＵＴ_LOはアサートされる。コンパレータ１１０へのストローブ入力がアサートされると、比較がなされる。

Ｖ_comp+とＶ_comp-の値は制御論理１２０によって設定される。前記ストローブ入力がアサートされる時点はタイミング発生器１１８によって制御され、また、そのタイミング発生器１１８は、制御論理１２０によって制御される。自動試験装置では、制御論理１２０は専用ハードウェアと多目的デジタルコンピュータの組合せを有するかもしれない。ソフトのプログラミングで制御論理１２０の動作を制御できる。

ＯＵＴ_HIとＯＵＴ_LOをデータ解析回路１２２に提供する。データ解析回路１２２は、高率で生成されるデータを保存するメモリなどの専用ハードウェア、および必要な機能を実行するようにプログラムできる汎用計算機プロセッサの組合せを表す。制御論理１２０の一部である同じコンピュータでデータ解析が実行される。図１の例では、データ解析回路１２２が差動信号のアイパターンを表現するプロットを作り出すようにプログラムされる。

図２Ａは、理想化された形の差動信号を示す。脚Ｓ₊とＳ_-が、別々に、信号の大きさがＳ₊とＳ_-の間の差によって表されている状態で示される。図２Ａは、論理ＨＩを表す状態と論理ＬＯを表す状態の間を振動する周期的なディジタル信号を示す。Ｐ₁で示される区間において、区間Ｅ₁は「立ち上がりエッジ」遷移帯を表し、区間Ｅ₂は「立ち下がりエッジ」遷移帯を表す。区間Ｅ’₁とＥ’₂は、後続の区間Ｐ₂の立ち上がりエッジ遷移帯と立ち下がりエッジ遷移帯を表す。

図２Ａの理想化された波形で示されるように、脚Ｓ₊とＳ_-の電圧は遷移領域の外で、よく定義された値を有し、前記信号を表す比較的大きい電圧Ｖ_ppをもたらす。比較的長い区間Ｐ_Mがあり、そのＰ_Mの間、前記信号が十分大きい信号を有し、ＨＩかそれともＬＯであるかを決定するための信頼できる測定を行うことが可能である。

図２Ｂは現実の差動信号の部分を図示する。図２Ｂに描写された部分は図２Ａの区間Ｐ₁の部分に対応している。図２Ｂは前記信号上のノイズの影響を表す。また、図２Ｂは、信号を作り出して送信する電子回路の立ち上がり立ち下がり時間限界（ｒｉｓｅ ａｎｄ ｆａｌｌ ｔｉｍｅ ｌｉｍｉｔａｔｉｏｎｓ）の影響を示す。遷移領域は、図２Ａに示されるほど明瞭ではない。総合的な結果は、ピーク電圧Ｖ_ppと前記信号の状態が信頼性良く測定される区間Ｐ_M’の両方が減少するということである。

図２Ｂは時々「アイパターン」と呼ばれる。差動信号で動作する回路を設計するのに、アイパターンの形を理解することは重要である。例えば、Ｖ_ppの大きさは、不適当な動作が結果として起こりそうであるその前に、前記信号に加えることのできるノイズの大きさを示す。区間Ｐ_M’は、正確に前記信号を読み取るために必要なタイミング精度を示す。したがって、半導体デバイスをテストする、または特徴付けるのにおいて、半導体デバイスによって作り出された信号のアイパターンを知ることはしばしば重要である。

図２Ｃは試験装置１００（図１）で行うことができる測定のプロットを表し、この図から、アイパターンの特性を観測できる。前記プロットは、時々「エッジスウィープ」と呼ばれる方法によって作られている。プロットされる信号は試験装置１００の入力に印加される。前記ストローブ信号は、前記測定が区間の開始に関して制御された時点で起こるように調節されている。コンパレータ１１０はストローブ信号を受けると、Ｖ_comp+などの基準値の１つと入力信号を比較する。

コンパレータの出力は、ストローブ信号で決定された時点で、入力信号がＶ_comp+を超えているかどうかを示すデータポイントである。ストローブ時間に、入力信号がＶ_comp+のための選択値群（ｖａｌｕｅ ｓｅｔ）の下の値を持っている場合、コンパレータの出力は論理ＬＯになる。入力信号がＶ_comp+のための選択値群（ｖａｌｕｅ ｓｅｔ）を超えている場合、コンパレータの出力はあらゆる周期で論理ＨＩになる。したがって、コンパレータの出力は時間内のある瞬間における信号の値の非常に粗い指標を与える。

測定がＶ_comp+の種々の値で繰り返される場合、コンパレータ１１０の出力がＨＩになるようなＶ_comp+のおよその値を見つけることが可能である。さらに、コンパレータ１１０の出力がＬＯであるところのＶ_comp+のわずかに大きい値を見つけることが可能である。ストローブ信号で決定された時点で、信号Ｓ_inの値がＶ_comp+のこれらの２つの値の間にあることを決定できる。

各繰り返し毎に変えられたストローブ信号のタイミングで同じプロセスを繰り返し、区間の開始に関して種々の時間にデータポイントを収集することが可能である。十分な数のストローブ時間に対してデータポイントを収集することによって、全区間にわたって信号の値をプロットできる。

ノイズの影響を理解するために、同じストローブ時間とＶ_comp+の値に対する１セットのデータポイントが収集されなければならない。試験装置は、区間の開始に関して同時に各測定をするように構成されなければならない。そうすることで、前記セットにおけるデータポイントを平均できる。区間の反復パターンを有する図２Ａに示される信号において、パターンの各繰り返しの間に測定を行うようにストローブ信号を設定できる。例えば、図２Ａの信号において、区間Ｐ₁、Ｐ₂などにおいて測定を行うことが可能である。区間の開始に関して、同じタイミングで各測定を行う。

ノイズの影響のために、信号Ｓ_inは、いつでも、値域における任意の値をとるかもしれない。その結果、同じＶ_comp+と同じストローブ時間で収集されたデータポイントのすべてが、同じ値を有するというわけではない。しかしながら、前記測定は前記信号に関する情報を提供する。その理由は、Ｖ_comp+が変化するのに応じて、ＨＩまたはＬＯの値を有するデータポイントの割合が変化するからである。例えば、この値域のかなり下におけるＶ_comp+で収集された１セットのデータポイントでは、およそ１００％のデータポイントがＨＩの値を有する。この値域のかなり上におけるＶ_comp+で収集された１セットのデータポイントでは、およそ１００％のデータポイントがＬＯの値を有する。この値域の中のＶ_comp+で収集された１セットのデータポイントは、Ｖ_comp+の値が値域の上端か下端のどちらに近接しているかを示す相対割合を有するＨＩとＬＯ値の混合である。

したがって、データセットにおいて、１００％よりわずかに少ないデータポイントがＨＩであるか、それとも１００％のデータポイントがＬＯであるかを見つけることによって、信号値の領域の全体像と上端を特定できる。これらのデータセットの中にデータポイントを集めるために使用されるＶ_comp+の値は領域限界を定義する。ノイズの影響を含んでいる信号の値は、その時々において、領域の下端と上端によって表すことができる。

図２Ｃは、この方法によって作られる一連の４つのプロットについて示す。プロットＬ₁とＬ₂は、Ｅ₁やＥ’₁などの信号の立ち上がりエッジの間に収集されたデータを用いて作られている。プロットＬ₃とＬ₄は、Ｅ₂やＥ’₂などの信号の立ち下がりエッジの間に収集されたデータを用いて作られている。プロットＬ₂とＬ₃は領域の下側の端を定義する。プロットＬ₁とＬ₄は領域の上側の端を定義する。

プロットＬ₂とＬ₃、ならびにプロットＬ₁とＬ₄は、つながっていない。図２Ｃは、信号の立ち上がりエッジまたは立ち下がりエッジに対応する時間の間に収集されたデータだけを示している。全区間に対する同様のデータを収集して表示すれば、その場合、プロットＬ₂とＬ₃、ならびにプロットＬ₁とＬ₄はつながって見えるであろう。

プロットＬ₁、Ｌ₂、Ｌ₃、およびＬ₄は正および負の両方の値を含んでいる。その理由は、「立ち上がりエッジ」が、Ｅ₁において示されるように、信号のＬＯからＨＩへの遷移状態を表し、または、Ｅ’₁において示されるように、信号のＨＩからＬＯへの遷移状態を表すためである。

図２Ｃに示されるようなプロットを作ることは望ましいのだが、試験システム用の１１６などの差動増幅器を構築するのは、難しくて高価である場合がある。信号を正確に測定するために、増幅器は入力信号に対する正確な出力を出さなければならない。増幅器は、広範囲な動作周波数にわたってゲインを正確に制御できなければならない。

１つの見方では、本発明は差動信号の測定を行う方法に関し、その方法においては、差動信号の各脚が、少なくとも第１および第２の入力を有するコンパレータの入力に供給される。複数のバイアスレベルが比較に取り入れられ、それによって、第１の入力における値が第２の入力における値をバイアスレベルだけ超えている時、コンパレータの出力は第１の論理値である。個々のバイアスレベルに対するサンプルのセットと共に、コンパレータの複数の出力サンプルのセットが収集される。そして個々のセットにおける個々のサンプルは、波形上の１点にちょうど関連する。あらかじめ決められた論理値を、あらかじめ決められた割合で含む値を有する１セットのサンプルが選択される。選択されたセットにおけるサンプルを収集するために使用されるバイアス値は、波形の前記ポイントにおける差動信号の値に関連する。

別の見方では、本発明は、試験システムに入力として加えられる差動信号の測定をするのに適する自動試験システムに関する。前記試験システムは、コンパレータを含む測定回路を有する。コンパレータは、第１および第２の信号入力端子を有し、比較の結果を示す論理信号を供給する出力を有する。コンパレータへのタイミング入力は、比較をおこなう時間を制御する。また、測定回路は、制御信号に対応して変化する量で、比較にバイアスをかける手段、ならびに、コンパレータのタイミング入力に関連づけられたタイミング信号、およびバイアス手段への制御信号を供給する制御回路含む。また、試験システムは、コンパレータの出力と結合された入力を有するデータ解析回路を含み、そのデータ解析回路は、コンパレータの出力からの差動信号のパラメータを決定する。

測定されたパラメータの正確な用途にかかわらず、上で説明された手法は、差動信号のパラメータを測定する低コストの方法を提供する。

このようにして本発明の少なくとも１つの実施例のいくつかの特徴について説明したが、様々な変更、変形、および改良は当業者によって容易になされるであろう。

例えば、差動信号のパラメータの測定が、信号のアイパターンの測定に関して説明された。しかしながら、本明細書で説明されている方法で他のパラメータが測定されるかもしれない。

また、図４Ａと図４Ｂは、バイアスを導入すると、Ｓ_in+のレベルは変化しないのに、脚Ｓ_in-の信号のレベルが変化することを示す。信号が差動信号として示されるので、それぞれの脚の絶対レベルは重要でない。バイアスの導入は、信号の片脚のレベルを増加させることによって、信号のもう片方の脚のレベルを減少させることによって、または、その両方の何らかの組合せで可能であろう。そして、差動信号の絶対レベルが重要ではないので、図４Ａと図４ＢのＸ軸に対応する電圧レベルは重要ではない。

試験は、自動試験装置で実行されるものとして説明される。本明細書で説明された回路および方法は、ベンチトップ試験装置または他のデバイスで具体化することが可能である。１つの想定された実施例において、差動信号に関する測定が望まれている時、本明細書で説明された回路は、自動試験装置の要素に加えられるかもしれない計器の一部である。

また、ある回路素子は論理的なＨＩ信号か論理的なＬＯ信号で動作すると説明した。これらの用語は、どんな特定の電気特性も含意するものではない。むしろ、信号がその状態を示すような値を有することを表すものである。

図５は、２つのパラメータが繰り返して変えられている状態で、繰り返し行われる測定に関する方法について表す。パラメータが変えられる順序は重要ではない。描写されるように、最初に、電圧は、目標値が観測されるまで繰り返して変えられる。次に、ストローブ時間が変更され、そして電圧が再び変えられる。しかしながら、目標値が観測されるまで、セット電圧に対するストローブ時間を増加することによって、同様の結果を得るかもしれない。その後、電圧を変え、目標値が再び観測されるまで、ストローブ時間の反復が繰り返されるかもしれない。

さらに、図５は、ストローブ時間やバイアスレベルなどのパラメータが値域を有する測定を示している。その都度、パラメータは、初めは最も低い値に設定され、そして様々のパラメータでさらなる測定値を収集するために増加される。資料をまとめる時に簡単なので、パラメータの最も小さい値から始めることは一般に望ましいが、パラメータを変えるどんな方法によっても測定値を収集することができる。

また、図５に関する論議は、特定の論理値を有するデータポイントの割合が、ある割合を超えるかもしれないデータセットを特定することによって、基準限界値が特定されることについて説明した。基準限界値を特定するための、より複雑な手法が使用されるかもしれない。例えば、様々のバイアスレベルで、いくつかのデータセットに関して取られた移動平均が、何らかの閾値を超えている場合に、基準限界値が特定されるかもしれない。また、さらなるデータポイントが収集される前に、領域の基準限界値が特定される必要はない。一つの代替手段として、すべての可能なバイアス値に対するデータセットが収集され、それに続いて、基準限界値に対応するそれらのセットを特定するために処理されるかもしれない。

さらに、図３は、測定される信号にバイアスが導入される回路を図示する。コンパレータが、パッケージの中にカプセル化されている、あらかじめ構築された集積回路の一部である場合に、そのような手法は特に望ましい。あらかじめ設計されたコンパレータが使用されない場合に、所要のバイアスを導入するために前記コンパレータを設計できる。

そのような変更、変形、および改良は、この開示の一部であり、および本発明の精神と範囲の中にある。したがって、以上の説明と図面は例としてのみ示すものである。

本発明は、その応用において、以下の説明で述べられまたは図面で説明される構造の詳細と構成要素の配置に制限されない。本発明は他の実施例が可能であり、様々な方法で実施され、または実行される。そしてまた、本明細書に使用される言い回しと用語は説明のためのものであり、制限と見なされるべきではない。本明細書で用いられる「包含する」、「含む」、または「有する」、「入っている」、「関連する」、およびそれらの変形は、その後に示される品目、および付加的な品目だけでなくその品目の同等物を包含することを意味する。

図３は、コンパレータ１１０と差動増幅器１１６の代用として使用できる回路３００を示す。回路３００は、Ｓ_inに接続される入力を有する。データ解析回路１２２（図１）に出力ＯＵＴを接続できる。回路３００の動作のタイミングはタイミング発生器１１８（図１）からのストローブ信号によって制御される。

回路３００はコンパレータ３１０を含む。コンパレータ３１０は、先行技術のようにコンパレータ１１２や１１４などのコンパレータであってもよい。望ましくは、コンパレータ３１０は高帯域幅コンパレータである。望ましくは、バンド幅は、毎秒５Ｇｂｉｔｓを超える頻度を有する信号で動作するために十分であるべきである。現在想定される一実施例では、コンパレータ３１０は、高速シリアル信号用に設計されている市販のレシーバである。適する部品の例は、Ａｇｅｒｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ（Ａｇｅｒｅセミコンダクター社）によって販売されるＴＲＣＶ０１１０の１０Ｇビットのレシーバである。

回路３００は、先行技術のようにエッジスウィープを実行するのに使用される。ストローブ信号によって決められたタイミングで複数のデータセットを収集する。コンパレータ３１０の出力は、入力信号Ｓ_inが、ストローブ時間に、ある基準電圧の上、または、下の値を持っていたかどうかを示す。しかしながら、シングルエンド値を通して入力された差動信号を変換し、この値を基準レベルと比較するよりもむしろ、回路３００は、入力信号Ｓ_in+およびＳ_in-の２つの脚の相対レベルを、比較において導入されたバイアスと比較する。

図４Ａと４Ｂは、コンパレータ３１０がバイアスの導入でどのように差動信号の値を示すことができるかを図示する。図４Ａと４Ｂは、図２Ａに描写された形式の、理想化した差動信号を表す。しかしながら、動作原理は図２Ｂで図示されるようなノイズを有する差動信号に等しく適用される。

図４Ａは、信号Ｓ_in-が量Ｖ_B1だけ位置をずらされた状態を示す。Ｖ_B1は回路３００によって導入されたバイアスを表す。図４Ａに示されるように、時間ｔ_sの時点で、Ｓ_in-の値はバイアス電圧が印加された状態でもＳ_in+の値より小さい。図４Ａのバイアス条件で、コンパレータ３１０の出力はロジカルロー信号になる。

図４Ｂは、より大きいバイアスが印加された信号Ｓ_inを図示する。図４Ｂでは、脚Ｓ_in-上の信号は量Ｖ_B2だけ位置をずらされている。このバイアスレベルでは、時間ｔ_sの時点で、Ｓ_in-の値は脚Ｓ_in+の値より大きい。この条件では、コンパレータ３１０の出力は論理ＬＯになる。２本の脚の信号を等しくするために加えられなければならないバイアス電圧の量は、Ｓ_in-とＳ_in+の間の差を示す。コンパレータの出力が論理ＨＩから論理ＬＯに切り替わるバイアス電圧の値を見つけることによって、差動信号のレベル（Ｓ_in）を確定することができる。

ノイズが存在しているところでは、同じバイアスレベルで同ストローブ時間に収集された信号Ｓ_inの複数のサンプルは値域を有する。ＨＩかＬＯであるデータセットのポイントの割合は、バイアスレベルが領域のどこに当たるかを示す。先行技術と同様に、割合に関する基準限界値を設定することによって、領域の下側の端、および領域の上側の端を設定できる。例えば、領域の片端は、９０％のＨＩ値を有するデータセットを生じるために用いられるバイアス電圧によって境界づけられるかもしれない。そして領域のもう一方の端は、９０％のＬＯ値を有するデータセットを生じるために用いられるバイアス電圧によって境界づけられるかもしれない。Ｓ_inが持っているかもしれない値域の境界を確認することによって、図２Ｃに示されているようなプロットを作図することができる。

図３に戻る。図３では、バイアス電圧を印加するための便利な機構が図示される。図３に示されるように、入力信号Ｓ_inは回路３００とＡＣ結合されている。ＡＣ結合は、図示している実施例において、ブロッキングコンデンサＣ₁とＣ₂を用いて達成される。ＡＣ結合を用いることにより、Ｓ_inを作り出す上流の回路の性能を変更することなく、コンパレータ３１０の入力にＤＣバイアスを印加することができる。

図３で図示された回路では、抵抗器と結合された電流源を使用してコンパレータ３１０の入力にＤＣバイアスを導入する。電流源Ｉ_Pは、コンパレータ３１０のプラスの入力に制御された量の電流を注入する。この電流は抵抗器Ｒ_Pを通して消費され、抵抗器の両端にＩ_PＲ_Pに等しい電圧を生じる。同様に、可変電流源Ｉ_Nがコンパレータ３１０の負の入力に接続される。この電流は抵抗器Ｒ_Nを通り、コンパレータ３１０の負の入力にＩ_NＲ_Nに等しい電圧を生じる。バイアス電圧はこれらの値の間の差である。この構成によって、正負どちらのバイアス電圧を作り出すことも可能となる。

図３の回路構成は、コンパレータ３１０の内部の節点へのアクセスを必要としないで、コンパレータ３１０によって実行される比較演算にバイアスを導入することができる利点がある。コンパレータ３１０の内部の節点にアクセスせずにバイアスを導入することによって、市販の部品をコンパレータ３１０として使用することができる。市販の部品を使用すると、試験用器具を構築するコストが削減される。

図５を説明する。図５では、図２Ｃに示されるようなプロットを形成するためのプロセスのフロー・チャートが図示される。プロセスはステップ５１０で始まる。先行技術と同様に、反復波形が確立される。反復波形は、複数の周期の反復波形を提供することによって確立されるかもしれない。または繰返し同じ波形を作り出す回路を誘発することによって確立されるかもしれない。

ステップ５１２で、ストローブ信号の時間が決められ、データポイントを収集する区間の開始に関連する特定の時間に、コンパレータ３１０にサンプルを収集させる。好ましい実施例では、ストローブ時間は、初めは、データポイントを区間の開始のときに収集するように決められる。

ステップ５１４では、最初のバイアス値が設定される。図５の例では、最初のバイアス値は最も負の値に設定される。図５の回路が使用される場合、バイアス電圧の最も負の値は、Ｉ_Pを最大値に設定し、Ｉ_Nを最小値に設定することによってセットされる。

ステップ５１６では、ステップ５１２で設定されたストローブ時間セットの値、およびステップ５１４で設定されたバイアス電圧に対して、１セットのデータポイントが収集される。ステップ５１６で収集されるセットにおけるデータポイントの数は重要でない。しかしながら、十分なデータポイントが収集されるべきである。それによって、収集されたデータポイントの統計学的性質が、信号のノイズの統計学的性質を高い信頼性で示すようになる。

ステップ５１８では、ステップ５１６で収集されたデータポイントが、そのストローブ時間のＳ_inの値域の基準限界値を表すか否かをチェックをする。様々な方法が、領域の基準限界値を特定するのに使用されるかもしれない。１つの簡単な方法は、コンパレータ３１０の出力が９０％のＨＩ値、および１０％のＬＯ値を有する時、下限を特定することである。領域の上限は、ステップ５１６で収集されたデータポイントが９０％のＬＯ値、および１０％のＨＩ値を有する時、特定されるかもしれない。

領域の基準限界値がステップ５１８で特定される場合、処理はステップ５２２に進み、データポイントが収集された時に印加されたバイアス値が記録される。記録された値はこの基準限界値における入力信号の値を表す。逆に、ステップ５１８で、ステップ５１６で収集されたデータポイントが領域の基準限界値に対応していないことが判定される場合、処理はステップ５２０に進む。

ステップ５２０では、バイアス値は小さい量だけ増加される。バイアス値の増分の大きさは信号Ｓ_inの測定の分解能を決める。より小さい増分は、より高い分解能の測定を実現する。しかしながら、より小さい増分は、図５に示された試験の全体の実行時間を増加させる。

ステップ５２０で適用された新しいバイアス値で、処理は、ステップ５１６にループバックする。ステップ５１６では、別のデータポイントのセットが収集される。このデータポイントのセットがステップ５１８で調べられ、それがＳ_inの値域の基準限界値を表すか否かを判定する。データポイントが領域の基準限界値に対応している場合、処理はステップ５２２に進み、それらのデータポイントが収集された時に印加されたバイアス値が記録されている。

ステップ５２４では、さらなる基準限界値を特定するために、より多くのデータポイントを収集する必要があるか否かをチェックをする。図２Ｃに示されるように、個々の時間は、それに関連している４つの基準限界値を潜在的に有する。潜在的に、ＬＯからＨＩへの遷移状態および個々の基準限界値に対応する１つの下限と１つの上限があり、ＨＩからＬＯへの遷移状態に対しては反対極性の１つの下限と１つの上限がある。検出されるべきさらなる基準限界値が残っている場合、処理は、再び、ステップ５２０にループを戻し、そこでバイアス値が増加される。処理は、ステップ５２０からステップ５１６までを繰り返し、注目しているすべての基準限界値を特定するために、さらなるデータを必要としない状態まで、データポイントのセットが収集される。特定の時間に対して、注目している基準限界値がもはや存在していない場合、処理はステップ５２６に進む。

ステップ５２６では、他の時間におけるこの信号Ｓ_inに対して、基準限界値が特定される必要があるか否かをチェックをする。例えば、図５のプロセスが、立ち上がりエッジの上下の境界をトレースするために使用されている時は、図２Ｃで示される領域Ｅ₁の範囲の時間に対して値が収集される。データ値が立ち下がりエッジに対して収集される場合、ストローブ時間は図２ＣにおいてＥ₂で表された区間全体をカバーする。注目している区間をカバーするために一層の時間が必要である場合、処理はステップ５２６に進み、そこでストローブ時間が増加される。その後、処理はステップ５１４にループバックする。

ステップ５１４で、バイアス値が再びその最も負の値に設定され、信号の領域の基準限界値を特定するためのデータを収集するプロセスが、ステップ５２６で決められたストローブ時間の間、繰り返される。このようにして、図２Ｃに示されるようなプロットＬ₁、Ｌ₂、Ｌ₃、およびＬ₄をトレースするために必要な値が得られる。

データ解析回路１２２（図１）は、これらの値を、使用する用途それぞれの形式で提示する。例えば、測定されたパラメータは、信号に対するアイパターンとして図形的に、あるユーザインタフェースを通して提示されるかもしれない。あるいはまた、Ｖ_ppやＰ_M’のような単一の値を持つパラメータが提示されるかもしれない。測定の結果を提示するための特定の形式は、情報の用途によって異なる。人間のユーザによる利用の目的で情報が提示される場合、図形的な形式が使用されるかもしれない。半導体製造のプロセスで使用される他の自動化装置に情報を提供する場合、数値形式が使用されるかもしれない。

一定の尺度で比例するように添付図面が描かれることを意図しない。図面では、様々な図で示される個々の、同じかほとんど同じ構成要素は、同様の数字によって表される。明瞭さのために、あらゆる図面であらゆる構成要素をラベルできるというわけではない。

先行技術の試験システムのブロック図である。 （Ａ）〜（Ｃ）は、差動信号のパラメータの測定を理解するために役に立つ概略見取り図である。 差動信号のパラメータの測定に使用できるコンパレータを例示する図である。 （Ａ）（Ｂ）は、図３のコンパレータの働きを理解する際に役に立つ概略見取り図である。 差動信号のパラメータを測定する方法を例示するフロー・チャートである。

１００ 試験装置
１１０ ＨＩ−ＬＯコンパレータ
１１２、１１４ コンパレータ
１１６ 差動増幅器
１１８ タイミング発生器
１２０ 制御論理
１２２ データ解析回路
３００ 差動増幅器１１６の代用として使用できる回路
３１０ コンパレータ
Ｃ₁、Ｃ₂ ブロッキングコンデンサ

Claims (24)

1. 差動信号に関する測定を実行する方法であって、
   ステップａ） 前記差動信号の各脚を、少なくとも第１および第２の入力を有するコンパレータの入力に提供し、
   ステップｂ） 複数のバイアスレベルを比較に取り入れ、これにより、前記第１の入力における値が前記第２の入力における値を対応する前記バイアスレベルだけ超えている時、前記コンパレータの出力が第１の論理値であるとし、
   ステップｃ） 個々の前記バイアスレベルに対するサンプルのセットと共に、前記コンパレータの前記出力の複数のサンプルのセットを収集し、個々の前記セットにおける個々の前記サンプルは、波形上のポイントに時間的に関連し、
   ステップｄ） あらかじめ決められた論理値についてあらかじめ決められた割合で値を有するサンプルのセットを選択し、
   ステップｅ） 前記選択されたセットにおいて前記サンプルを収集するために用いられる前記バイアス値と、前記波形上の前記ポイントにおける前記差動信号の前記値とを関連付けることを特徴とする差動信号に関する測定を実行する方法。
2. 請求項１に記載の方法において、バイアスレベルの導入が、前記コンパレータの前記第１および第２の入力の内の１つに接続された抵抗器に電流を通すことによってなされることを特徴とする方法。
3. 請求項２に記載の方法において、複数のバイアスレベルの導入が、前記コンパレータの前記第１の入力に接続された第１の抵抗器に第１の電流を通し、前記コンパレータの前記第２の入力に接続された第２の抵抗器に第２の電流を通し、前記第１の電流と前記第２の電流の相対レベルを変更することによって導入される前記複数のバイアスレベルからなることを特徴とする方法。
4. 請求項２に記載の方法において、前記コンパレータが、その外側にアクセス可能なリードを有する市販の構成部品に含まれ、前記コンパレータの前記第１および第２の入力と結合された外部のリ−ドを備えることを特徴とする方法。
5. 請求項４に記載の方法において、前記抵抗器が、前記市販の構成部品の外部にあり、前記コンパレータの入力と結合されることを特徴とする方法。
6. 請求項２に記載の方法において、前記差動信号の各脚が、前記コンパレータへの前記第１および第２の入力の内の１つとＡＣ結合されることを特徴とする方法。
7. 請求項１に記載の方法において、バイアスレベルの導入が、前記コンパレータの動作特性を変更することからなることを特徴とする方法。
8. 請求項１に記載の方法において、前記コンパレータが、その外側にアクセス可能なリードを有する市販の構成部品に含まれ、前記コンパレータの前記第１および第２の入力と結合された外部のリ−ドを備え、およびバイアスレベルの導入が、前記コンパレータの前記第１および第２の入力と結合されたリードの内の少なくとも１つに電気信号を加えることからなることを特徴とする方法。
9. 請求項１に記載の方法において、前記差動信号が複数の立ち上がりエッジを有し、前記波形におけるポイントに時間的に関連するサンプルの収集が、ストローブ時間の設定からなり、そのストローブ時間において、前記コンパレータが、立ち上がりエッジの開始に関してあらかじめ設定された時限にサンプルを収集することを特徴とする方法。
10. 請求項１に記載の方法を取り入れた半導体部品の製造方法において、前記差動信号が、製造段階における半導体部品の出力であり、請求項１のステップｂ）からｅ）が、前記差動信号の複数のポイントと値を関連させるために繰り返されることを特徴とする方法。
11. 請求項１０に記載の方法において、前記差動信号の前記複数のポイントに関連している前記値は、前記半導体部品の性能を分析するために使用され、前記半導体部品の前記製造工程におけるその後のステップが、前記分析に対応して選択されることを特徴とする方法。
12. 請求項１に記載の方法を用いる半導体デバイス製造の方法であって、
    ａ） 供試の半導体デバイスを試験システムに接続し、
    ｂ） 前記試験システムからの信号を前記供試のデバイスに与え、
    ｃ） 前記供試のデバイスで生成される差動信号を前記試験システムに提供し、請求項１に記載の前記ステップを前記試験システムで実行して、前記差動信号のパラメータを供給し、
    ｄ） 前記差動信号の前記パラメータを用いて半導体デバイスを製造するための前記製造工程を調整することを特徴とする請求項１に記載の方法を用いる半導体デバイス製造の方法。
13. 請求項１２に記載の半導体デバイス製造の方法において、製造工程の調整が、前記供試のデバイスのスピードビニング（ｓｐｅｅｄ ｂｉｎｎｉｎｇ）からなることを特徴とする方法。
14. 試験システムに入力として印加される差動信号の測定に適した自動試験システムであって、
    ａ）
    ｉ） 第１および第２の信号入力端子と、
    ｉｉ） 比較の結果を示す論理的な信号を提供する出力と、
    ｉｉｉ） 比較が行われる時点を制御するタイミング入力と、を有するコンパレータと、
    ｂ） 制御信号に対応した可変量によって前記比較にバイアスをかける手段であって、前記バイアスをかける手段は少なくとも前記コンパレータの前記第１および第２の信号入力端子の一つに結合されている手段と、
    ｃ） 前記コンパレータのタイミング入力に関連づけられるタイミング信号、およびバイアスをかける前記手段への制御信号を提供する制御回路と、
    ｄ） 前記コンパレータの前記出力と結合される入力を有し、前記コンパレータの前記出力から前記差動信号のパラメータを決定するデータ解析回路であって、前記第１の入力における値が前記第２の入力における値を前記バイアスだけ超えている時、前記コンパレータの出力が第１の論理値であるとするデータ解析回路と、からなる測定回路を有することを特徴とする自動試験システム。
15. 請求項１４に記載の自動試験システムにおいて、前記コンパレータの前記入力端子が前記試験システムの前記入力とＡＣ結合され、前記比較にバイアスをかける前記手段が、前記コンパレータの前記第１および第２の入力端子の内の少なくとも１つと結合される少なくとも１つの電圧源からなることを特徴とする自動試験システム。
16. 請求項１５に記載の自動試験システムにおいて、前記電圧源が、電流源および抵抗器からなり、前記抵抗器が前記電流源および前記コンパレータの入力端子に接続されることを特徴とする自動試験システム。
17. 請求項１５に記載の自動試験システムにおいて、前記コンパレータが半導体パッケージの中に納められ、前記パッケージの外部にあるリードを通してアクセス可能な前記第１および第２の入力端子を備えることを特徴とする自動試験システム。
18. 請求項１７に記載の自動試験システムにおいて、前記コンパレータが市販の半導体構成部品の一部であることを特徴とする自動試験システム。
19. 請求項１８に記載の自動試験システムにおいて、前記市販の半導体構成部品が差動レシーバからなることを特徴とする自動試験システム。
20. 請求項１９に記載の自動試験システムにおいて、前記市販の半導体構成部品がギガビットレシーバからなることを特徴とする自動試験システム。
21. 請求項１４に記載の自動試験システムにおいて、前記コンパレータが、前記自動試験システムに組み込まれた計器の一部であることを特徴とする自動試験システム。
22. 請求項１４に記載の自動試験システムにおいて、前記試験システムが前記タイミング発生器を備え、前記制御回路が前記タイミング発生器からなることを特徴とする自動試験システム。
23. 請求項１４に記載の自動試験システムにおいて、前記データ解析回路が、前記差動信号のパラメータを決定するようにプログラムされた汎用計算機からなることを特徴とする自動試験システム。
24. 請求項２３に記載の自動試験システムにおいて、前記データ解析回路が、前記差動信号のアイパターンを表示するユーザインタフェースからなることを特徴とする自動試験システム。

Images