CN100446208C

CN100446208C - 带有差分信号测量的测试系统

Info

Publication number: CN100446208C
Application number: CNB2005100593718A
Authority: CN
Inventors: 乔治·W·寇奈
Original assignee: Teradyne Inc
Current assignee: Teradyne Inc
Priority date: 2004-03-31
Filing date: 2005-03-29
Publication date: 2008-12-24
Anticipated expiration: 2025-03-29
Also published as: US20050222821A1; CN1677640A; TWI280523B; US7174279B2; TW200535744A; DE602005009059D1; EP1582885B1; JP4708056B2; EP1582885A1; JP2005292134A

Abstract

本发明是有关于一种带有差分信号测量的测试系统，是一种具有易于制造硬件的用于对差分信号进行测量的测试系统。差分信号的两条分支施加到比较器。在比较操作中引入可变偏置。通过对不同偏置电平进行多生测量，可确定差分信号的电平。相对于信号起始的测量时间可以被改变，从而能够绘制信号的曲线。可以通过收集在同一相对时间具有相同偏置电平的数据点集测量由噪声造成的信号的可变性。公开了一种向比较中引入偏置的电路，这样就允许使用预封装的、市场上可以获得的高速比较器进行测量。

Description

带有差分信号测量的测试系统

技术领域

本发明涉及一种测试设备，特别是涉及测量差分电信号特性的测试设备。

背景技术

经常出现需要测量电信号的各种参数的情况。例如，在半导体器件的制造中，理想的是测量这些器件产生的信号参数以验证其工作正常。通过测试获得的信息可被用于标记并报废不能达到预期性能的器件。测试结果有时可被用于改变器件制造过程的步骤。例如，可能会在后续步骤中对器件进行校正，使其符合预期的性能，或者可能会将器件作为符合放松了性能要求的部件封装销售。可选地，测试结果还可被用于生产能力提高系统以改变加工设备的参数。

随着半导体器件性能的提高，这些半导体器件测试难度也提高了。电子系统的工作速度已经变得越来越快。还有，在快速信号中使用低电压差信号已经越来越普遍。例如，USB 2.0和防火墙就是采用高速差分信号的系列协议。当前急待解决的问题是精确测量快速信号，特别是精确测量低压差分信号的参数。

特别急待解决的问题是降低能够精确测量宽带宽范围上快速信号差分值范围的电路系统的成本。例如，理想的情况是此种测试设备测量差分信号的“眼图”(eye pattern)。图1显示了用于测量差分信号眼图的电路。

差分信号S_in作为输入施加到测试设备100。测试设备100可以是自动测试设备，如马萨诸塞州波士顿的Teradyne公司销售的测试设备。数字信号S_in作为输入施加到差分放大器116。

差分信号S_in有两个分支(leg)，即S_in+和S_in-。该信号表示为这两个分支之间的电压差。差分放大器116的输出是一个单端模拟信号，表示分支S_in+和S_in-之间的电压差。

差分放大器的输出116被施加到HI-LO比较器110上。HI-LO比较器110包含两个数字输出，OUT_HI和OUT_LO。当比较器110的输入高于输入V_comp+设立的门限时，OUT_HI就被断言(asserted)。当比较器110的输入低于输入V_comp-设立的门限时，OUT_HI就被断言。当比较器110的选通脉冲输入被断言时，就进行比较。

V_comp+和V_comp-的值由控制逻辑120设定。选通脉冲输入被断言的时间由定时信号发生器118控制，定时信号发生器118也由控制逻辑120控制。在自动测试设备中，控制逻辑120可包括专用硬件和通用数字计算机的组合。控制逻辑120的操作可由软件编程控制。

OUT_HI和OUT_LO被提供给数据分析电路122。数据分析电路122表示为专用硬件和能够被编程并执行必要功能的通用计算机处理器的组合，专用硬件例如以高速率捕获数据的存储器。数据分析可在作为控制逻辑120组成部分的计算机上执行。在图1所示的例子中，为数据分析电路122编程，以生成描述差分信号图眼的曲线(plot)。

图2A显示了理想形式的差分信号。分支S₊和S_-被分别显示了S₊和S_-之间的差分所表示的信号的幅度。图2A显示了表示逻辑HI的状态和表示逻辑LO状态之间周期性数字信号振荡。区域E₁表示在时间间隔P₁内“上升沿”变迁，区域E₂表示在时间间隔P₁“下降沿”变迁。区域E’₁和E’₂表示下一时间间隔P₂内的上升沿变迁和下降沿变迁。

如图2A的理想波形所示，分支S₊和S_-上的电压在变迁区外具有明确的值，由此产生表示信号的相对高电压V_pp。存在相对较长的时间间隔P_M，在此期间信号具有足够的幅度，可以进行可靠测量以确定信号是HI还是LO。

图2B显示实际的差分信号的局部图。图2B中所示的部分对应图2A中的时间间隔P₁。图2B表示噪声对信号的影响。还有，图2B指出了对生成并传送信号的电子线路的上升和下降时间所产生的影响。该变迁不如图2A所示的明确。总体结果是能够可靠地测量信号状态的峰电压V_pp和时间间隔P_M’减小了。

图2B有时被称作“眼图”。眼图形状的理解对以差分信号工作的电路的设计十分重要。例如，V_PP的幅度表明可向信号加入的不使之发生非正常工作的噪声量。时间间隔P_M’表明精确读出信号所需要的定时精度。这样，在对半导体器件的测试或特征化中，知道该半导体器件产生的信号眼图常常十分重要。

图2C表示测试系统100(图1)能够产生的测量图，从中能够观察到眼力的特征。该图是根据一种有时被称为“边沿扫描”(edge sweep)的技术绘制的。要绘制的选通脉冲信号被施加到测试系统100的输入。该选通脉冲信号(strobe signal)是定时的，这样使测量发生在相对于时间间隔的起始的受控时间内。该选通信号引起比较器110将输入信号与其参考值之一进行比较，如V_comp+。

比较器的输出是一个指示该输入信号在选通脉冲信号确定的时间是否超过V_comp+的数据点。如果在选通时间，该输入信号具有一个低于为V_comp+设定的值，那么比较器的输出将会是一逻辑LO。如果该输入信号大于为V_comp+设定的值，那么比较器输出在每个周期都将会是逻辑HI。这样，比较器的输出给出了在一时刻对信号值的真实的过程指示。

如果以不同的V_comp+值重复测量，就有可能找到比较器110的输出为HI的V_comp+值和另一个在比较器110的输出为LO时稍大的V_comp+值。在选通脉冲信号确定的时间，可以确定信号S_in的值在这两个V_comp+值之间。

为了在相对于时间间隔起始的不同时间收集数据点，可以在选通脉冲信号的定时在每个重复中都改变的情况下重复与上述相同的过程。通过在足够数量的选通时间取得数据点，就可以在整个时间间隔将信号的值绘制出来。

为了捕获噪声产生的影响，必需采集相同选通时间和V_comp+值的数据点集。测试设备必需被配置以便每次测量都是在相对于时间间隔起点相同的时间内进行的，从而使该集内的数据点能够被平均化。对于如图2A所示的具有可重复图案时间间隔的信号来说，选通脉冲信号能够被设置在每个图案重复的期间进行测量。例如，对于图2A中所示的信号来说，可以在间隔P₁、P₂等期间进行测量。每次测量都是相对于其时间间隔起点在相同的时限进行的。

由于噪声的效应，信号S_in可在任何时刻在一个取值范围内采用任何值。其结果是，并非所有采用相同V_comp+值和相同选通时间的数据点都具有相同的值。但是，该测量提供关于信号的信息，因为，随着V_comp+的值的变化，数据点对于HI或LO值的百分比会改变。例如，一个采用V_comp+远在该取值范围之下的数据点集中会有几乎100％的数据点的值为HI。一个采用V_comp+远在该取值范围之上的数据点集中会有几乎100％的数据点的值为LO。一个采用V_comp+在该取值范围之内的数据点集中会有混合的HI和LO值，其相对百分比指示出V_comp+值接近该取值范围的顶部或底部。

因此，可以通过找到HI值略低于100％数据集或LO值略低于100％的数据集来确认信号值范围的顶部和底部。用于在这些数据集中收集数据点的V_comp+定义了该范围边界。包括噪声效应的信号值可以在任何给点时间以范围的底部和顶部表示。

图2C中描绘了由该方法制成的四条曲线。曲线L₁和L₂由信号上升沿期间得到的数据绘制成，如E₁和E’₁。曲线L₃和L₄在下降沿期间得到的数据绘制成，如E₂和E’₂。曲线L₂和L₃限定了范围的较低端。曲线L₁和L₄限定了范围的较高端。

曲线L₂和L₃和曲线L₁和L₄没有显示出将被连接起来。图2C仅显示在对应信号上升沿或下降沿期间的时间内采集到的数据。整个间隔的类似数据可以被收集和展示，在这种情况曲线L₂和L₃和曲线L₁和L₄似乎连接在一起。

曲线L₁、L₂、L₃和L₄即包括正值，也包括负值，因为“上升沿”可代表信号由LO向HI的跃迁，如图中的E₁所示或由HI向LO的跃迁，如E’₁所示。

尽管希望绘制出如图2C的曲线，但在测试系统中加入如116的差分放大器可能会有困难并且花费大。为了得到信号的精确测量，放大器必须将输入信号的精确表示输出。该放大器必须在一个较宽操作频率范围上具有一个精确控制的增益。

发明内容

本发明的一个方面涉及对差分信号的测量方法，包括以下步骤：a)将该差分信号的每个分支提供给至少具有第一输入端和第二输入端的一个比较器；b)引入多个相比较的偏置电平，当该第一输入端的值超过了该偏置电平在该第二输入端的值时，该比较器的输出为第一逻辑值；c)接受该比较器输出端的多个样本集，每个偏置电平都具有一个样本集，每个样本集中的每个样本都与信号波形上的一点在时间上相互关联；d)选择一个具有预定逻辑值的预定百分比的值的样本集；和e)在已选择的集中，被用来采集样本的关联的偏压值具有波形上的该点的差分信号值。

本发明的另一方面涉及一种制造半导体元件的方法，该方法采用上述的差分信号的测量方法，其中的差分信号是该半导体元件在其一个制造阶段中的输出并且上述的步骤b)至步骤e)被重复，以便将偏压值与该差分信号上的多个点相关联。

本发明的再一方面涉及一种制造半导体器件的工艺，该工艺利用上述的方法，该工艺包括以下步骤：a)将待测半导体器件连接到测试系统；b)用来自该测试系统的信号激励该待测器件；c)提供该待测器件生成的差分信号给该测试系统并与该测试系统执行权利要求1所述的步骤，以便提供该差分信号的参数；和d)利用该差分信号的参数调整制造半导体器件的制造工艺。

附图说明

附图未按比例绘制。各个图中相同或几乎相同的部件用相同采用相同的附图标记。为清楚起见，没有对所有附图中所有的部件加上附图标记。图中：

图1是现有的测试系统的方框图。

图2A、2B和2C是为了方便理解差分信号的参数测量的简图。

图3是能够用于测量差分信号参数的比较器的示意图。

图4A和4B是为了方便理解图3所示比较器的操作的简图。

图5是测量差分信号参数方法的流程图。

具体实施方式

本发明的应用不受以下详细说明或图中所示的具体结构和布局的限制。本发明能够具有其他实施形态并能够以其他方式实现。还有，本说明书中采用的用语和术语是为了说明本发明，而不应被看作是限定性的。本说明书中使用“包括”、“由...构成”或“具有”、“包含”、“涉及”以及其他用语的意思是指包括这些用语后列出的项目和等同物，以及附加的项目。

图3中所示的电路300可被用于比较器110和差分放大器116中。电路300具有连接到S_in的输入端。输出端OUT可被连接到数据分析电路122(参见图1)。电路300的工作时限由定时信号发生器118(参见图1)的STROBE信号控制。

电路300包括比较器310。比较器310可以是现有技术中的112或114中的任意一个。较好的是，比较器310是一个高带宽比较器。带宽最好是能够满足具有大于5千兆/秒的频率的操作信号。在一个实施例中，比较器310是一个为高速串行信号设计的可由市场获得的接收器。适用的例子之一是Agere Semiconductor销售的TRCV0110 10千兆比特接收器。

电路300被用于执行如现有技术中的边沿扫描。复合数据集(multipledata sets)在STROBE信号规定的时间被采用。比较器310的输出指示出在选通时间输出信号S_in的值是高于还是低于某参考电压。但是，电路300比较两个输入信号S_in+和S_in-的两个分支的相对电平并在比较中引入一个偏置电压，而不是通过一个单端值转换输入差分信号并将该值与一个参考电平进行比较。

图4A和4B显示了偏置电压的引入是如何使比较器310能够指示出差分信号的值。图4A和4B代表按图2A中的形式所示的理想化的差分信号。但是，对于如图2B所示带有噪声的差分信号，其工作原理同样适用。

图4A显示了信号S_in-偏移了V_BI。V_BI表示电路300所引入的偏置电压。如图4A所示，即使施加了偏置电压，在时间t_s处S_in-的值仍小于S_in+的值。在图4A所示的偏置条件下，比较器310的输出将是一个逻辑低信号。

图4B显示了施加更大偏置电压的信号S_in。在图4B中，分支S_in-上的信号偏移了V_B2。在此偏置电平下，时间t_s时S_in-的值大于分支S_in+的值。在该条件下，比较器310的输出将为逻辑LO。为了使两个分支的信号相等而必需施加的偏置电压量就是S_in-和S_in+之间的差分指示。通过找到比较器的输出由逻辑HI转换为逻辑LO时的偏置电压值，就可以确定差分信号S_in的电平。

存在噪声时，在同一选通时间同一偏置电压下取得的信号S_in的多重样本具有一个范围值。数据集中有HI或LO的点的百分比指示出偏置电平在该范围内的何处下降。正如在现有技术中，可以通过设定一个百分比界限确立该范围的低端和高端。例如，范围的一端可以被产生了具有90％的HI值的数据集的偏置电压所界定，范围的另一端可以被产生了具有90％的LO值的数据集的偏置电压所界定。通过确认S_in值的范围可能具有的界限，就可以绘制出如图2C中所示的曲线。

再次参阅图3，图中显示了一种简便的施加偏置电压的机制。如图3所示，输入信号S_in与电路300AC耦合。在图中所示的实施例中，AC耦合是通过利用电容器C₁和C₂的阻塞(blocking)实现的。AC耦合的使用使DC偏置能够被施加在比较器310的输入端而不改变生成S_in的上游电路的性能。

在图3所示的电路中，利用耦合到一个电阻的一个电流源在比较器310的输入端引入DC偏置。电流源I_P向比较310的正输入注入受控的电流量。该电流经过电阻R_P的消耗在该电阻上产生一个等于I_PR_P的电压。类似地，可变电流源I_N被连接到比较器310的负输入。流经电阻R_N的电流在比较器310的负输入产生一个等于I_NR_N的电压。偏置电压就是这些值的差。采用此种结构即能够产生正偏置电压，也能够产生负偏置电压。

图3所示的电路结构的优点是能够在比较器310执行的比较操作中引入偏置而不要求访问比较器310的内部节点。引入偏置而无须访问比较器310的内部节点，这样允许市场上可买到部件的作为比较器310来使用，使用市场上可买到的部件减少了建造测试仪器的成本。

现在请参阅图5，图中显示了形成图2C所示的曲线的方法的流程图。该方法起始于步骤510。正如在现有技术中，建立了一个重复信号波形。可通过提供重复波形的多个周期或触发一个电路重复生成相同信号波形的方式建立重复信号波形。

在步骤512中，设定信号选通(STROBE)的时间，以便使比较器310在相对于需要采集数据点的时间间隔的开始时间的规定时间进行采样。在优选的实施例中，在时间间隔点选通时间最初被设置来采集数据点。

在步骤514中，设定初始偏置值。在图5所示的实例中，初始偏置值被设定为其最大负值。如果使用图5所示的电路，通过将I_P设定在其最大值并将I_N设定在其最小值来设定偏置电压的最大负值。

在步骤516中，为步骤512中设定的选通时间和步骤514中设定的偏置电压采集一组数据点。步骤516中收集的该组中的数据点的数量不是关键性的。但是，应该采集足够的数据点使采集到的数据点的统计属性能够提供对信号中噪声的统计属性的可靠指示。

在步骤518中，检查步骤516中收集的数据点是否表示对S_in在该选通脉冲时间的取值范围的界限。可以使用各种方法确认对范围的界限。其中一种简单的方法是当比较器310的输出中90％为HI值且10％为LO值时确认为下限。当步骤516收集的数据点中包括90％的LO值和10％的HI值时，可确认为范围的上限。

如果在步骤518中确认了范围的界限，则执行步骤522，记录收集数据点时的偏置值。该记录值表示输入信号在该范围界限内的输入信号值。反之，如果在步骤518中确定步骤516中收集的数据点不对应范围的界限，则执行步骤520。

在步骤520中，少量增加偏置值的量。偏置值增加量的大小规定了对信号S_in的测量精度。增加量越小就会使测量精度越高。但是，减少增加量会增加图5所示的检测方法的总耗时。

在步骤520中随着新偏置值的采用，回到步骤516。在步骤516中，收集了另一组数据点。该组数据点在步骤518经过检查，确定其是否表示S_in的值的范围界限。如果这些数据点对应范围界限，则执行步骤522，记录收集这些数据点时所采用的偏置值。

在步骤524，检查是否需要收集更多数据点以确认其他界限，如图2C所示，每个时间都潜在地具有四个相关的界限。LO到HI的变迁就潜在地存在一个下限和一个上限，以及另外相反极性的、HI到LO变迁的界限。如果仍需要检测其他界限，则再次经过步骤520回到步骤516，收集数据组，直到不再需要新的数据来确认所有的相关界限。如果在某一特定时间不再有新的相关界限，则执行步骤526。

在步骤526中，检查是否需要确认该信号S_in在其它时间的界限。例如，如图5所示的方法被用于描划出上升沿的上下边界时，在图2C中所示的跨跃范围E₁的时间内收集数据值。在给下降沿收集数据值时，图2C中跨跃E₂所表示的时间间隔的选通脉冲时间。。如果还进一步需要时间跨跃相关时间间隔，则执行步骤526增加选通脉冲时间。然后回到步骤514。

在步骤514中，再次将偏置值设定到它的最大负值并且为步骤526设定的选通脉冲时间重复执行收集数据确认信号范围界限的过程。这样就可以获得如图2C所示的用于描划出曲线L₁、L₂、L₃和L₄所需要的数值。

数据分析电路122(参见图1)按使用需要采用某种形式将这些值表示出来。例如，可在某些用户界面将测出的参数用信号眼图的图形方式表示出来。可选地，可以表示出单元参数如V_PP或P_M’。表示测量结果所使用的形式将取决于对信息的使用。如果是为了给人看，就可使用图形形式。如果信息是被提供给其他半导体制造过程中的自动设备，就可使用数字形式。

以上提供了测量差分信号参数的低成本的方法，与测量参数的用途无关。

以上就本发明的至少一个实施例的若干方面进行了详细说明，应该理解本专业技术人员可据此进行种种变换、修饰和改进。

例如，以上描述的是结合信号眼图的测量进行差分信号参数的测量方法。但是，该方法还可以用于测量其他参数。

还有，图4A和图4B显示出偏置的引入改变了信号在分支S_in-的电平，而S_in+的电平没有变化。由于该信号是作为差分信号显示的，每个分支上的绝对电平并不重要。可以通过增加信号一个分支的电平并降低信号另一分支电平的方法引入偏置，也可以采用二者结合的方式引入偏置。并且，由于差分信号的绝对电平是不重要的，对应图4A和图4B中X轴的电压电平不重要。

本文中所描述的测试是由自动测试设备进行的。本文中所描述的电路和方法可以用于台式测试设备(bench-top test equipment)或其他设备。在一个预期的实施例中，本文中所描述的电路是一台仪器的组成部分，需要测量差分信号时可将该仪器加在一台自动测试设备上。

还有，前文中所述的某些电路元件在逻辑HI或逻辑LO信号下工作。这些说法的意图不是为了暗含任何特定的电学性质。而是为了表明这些信号采纳的值使它们的状态能够被认出。

图5说明了一种涉及两个参数重复变化的重复测量的方法，参数的变化顺序并不重要。如图所示，首先重复改变电压，直至观察到预期值。然后改变选通脉冲时间。但是，也可以通过增加设定电压的选通脉冲时间直至观察到预期值，这样可以得到同样的结果。然后可改变电压并且重复选通时间，直至预期值被再次观察到。

还有，图5示出的测量方法中，如选通脉冲时间和偏置电平等采纳一个值的范围。在每种情况下，最初将参数设定在其最低值并逐步增加，以便对参数的不同值进行进一步的测量。通常都是预期从参数最小值开始，因为这样就提供了一种组织数据的简便方法，但是，能够通过任何方法改变该参数来取得测量值。

还有，在关于图5的讨论中提到通过确认具有某特点逻辑值的数据点的百分比可能超过某一数值的方法来确认界限。还可以使用更复杂的方法确认界限。例如，可在取代具有不同偏置电平的若数据组的移动平均值超过某门限值时确认该界限。还有，在没有进一步收集数据点之前没有必要确认范围的界限。作为一种可选方案，可以收集所有可能的偏置值下的数据组并接下来进行与界限对应的数据组的确认。

还有，图3显示了向被测试信号中引入偏置的电路。这一手段对于比较器包括已经完成封装的集成电路的组成部分中的情况是特别需要的。若不使用先前设计的比较器不被使用，那么可以设计比较器以便引入需要的偏置

这些修改、改装和改进是为本公开内容的组成部分，属于本发明的内容和范围之内。相应地，说明书和附仅是为了直到示例的作用。

Claims

1.一种差分信号的测量方法，其特征在于包括以下步骤：

a)将该差分信号的每个分支提供给至少具有第一输入端和第二输入端的一个比较器；

b)引入多个相比较的偏置电平，当该第一输入端的值超过了该偏置电平在该第二输入端的值时，该比较器的输出为第一逻辑值；

c)接受该比较器输出端的多个样本集，每个偏置电平都具有一个样本集，每个样本集中的每个样本都与信号波形上的一点在时间上相互关联；

d)选择一个具有预定逻辑值的预定百分比的值的样本集；和

e)在已选择的集中，被用来采集样本的关联的偏压值具有波形上的该点的差分信号值。

2.根据权利要求1所述的差分信号的测量方法，其特征在于其中所述的引入偏置电平包括使电流流经与该比较器的第一和第二输入端之一连接的一个电阻。

3.根据权利要求2所述的差分信号的测量方法，其特征在于其中所述的引入多个偏置电平包括使第一电流流经与该比较器的第一输入端连接的第一电阻并使第二电流流经与该比较器的第二输入端连接的第二电阻，并通过改变该第一电流和该第二电流的相对电平引入该多个偏置电平。

4.根据权利要求2所述的差分信号的测量方法，其特征在于其中所述的比较器被包含在外部具有可接入分支的元件之内，并包括耦合到该比较器的第一和第二输入端的外部分支。

5.根据权利要求4所述的差分信号的测量方法，其特征在于其中所述的电阻位于该元件的外部并且被耦合到该比较器的一个输入端。

6.根据权利要求2所述的差分信号的测量方法，其特征在于其中所述的差分信号的每个分支都是被AC耦合到该比较器的第一和第二输入端之一。

7.根据权利要求1所述的差分信号的测量方法，其中的引入偏置电平包括改变该比较器的操作特性。

8.根据权利要求1所述的差分信号的测量方法，其特征在于其中所述的比较器被包含在外部具有可接入分支的元件之内，并包括耦合到该比较器的第一和第二输入端的外部分支；引入偏置电平，包括将电信号施加到耦合到该比较器的第一和第二输入端的分支的至少其中之一。

9.根据权利要求1所述的差分信号的测量方法，其特征在于其中所述的差分信号具多个上升沿并且其中的接受与信号波形上的一点在时间上相互关联的样本包括设定选通时间，在该时间比较器相对于上升沿起点的预定时间采集样本。

10.一种制造半导体元件的方法，该方法采用权利要求1所述的差分信号的测量方法，其中的差分信号是该半导体元件在其一个制造阶段中的输出并且权利要求1所述的步骤b)至步骤e)被重复，以便将偏压值与该差分信号上的多个点相关联。

11.根据权利要求10所述的制造半导体元件的方法，其特征在于其中所述的与该差分信号上的多个点相关联的偏压值被用于分析该半导体元件的性能并且根据分析结果选该半导体元件制造过程中的后续工序。

12.一种制造半导体器件的工艺，该工艺利用权利要求1所述的方法，该工艺包括以下步骤：

a)将待测半导体器件连接到测试系统；

b)用来自该测试系统的信号激励该待测器件；

c)提供该待测器件生成的差分信号给该测试系统并与该测试系统执行权利要求1所述的步骤，以便提供该差分信号的参数；和

d)利用该差分信号的参数调整制造半导体器件的制造工艺。

13.根据权利要求12所述的制造半导体器件的工艺，其中的调整制造工艺包括对待测器件进行速度分级。

14.一种自动测试系统，适合于测量施加在该测试系统的一个输入端的差分信号，该测试系统具有测试电路，其特征在于包括：

a)比较器，包括：

i)第一和第二输入终端；

ii)提供指示比较结果的逻辑信号的输出；和

iii)控制比较时间的定时输入；

b)以响应一控制信号的可变量的对比较进行偏置的装置；

c)控制电路，其提供连接到该比较器定时输入的定时信号以及提供给该对比较进行偏置的装置控制信号；和

d)数据分析电路，具有耦合到该比较器输出端的输入端，该数字分析电路根据该比较器的输出确定差分信号的参数。

15.根据权利要求14所述的自动测试系统，其特征在于其中所述的比较器的输入终端是AC耦合到该测试系统的输入端并且其中的对比较进行偏置的装置包括至少一个耦合到该比较器的第一和第二输入终端的至少其中之一的电压源。

16.根据权利要求15所述的自动测试系统，其特征在于其中所述的电压源包括电流源和连接到该电流源和该比较器的一个输入终端的电阻。

17.根据权利要求15所述的自动测试系统，其特征在于其中所述的比较器封闭在外部具有可通过分支接入的第一和第二输入终端的半导体封装之内。

18.根据权利要求17所述的自动测试系统，其特征在于其中所述的比较器是半导体元件的组成部分。

19.根据权利要求18所述的自动测试系统，其特征在于其中所述的半导体元件包括差分接收器。

20.根据权利要求19所述的自动测试系统，其特征在于其中所述的半导体元件包括吉比特接收器。

21.根据权利要求14所述的自动测试系统，其特征在于其中所述的比较器是安装在该自动测试系统中的仪器的一个部分。

22.根据权利要求14所述的自动测试系统，其特征在于其中所述的测试系统包括定时信号发生器并且其中控制电路包括该定时信号发生器。

23.根据权利要求14所述的自动测试系统，其特征在于其中所述的数据分析电路包括一被编程为确定该差分信号参数的通用计算机。

24.根据权利要求23所述的自动测试系统，其特征在于其中所述的数据分析电路包括用户界面，通过该用户界面显示该差分信号的眼图。