CN115616541A - 一种声纳浮标参考时钟校准方法 - Google Patents
一种声纳浮标参考时钟校准方法 Download PDFInfo
- Publication number
- CN115616541A CN115616541A CN202211250008.4A CN202211250008A CN115616541A CN 115616541 A CN115616541 A CN 115616541A CN 202211250008 A CN202211250008 A CN 202211250008A CN 115616541 A CN115616541 A CN 115616541A
- Authority
- CN
- China
- Prior art keywords
- frequency
- reference clock
- module
- pulse
- calibration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/52—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
- G01S7/52004—Means for monitoring or calibrating
-
- G—PHYSICS
- G04—HOROLOGY
- G04R—RADIO-CONTROLLED TIME-PIECES
- G04R40/00—Correcting the clock frequency
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Position Fixing By Use Of Radio Waves (AREA)
- Electric Clocks (AREA)
Abstract
本申请提供了一种声纳浮标参考时钟校准方法,属于航空声纳浮标应用的技术领域,具体包括系统上电后的参考时钟由频率合成模块依据晶振模块提供的时钟源倍频生成;处理器模块依据参考时钟对GPS/BDS模块的秒脉冲时隙进行测量;处理器模块根据秒脉冲时隙测量结果确定是否控制频率合成模块修改参考时钟;修改参考时钟后重复步骤二和步骤三;当参考时钟频率经校准满足要求时,频率合成模块不再修改参考时钟频率。通过本申请的处理方案,提高参考时钟的频率精度。
Description
技术领域
本申请涉及航空声纳浮标应用的领域,尤其是涉及一种声纳浮标参考时钟校准方法。
背景技术
航空声纳浮标是一种海洋探测设备,用于探测海洋环境、水下目标等信息,在置的传感器采集信息后,通过无线电链路将信息上传的接收处理设备。声纳浮标在经过长时间的贮存、环境应力后,其内部的参考时钟会发生漂移,导致基于参考时钟工作的无线电上行系统频率与设计指标偏差过大,引起通信误码率增加甚至通信失败。
发明内容
有鉴于此,本申请提供一种声纳浮标参考时钟校准方法,解决了现有技术中的问题,提高参考时钟的频率精度。
本申请提供的一种声纳浮标参考时钟校准方法采用如下的技术方案:
一种声纳浮标参考时钟校准方法,包括:
步骤一、系统上电后的参考时钟由频率合成模块依据晶振模块提供的时钟源倍频生成;
步骤二、处理器模块依据参考时钟对GPS/BDS模块的秒脉冲时隙进行测量;
步骤三、处理器模块根据秒脉冲时隙测量结果确定是否控制频率合成模块修改参考时钟;
步骤四、修改参考时钟后重复步骤二和步骤三;
步骤五、当参考时钟频率经校准满足要求时,频率合成模块不再修改参考时钟频率。
可选的,在GPS/BDS模块开始输出秒脉冲时,处理器模块使用当前生成的参考时钟测量秒脉冲间隙,根据GPS/BDS模块秒脉冲间隔为整秒的特性,1个秒脉冲间隙测量所需的当前参考时钟个数即为当前参考时钟的实际频率。
可选的,所述步骤二包括:GPS/BDS模块在上电后输出秒脉冲,相邻秒脉冲间隔一秒,输入处理器模块并被fpll捕获其上升沿后开始使用fpll对秒脉冲进行计数,待下个秒脉冲上升沿到来,fpll采样的点数即为频率合成模块的实际时钟频率fsamp,该频率与目标频率的偏差即为基准时钟偏差。通过处理模块采样秒脉冲后得到的实际频率与理想频率的偏差为fbias,根据参考频率合成公式得到校准后需要写入的倍频系数。
可选的,所述步骤三包括:校准执行的过程为重新计算分频系数并配置频率合成模块输出的过程,当实际频率大于理想频率时,采取步进增加的方式,增大分频系数,使分频后的频率减小,当实际频率小于理想频率时,采用步进减小的方式,使分频后的频率增大;
根据校准系数,使用倍频系数采用双精度浮标数表示,倍频系数分为整数部分和小数部分,使用新的配置参数使频率合成模块输出新的参考时钟。
可选的,在测量得到当前参考时钟实际频率后,根据系统对时钟频率的精度要求,决定是否修改频率合成模块参数。
可选的,在需要修改频率合成模块参数时,根据频率合成模块输出公式和参考时钟实际频率与目标频率的差异,调整频率合成模块的整数分频和小数分频系数,使频率合成模块输出的参考时钟发生改变。继续使用新的参考时钟测量GPS/BDS模块秒脉冲时隙,直到参考时钟输出频率精度满足要求时校准方法收敛,停止校准。
可选的,所述处理器为FPGA或CPLD。
综上所述,本申请包括以下有益技术效果:
本申请的主要优点是采用GPS/BDS模块秒脉冲校准方法工作的参考时钟,GPS/BDS模块为声纳浮标自带模块,无需增加额外成本;GPS/BDS模块秒脉冲的间隙误差在纳秒级,通过本方法校准后得到的参考时钟频率精度高,一般小于0.1ppm。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本申请声纳浮标参考时钟校准方法中各模块的结构框图;
图2为本申请声纳浮标参考时钟校准方法的流程图。
具体实施方式
下面结合附图对本申请实施例进行详细描述。
以下通过特定的具体实例说明本申请的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。本申请还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本申请的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
要说明的是,下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见,本文中所描述的方面可体现于广泛多种形式中,且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本申请,所属领域的技术人员应了解,本文中所描述的一个方面可与任何其它方面独立地实施,且可以各种方式组合这些方面中的两者或两者以上。举例来说,可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外,可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
还需要说明的是,以下实施例中所提供的图示仅以示意方式说明本申请的基本构想,图式中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
另外,在以下描述中,提供具体细节是为了便于透彻理解实例。然而,所属领域的技术人员将理解,可在没有这些特定细节的情况下实践所述方面。
本申请实施例提供一种声纳浮标参考时钟校准方法。
如图1和图2所示,一种声纳浮标参考时钟校准方法,包括:
步骤一、系统上电后的参考时钟由频率合成模块依据晶振模块提供的时钟源倍频生成。
步骤二、处理器模块依据参考时钟对GPS/BDS模块的秒脉冲时隙进行测量。
步骤三、处理器模块根据秒脉冲时隙测量结果确定是否控制频率合成模块修改参考时钟。
步骤四、修改参考时钟后重复步骤二和步骤三。
步骤五、当参考时钟频率经校准满足要求时,频率合成模块不再修改参考时钟频率。
在GPS/BDS模块开始输出秒脉冲时,处理器模块使用当前生成的参考时钟测量秒脉冲间隙,根据GPS/BDS模块秒脉冲间隔为整秒的特性,1个秒脉冲间隙测量所需的当前参考时钟个数即为当前参考时钟的实际频率。使用参考时钟频率对GPS/BDS模块输出的秒脉冲时隙进行测量,根据GPS/BDS秒脉冲间隔1s整的特性计算出参考时钟的真实频率,调整频率合成模块的频率合成系数,使参考频率更接近设计值。
所述步骤二包括:GPS/BDS模块在上电后输出秒脉冲,相邻秒脉冲间隔一秒,输入处理器模块并被fpll捕获其上升沿后开始使用fpll对秒脉冲进行计数,待下个秒脉冲上升沿到来,fpll采样的点数即为频率合成模块的实际时钟频率fsamp,该频率与目标频率的偏差即为基准时钟偏差。通过处理模块采样秒脉冲后得到的实际频率与理想频率的偏差为fbias,根据参考频率合成公式得到校准后需要写入的倍频系数。
所述步骤三包括:校准执行的过程为重新计算分频系数并配置频率合成模块输出的过程,当实际频率大于理想频率时,采取步进增加的方式,增大分频系数,使分频后的频率减小,当实际频率小于理想频率时,采用步进减小的方式,使分频后的频率增大;
根据校准系数,使用倍频系数采用双精度浮标数表示,倍频系数分为整数部分和小数部分,使用新的配置参数使频率合成模块输出新的参考时钟。
在测量得到当前参考时钟实际频率后,根据系统对时钟频率的精度要求,决定是否修改频率合成模块参数。
在需要修改频率合成模块参数时,根据频率合成模块输出公式和参考时钟实际频率与目标频率的差异,调整频率合成模块的整数分频和小数分频系数,使频率合成模块输出的参考时钟发生改变。继续使用新的参考时钟测量GPS/BDS模块秒脉冲时隙,直到参考时钟输出频率精度满足要求时校准方法收敛,停止校准。
所述处理器为FPGA或CPLD。
在一个实施例中,一种声纳浮标参考时钟校准方法,包括:
步骤一:上电后处理器模块根据默认的参考时钟频率和晶振模块额定输出频率配置频率合成器模块合成初始参考时钟,此时处理器模块的始终源为初始参考时钟。
步骤二:GPS/BDS模块工作后输出秒脉冲信号。
步骤三:处理器模块利用初始参考时钟测量秒脉冲间隙得到初始参考时钟的实际值。
步骤四:处理器模块比较实际值与目标值的差异决定是否校准参考时钟,当需要校准参考时钟时,处理器模块利用频率合成模块的生成系数以及参考时钟与目标值的差,重新生成频率合成模块工作所需的整数分频系数和小数分频系数,根据新的系数配置频率合成模块产生新的参考时钟。
步骤五:处理器模块使用新的参考时钟测量秒脉冲,并继续校准,指导参考时钟实际值与目标值的差满足系统工作对时钟精度的要求后停止校准。
在一个实施例中,一种声纳浮标参考时钟校准方法按照如下步骤实现:
步骤一:系统上电工作,处理模块将预置的参数写入频率合成模块中,其开始工作,输出合成频率为系统提供工作时钟。
步骤二:GPS/BDS模块在上电后输出秒脉冲,相邻秒脉冲间隔一秒,输入处理器模块并被fpll捕获其上升沿后开始使用fpll对秒脉冲进行计数,待下个秒脉冲上升沿到来,fpll采样的点数即为频率合成模块的实际时钟频率fsamp,该频率与目标频率的偏差即为基准时钟偏差。通过处理模块采样秒脉冲后得到的实际频率与理想频率的偏差为fbias,根据参考频率合成公式得到校准后需要写入的倍频系数。
步骤四:校准执行的过程是重新计算分频系数并配置频率合成模块输出的过程。当实际频率大于理想频率时,采取步进增加的方式,增大分频系数,使分频后的频率减小;当实际频率小于理想频率时,采用步进减小的方式,使分频后的频率增大。根据得到校准系数,使用倍频系数采用双精度浮标数表示,倍频系数分为整数部分和小数部分,使用新的配置参数使频率合成模块输出新的参考时钟。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以权利要求的保护范围为准。
Claims (7)
1.一种声纳浮标参考时钟校准方法,其特征在于,包括:
步骤一、系统上电后的参考时钟由频率合成模块依据晶振模块提供的时钟源倍频生成;
步骤二、处理器模块依据参考时钟对GPS/BDS模块的秒脉冲时隙进行测量;
步骤三、处理器模块根据秒脉冲时隙测量结果确定是否控制频率合成模块修改参考时钟;
步骤四、修改参考时钟后重复步骤二和步骤三;
步骤五、当参考时钟频率经校准满足要求时,频率合成模块不再修改参考时钟频率。
2.根据权利要求1所述的声纳浮标参考时钟校准方法,其特征在于,在GPS/BDS模块开始输出秒脉冲时,处理器模块使用当前生成的参考时钟测量秒脉冲间隙,根据GPS/BDS模块秒脉冲间隔为整秒的特性,1个秒脉冲间隙测量所需的当前参考时钟个数即为当前参考时钟的实际频率。
3.根据权利要求1所述的声纳浮标参考时钟校准方法,其特征在于,所述步骤二包括:GPS/BDS模块在上电后输出秒脉冲,相邻秒脉冲间隔一秒,输入处理器模块并被fpll捕获其上升沿后开始使用fpll对秒脉冲进行计数,待下个秒脉冲上升沿到来,fpll采样的点数即为频率合成模块的实际时钟频率fsamp,该频率与目标频率的偏差即为基准时钟偏差。通过处理模块采样秒脉冲后得到的实际频率与理想频率的偏差为fbias,根据参考频率合成公式得到校准后需要写入的倍频系数。
4.根据权利要求1所述的声纳浮标参考时钟校准方法,其特征在于,所述步骤三包括:校准执行的过程为重新计算分频系数并配置频率合成模块输出的过程,当实际频率大于理想频率时,采取步进增加的方式,增大分频系数,使分频后的频率减小,当实际频率小于理想频率时,采用步进减小的方式,使分频后的频率增大;
根据校准系数,使用倍频系数采用双精度浮标数表示,倍频系数分为整数部分和小数部分,使用新的配置参数使频率合成模块输出新的参考时钟。
5.根据权利要求4所述的声纳浮标参考时钟校准方法,其特征在于,在测量得到当前参考时钟实际频率后,根据系统对时钟频率的精度要求,决定是否修改频率合成模块参数。
6.根据权利要求5所述的声纳浮标参考时钟校准方法,其特征在于,在需要修改频率合成模块参数时,根据频率合成模块输出公式和参考时钟实际频率与目标频率的差异,调整频率合成模块的整数分频和小数分频系数,使频率合成模块输出的参考时钟发生改变。继续使用新的参考时钟测量GPS/BDS模块秒脉冲时隙,直到参考时钟输出频率精度满足要求时校准方法收敛,停止校准。
7.根据权利要求1所述的声纳浮标参考时钟校准方法,其特征在于,所述处理器为FPGA或CPLD。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211250008.4A CN115616541A (zh) | 2022-10-12 | 2022-10-12 | 一种声纳浮标参考时钟校准方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211250008.4A CN115616541A (zh) | 2022-10-12 | 2022-10-12 | 一种声纳浮标参考时钟校准方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115616541A true CN115616541A (zh) | 2023-01-17 |
Family
ID=84862038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211250008.4A Pending CN115616541A (zh) | 2022-10-12 | 2022-10-12 | 一种声纳浮标参考时钟校准方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115616541A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116909351A (zh) * | 2023-09-14 | 2023-10-20 | 深圳扬兴科技有限公司 | 一种时钟芯片内部时钟精度校正方法 |
-
2022
- 2022-10-12 CN CN202211250008.4A patent/CN115616541A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116909351A (zh) * | 2023-09-14 | 2023-10-20 | 深圳扬兴科技有限公司 | 一种时钟芯片内部时钟精度校正方法 |
CN116909351B (zh) * | 2023-09-14 | 2023-12-19 | 深圳扬兴科技有限公司 | 一种时钟芯片内部时钟精度校正方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2695373C (en) | Circuit device and method of measuring clock jitter | |
CN103176400B (zh) | 智能电表时钟校准方法 | |
CN106506101B (zh) | 一种接收机幅频响应自动化校准方法及装置 | |
CN109557577B (zh) | 适用于节点地震仪的时钟产生装置及方法 | |
CN115616541A (zh) | 一种声纳浮标参考时钟校准方法 | |
CN111766771A (zh) | 一种基于压控晶振驯服的时间间隔测量方法及系统 | |
CN115685725A (zh) | 测量设备的时钟校准装置和测量设备 | |
CN106383438B (zh) | 一种基于滑动窗口时间扩展高精度驯钟方法 | |
CN201540331U (zh) | 多通道高精度同步测频装置 | |
CN103546124A (zh) | 一种信号触发时刻值获取装置 | |
CN101556325A (zh) | 快速电能误差检定方法 | |
US20110064178A1 (en) | Jitter digitizer | |
CN102928805A (zh) | 多表位数字化电能表校验仪 | |
CN111026232A (zh) | 时钟校准方法、芯片、电子设备 | |
US9116511B2 (en) | Self temperature-compensated high precision event timer using standard time reference frequency and its method | |
CN108418580B (zh) | 一种通过频率计测量中央处理器内部锁相环稳定性的方法 | |
CN211180593U (zh) | 时频检测设备 | |
CN114740260A (zh) | 实时检测并调整晶振输出频率的电力专用同步采集方法 | |
CN109752594B (zh) | 一种多通道同步数据采集相位校正方法 | |
Kwiatkowski et al. | Hardware Computational Module for Frequency Ω-Counter | |
JP5307532B2 (ja) | 周波数等変化測定法及びその装置 | |
CN115575987B (zh) | 具有北斗3号授时的多通道1pps测试系统 | |
Chun et al. | Frequency correction method of OCXO and its application in the data acquisition of electrical prospecting | |
Kwiatkowski et al. | Hardware computing module for frequency Ω-counter | |
CN118330312B (zh) | 一种fpga晶振频率测量方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |