CN105738800A - 基于单双跳变的低功耗确定性bist及种子压缩方法 - Google Patents

Abstract

本发明涉及大规模数字集成电路技术领域，一种基于单双跳变的低功耗确定性BIST及种子压缩方法，一方面，为了降低测试功耗，本发明使用了一种新型的单双跳变单元和ROM存储的控制信号通过单双混合跳变来生成确定性种子，然后利用单跳变重播种技术来生成确定性测试向量。同时，为了减少冗余向量的个数，减少测试时间，本发明还增加了2?bit减法计数器来约束重播种过程中确定性测试向量生成的个数。另一方面，为了压缩面积开销并生成控制信号，本发明还提出了对应的种子压缩方法，实验结果表明，本发明提出的BIST和种子压缩方法的测试性能，如测试时间、面积开销及测试功耗都有很大程度的降低。

Description

基于单双跳变的低功耗确定性BIST及种子压缩方法

技术领域

本发明涉及一种基于单双跳变的低功耗确定性BIST及种子压缩方法，属于大规模数字集成电路技术领域。

背景技术

如今，随着制造工艺尺寸的不断减少，低功耗技术的普及，对测试功耗的要求也随之增加。此外，测试矢量之间相关性较低，这导致在测试状态下产生的功耗往往比正常工作状态下高出许多，最终这将会影响到芯片的可靠性。因此如何降低测试功耗成为近些年来的研究热点。而目前低功耗内建自测试的研究方向主要分为两类：(1)降低待测电路的测试功耗(2)降低向量生成器的功耗。前者主要通过如修改或划分扫描链的结构、扫描链重排序以及增加额外的控制逻辑等方法来降低功耗，后者主要通过测试矢量重排序，减少向量生成器的跳变以及过滤冗余的测试向量等方法来降低测试功耗。目前，由于单跳变技术卓越的低功耗特性，它被广泛地使用在低功耗BIST设计当中。它的基本原理是保证两两相邻的测试向量之间有且只有1位发生了跳变，这样可以很大幅度的降低芯片的测试功耗。同时，在之前的研究中发现，比起多跳变测试向量，单跳变测试向量能够更好的检测到多种故障类型，例如延迟故障。因此，各种伪随机单跳变测试方案被提出。如图1所示的伪随机单跳变确定性向量生成器是由LFSR和2-bit扭环计数器(twisted ring counter，TRC)构成，它利用控制信号sel可以灵活地实现LFSR与TRC模式的来回切换。当处于TRC模式下，由L-stage LFSR指定2-bit TRC发生单跳变。而当进入LFSR模式后，电路会生成新的相关性较低的伪随机种子，用于更快速地提高故障覆盖率。不过与确定性测试技术相比，伪随机测试技术既无法达到ATPG所能达到的故障覆盖率，同时为了实现较高的故障覆盖率还需要耗费较长的测试时间，增加测试功耗。为了减低测试时间并保证故障覆盖率，采用确定性测试方案应该会有比较好的结果。

发明内容

为了克服现有技术中存在的不足，本发明目的是提供一种基于单双跳变的低功耗确定性BIST及种子压缩方法。一方面，为了降低测试功耗，本发明使用了一种新型的单双跳变单元和ROM存储的控制信号通过单双混合跳变来生成确定性种子，然后利用单跳变重播种技术来生成确定性测试向量。同时，为了减少冗余向量的个数，减少测试时间，本发明还增加了2-bit减法计数器来约束重播种过程中确定性测试向量生成的个数。另一方面，为了压缩面积开销并生成控制信号，本发明还提出了对应的种子压缩方法，实验结果表明，本发明提出的BIST和种子压缩方法的测试性能，如测试时间、面积开销及测试功耗都有很大程度的降低。

为了实现上述发明目的，解决现有技术中所存在的问题，本发明采取的技术方案是：一种基于单双跳变的低功耗确定性BIST，包括状态机，n/2个单双跳变单元SDIC，长度为n/2+1位串行移位寄存器，减法计数器、存储器及被测电路，其中n为测试向量集的测试宽度；所述状态机设有5个输入数据端口，分别是CLK、start、reset、feedback及ROM数据输出，另外，状态机还设有5个输出信号端口，分别是SEED_BIT[n/2-1:0]、sel、ini_val、load和ROM读取控制信号；所述n/2个单双跳变单元SDIC中的每个SDIC单元设有4个输入端口，分别是SEED_BIT、CE、sel及clk，另外，还设有2个输出端口，分别是Q1和Q2；所述长度为n/2+1位串行移位寄存器，是由n/2个DFFR寄存器和1个DFFS寄存器串行连接所构成；所述减法计数器设有3个输入端口，分别是load、ini_val和dec_en，另外，还设有2个输出端口，分别是feed_back和shift_en，其特征在于：所述状态机中的输出端口load及ini_val分别与减法计数器中的输入端口load及ini_val相连，所述状态机中的输出端口sel及SEED_BIT[n/2-1:0]分别与n/2个单双跳变单元SDIC中的每个SDIC单元输入端口sel及SEED_BIT相连，所述状态机中的输出端口ROM读取控制信号与存储器中输入端口的ROM读取控制信号相连，所述状态机中的输入端口ROM数据输出及feedback分别与储器中输出端口ROM数据输出及减法计数器中的输出端口feed_back相连，所述状态机中的输入端口CLK分别与n/2个单双跳变单元SDIC中的每个SDIC单元输入端口clk相连，所述DFFS寄存器输出端口与第1个DFFR寄存器输入端口相连，最后一个DFFR寄存器输出端口与减法计数器输入端口dec_en相连，所述减法计数器输出端口shift_en及时钟输入信号CLK与与门输入端相连，输出端分别与n/2个DFFR寄存器和1个DFFS寄存器时钟输入端相连，所述n/2个DFFR寄存器输出端口分别与n/2个单双跳变单元SDIC中输入端口CE相连，所述n/2个单双跳变单元SDIC中输出端口Q1、Q2分别与被测电路输入端相连。

所述每个SDIC单元包括触发器dff1、dff2、异或门以及与门，所述触发器dff1的输出端Q1及SDIC单元输入端口sel分别与异或门输入端相连，所述异或门输出端与触发器dff2输入端口D2相连，所述触发器dff2输出端口Q2反向与触发器dff1输入端口D1相连，所述SDIC单元输入端口clk、SEED_BIT及CE分别与与门输入端相连，其输出端分别与触发器dff1、dff2中的输入端口clk相连。

所述一种基于单双跳变的低功耗确定性BIST的种子压缩方法，包括以下步骤：

步骤1、初始化，基于被测电路，使用Altanta工具生成确定性测试集Tpx，将000..0作为确定性种子deter_seed；设置SEED_BIT[n/2-1:0]为00..0,sel为1，其中n为测试向量集的测试宽度，初始化向量集All_pat,candi_seed_set和hm_dis_set；

步骤2、压缩与确定性种子完全相容的测试向量，具体包括以下子步骤：

(a)从确定性测试集Tpx中挑选出与确定性种子完全相容的目标向量，将它们从Tpx中删除；与确定性种子完全相容的测试向量是由确定性种子经过轮流的k次单跳变产生的，(m-1)*n/2<k<＝m*n/2，m按照有效的最小原则选取，0<m<＝4，n为测试向量集的测试宽度；

(b)记录最大的m值为M，用M-1作为2-bit减法计数器的初始值，基于确定性种子，模仿测试向量生成器通过轮流的M*n/2次单跳变生成M*n/2个确定性测试向量，保存到All_pat测试集中；将All_pat的最后一个向量设为stop_pat；

步骤3、选择并确定下一个确定性种子，具体包括以下子步骤：

(a)、从Tpx中挑出满足如下其中一个条件的测试向量：

条件1、该向量是基于deter_seed通过p次双跳变产生，p<n/2，n为测试向量集的测试宽度；

条件2、该向量是基于deter_seed通过p次双跳变和轮流的k次单跳变产生，其中，(m-1)*n/2<k<＝m*n/2，m按照有效的最小原则选取，0<m<＝4，p<n/2，n为测试向量集的测试宽度；

如果向量满足条件2，则将该向量转换成与deter_seed仅相邻p次双跳变的中间向量，将满足条件1的向量和满足条件2转换的中间向量保存到候选种子集合candi_seed_set当中；

(b)判断candi_seed_set集合是否为空，若为空，则将Tpx集合内的所有向量全部保存到candi_seed_set当中；

(c)采用x指定方法从candi_seed_set选择并确定新的deter_seed，首先，判断candi_seed_set是否为空；若为空，则子步骤(c)结束；否则从candi_seed_set中选取一个候选种子pat_i，将pat_i从candi_seed_set中删去；其次，按照SDIC顺序选取第j个SDIC的值，即pat_i(2*j-1:2*j)，其中0<j<＝n/2,n为测试向量集的测试宽度；判断pat_i(2*j-1:2*j)中是否含有x；若含有x，指定pat_i(2*j-1:2*j)的值与stop_pat(2*j-1:2*j)的值完全相同，否则完全取反；指定结束后，选取并指定第j+1个SDIC的x值，如此循环下去，直到所有的SDIC中都没有x为止；指定结束后，计算新的pat_i与stop_pat之间的汉明距离，按照公式(1)进行处理，并将计算结果保存到hm_dis_set中去；

$hm\_dis=\underset{k=1}{\overset{n}{\mathrm{\&Sigma;}}}pat\_i\left(k\right)^stop\_pat\left(k\right)---\left(1\right)$

仿照上述流程，选取并指定下一个候选种子中的x值，计算它与stop_pat的汉明距离，追加到hm_dis_set当中；如此循环下去，直到candi_seed_set为空为止；最后，选择hm_dis_set中最小的值对应的候选种子作为deter_seed，清空hm_dis_set；

(d)根据新的deter_seed和stop_pat的值得出对应的SEED_BIT[n/2-1:0]和sel的值，其中n为测试向量集的测试宽度；基于stop_pat,SEED_BIT[n/2-1:0]和sel的值，模拟测试向量生成器通过单/双跳变生成deter_seed，将这过程中生成的测试向量追加到All_pat当中；

步骤4、将All_pat读入到Altanta工具当中，生成对应的故障覆盖率和新的确定性测试集Tpx，这个测试集中所覆盖的故障点是All_pat中还未覆盖到的，仍需要压缩；之后清空All_pat集合并判断Tpx是否为空，若Tpx不为空，则进入步骤2，重复上述循环；否则跳出循环，结束该种子压缩方法。

本发明有益效果是：一种基于单双跳变的低功耗确定性BIST及种子压缩方法，一方面，为了降低测试功耗，本发明使用了一种新型的单双跳变单元和ROM存储的控制信号通过单双混合跳变来生成确定性种子，然后利用单跳变重播种技术来生成确定性测试向量。同时，为了减少冗余向量的个数，减少测试时间，本发明还增加了2-bit减法计数器来约束重播种过程中确定性测试向量生成的个数。另一方面，为了压缩面积开销并生成控制信号，本发明还提出了对应的种子压缩方法，包括以下步骤：1、初始化，2、压缩与确定性种子完全相容的测试向量，3、选择并确定下一个确定性种子，4、生成对应的故障覆盖率和新的确定性测试集Tpx。与已有技术相比，实验结果表明，本发明提出的BIST和种子压缩方法的测试性能，如测试时间、面积开销及测试功耗都有很大程度的降低。

附图说明

图1是伪随机单跳变测试向量生成器结构图。

图2是本发明结构图。

图3是基本单元SDIC的内部结构图。

图4是基本单元SDIC单跳变状态变化图。

图5是基本单元SDIC双跳变状态变化图。

图6是本发明方法步骤流程图。

图7是本发明工作情况流程图。

具体实施方式

下面结合附图对本发明作进一步说明。

如图2所示，一种基于单双跳变的低功耗确定性BIST，包括状态机，n/2个单双跳变单元SDIC，长度为n/2+1位串行移位寄存器，减法计数器、存储器及被测电路，其中n为测试向量集的测试宽度；所述状态机设有5个输入数据端口，分别是CLK、start、reset、feedback及ROM数据输出，另外，状态机还设有5个输出信号端口，分别是SEED_BIT[n/2-1:0]、sel、ini_val、load和ROM读取控制信号；所述n/2个单双跳变单元SDIC中的每个SDIC单元设有4个输入端口，分别是SEED_BIT、CE、sel及clk，另外，还设有2个输出端口，分别是Q1和Q2；所述长度为n/2+1位串行移位寄存器，是由n/2个DFFR寄存器和1个DFFS寄存器串行连接所构成；所述减法计数器设有3个输入端口，分别是load、ini_val和dec_en，另外，还设有2个输出端口，分别是feed_back和shift_en，所述状态机中的输出端口load及ini_val分别与减法计数器中的输入端口load及ini_val相连，所述状态机中的输出端口sel及SEED_BIT[n/2-1:0]分别与n/2个单双跳变单元SDIC中的每个SDIC单元输入端口sel及SEED_BIT相连，所述状态机中的输出端口ROM读取控制信号与存储器中输入端口的ROM读取控制信号相连，所述状态机中的输入端口ROM数据输出及feedback分别与储器中输出端口ROM数据输出及减法计数器中的输出端口feed_back相连，所述状态机中的输入端口CLK分别与n/2个单双跳变单元SDIC中的每个SDIC单元输入端口clk相连，所述DFFS寄存器输出端口与第1个DFFR寄存器输入端口相连，最后一个DFFR寄存器输出端口与减法计数器输入端口dec_en相连，所述减法计数器输出端口shift_en及时钟输入信号CLK与与门输入端相连，输出端分别与n/2个DFFR寄存器和1个DFFS寄存器输入端相连，所述n/2个DFFR寄存器输出端口分别与n/2个单双跳变单元SDIC中输入端口CE相连，所述n/2个单双跳变单元SDIC中输出端口Q1、Q2分别与被测电路输入端相连。

如图3所示，所述每个SDIC单元包括触发器dff1、dff2、异或门以及与门，所述触发器dff1的输出端Q1及SDIC单元输入端口sel分别与异或门输入端相连，所述异或门输出端与触发器dff2输入端口D2相连，所述触发器dff2输出端口Q2反向与触发器dff1输入端口D1相连，所述SDIC单元输入端口clk、SEED_BIT及CE分别与与门输入端相连，其输出端分别与触发器dff1、dff2中的输入端口clk相连。当sel为1时，SDIC进行双跳变，状态图如图5所示。当sel为0时，SDIC进行单跳变，状态图如图4所示。此外，在重播种过程中，为了生成确定性种子和测试向量，电路被划分为两个工作状态：即种子生成状态和向量生成状态。当电路工作在种子生成状态时，每个SDIC的CE会被轮流选中，此刻只有对应的SEED_BIT信号有效时，SDIC才能发生跳变，且跳变模式由sel信号决定。由此可知，生成什么样子的确定性种子是由SEED_BIT和sel信号共同决定。SEED_BIT决定哪个SDIC会发生翻转，而sel决定发生什么样子的翻转。而当电路进入向量生成状态时，SEED_BIT信号始终保持为1，sel保持为0。随着每个SDIC的CE轮流有效，每个单元轮流发生单跳变，详见表1所示。

表1

如图7所示，先启动状态机，从存储器中读取存储数据；存储器中的数据都是以n/2+3位为单位进行存储的；前n/2位和最后一位数据对应着种子生成状态下的SEED_BIT[n/2-1:0]信号和sel信号；而第n/2+1～n/2+2位保存则是2-bit减法计数器的初始值，用来控制向量生成状态下单跳变持续的周期长度m*n/2；然后进入种子生成状态，读取sel信号的值，确定种子的生成方式；电路可以通过两种方式来生成确定性种子；第一，若sel为1，电路进入状态3，通过双跳变的方式来生成新的种子；反之，则电路会进入状态2，完成一轮单跳变后直接跳回状态1重新读取新的存储数据，然后再进入状态3生成最终的确定性种子；这两种方式最大的区别在于第一种方式只需要一个存储数据就可以生成目标种子，而后者则需要两个；假设sel为1，电路进入双跳变模式，读取前n/2位存储数据作为该状态下的SEED_BIT[n/2-1:0]输出，启动减法计数器并使能串行移位寄存器，它的初始值为0..01；随着串行移位寄存器移位，每个SDIC的CE轮流有效，这时由SEED_BIT信号来确定SDIC是否发生跳变；当串行移位寄存器的值为0..010时，状态机进入向量生成状态；读取第n/2+1～n/2+2位存储数据作为减法计数器的初始值，重新初始化串行移位寄存器；随着串行移位寄存器移位，每个SDIC被轮流选中发生单跳变；每当一轮移位完成后，2-bit减法计数器减一，串行移位寄存器移位重新使能；当且仅当2-bit减法计数器的值为0，同时当轮移位结束后，向量生成状态结束；电路返回状态1读取新的存储数据，如此循环；

如图6所示，一种采用单双跳变的低功耗确定性BIST的种子压缩方法，包括以下步骤：

步骤1、初始化，基于被测电路，使用Altanta工具生成确定性测试集Tpx，将000..0作为确定性种子deter_seed；设置SEED_BIT[n/2-1:0]为00..0,sel为1，其中n为测试向量集的测试宽度，初始化向量集All_pat,candi_seed_set和hm_dis_set；

步骤2、压缩与确定性种子完全相容的测试向量，具体包括以下子步骤：

(a)从确定性测试集Tpx中挑选出与确定性种子完全相容的目标向量，将它们从Tpx中删除；与确定性种子完全相容的测试向量是由确定性种子经过轮流的k次单跳变产生的，(m-1)*n/2<k<＝m*n/2，m按照有效的最小原则选取，0<m<＝4，n为测试向量集的测试宽度；

(b)记录最大的m值为M，用M-1作为2-bit减法计数器的初始值，基于确定性种子，模仿测试向量生成器通过轮流的M*n/2次单跳变生成M*n/2个确定性测试向量，保存到All_pat测试集中；将All_pat的最后一个向量设为stop_pat；

步骤3、选择并确定下一个确定性种子，具体包括以下子步骤：

(a)、从Tpx中挑出满足如下其中一个条件的测试向量：

条件1、该向量是基于deter_seed通过p次双跳变产生，p<n/2，n为测试向量集的测试宽度；

条件2、该向量是基于deter_seed通过p次双跳变和轮流的k次单跳变产生，其中，(m-1)*n/2<k<＝m*n/2，m按照有效的最小原则选取，0<m<＝4，p<n/2，n为测试向量集的测试宽度；

如果向量满足条件2，则将该向量转换成与deter_seed仅相邻p次双跳变的中间向量，将满足条件1的向量和满足条件2转换的中间向量保存到候选种子集合candi_seed_set当中；

(b)判断candi_seed_set集合是否为空，若为空，则将Tpx集合内的所有向量全部保存到candi_seed_set当中；

(c)采用x指定方法从candi_seed_set选择并确定新的deter_seed，首先，判断candi_seed_set是否为空；若为空，则子步骤(c)结束；否则从candi_seed_set中选取一个候选种子pat_i，将pat_i从candi_seed_set中删去；其次，按照SDIC顺序选取第j个SDIC的值，即pat_i(2*j-1:2*j)，其中0<j<＝n/2,n为测试向量集的测试宽度；判断pat_i(2*j-1:2*j)中是否含有x；若含有x，指定pat_i(2*j-1:2*j)的值与stop_pat(2*j-1:2*j)的值完全相同，否则完全取反；指定结束后，选取并指定第j+1个SDIC的x值，如此循环下去，直到所有的SDIC中都没有x为止；指定结束后，计算新的pat_i与stop_pat之间的汉明距离，按照公式(1)进行处理，并将计算结果保存到hm_dis_set中去；

$hm\_dis=\underset{k=1}{\overset{n}{\mathrm{\&Sigma;}}}pat\_i\left(k\right)^stop\_pat\left(k\right)---\left(1\right)$

仿照上述流程，选取并指定下一个候选种子中的x值，计算它与stop_pat的汉明距离，追加到hm_dis_set当中；如此循环下去，直到candi_seed_set为空为止；最后，选择hm_dis_set中最小的值对应的候选种子作为deter_seed，清空hm_dis_set；

(d)根据新的deter_seed和stop_pat的值得出对应的SEED_BIT[n/2-1:0]和sel的值，其中n为测试向量集的测试宽度；基于stop_pat,SEED_BIT[n/2-1:0]和sel的值，模拟测试向量生成器通过单/双跳变生成deter_seed，将这过程中生成的测试向量追加到All_pat当中；

步骤4、将All_pat读入到Altanta工具当中，生成对应的故障覆盖率和新的确定性测试集Tpx，这个测试集中所覆盖的故障点是All_pat中还未覆盖到的，仍需要压缩；之后清空All_pat集合并判断Tpx是否为空，若Tpx不为空，则进入步骤2，重复上述循环；否则跳出循环，结束该种子压缩方法。

本发明优点在于：一方面，为了降低测试功耗，本发明使用了一种新型的单双跳变单元和ROM存储的控制信号通过单双混合跳变来生成确定性种子，然后利用单跳变重播种技术来生成确定性测试向量。同时，为了减少冗余向量的个数，减少测试时间，本发明还增加了2-bit减法计数器来约束重播种过程中确定性测试向量生成的个数。另一方面，为了压缩面积开销并生成控制信号，本发明还提出了对应的种子压缩方法。实验结果表明，本发明提出的BIST和种子压缩方法的测试性能，如测试时间、面积开销及测试功耗都有很大程度的降低。

Claims (3)

1.一种基于单双跳变的低功耗确定性BIST，包括状态机，n/2个单双跳变单元SDIC，长度为n/2+1位串行移位寄存器，减法计数器、存储器及被测电路，其中n为测试向量集的测试宽度；所述状态机设有5个输入数据端口，分别是CLK、start、reset、feedback及ROM数据输出，另外，状态机还设有5个输出信号端口，分别是SEED_BIT[n/2-1:0]、sel、ini_val、load和ROM读取控制信号；所述n/2个单双跳变单元SDIC中的每个SDIC单元设有4个输入端口，分别是SEED_BIT、CE、sel及clk，另外，还设有2个输出端口，分别是Q1和Q2；所述长度为n/2+1位串行移位寄存器，是由n/2个DFFR寄存器和1个DFFS寄存器串行连接所构成；所述减法计数器设有3个输入端口，分别是load、ini_val和dec_en，另外，还设有2个输出端口，分别是feed_back和shift_en，其特征在于：所述状态机中的输出端口load及ini_val分别与减法计数器中的输入端口load及ini_val相连，所述状态机中的输出端口sel及SEED_BIT[n/2-1:0]分别与n/2个单双跳变单元SDIC中的每个SDIC单元输入端口sel及SEED_BIT相连，所述状态机中的输出端口ROM读取控制信号与存储器中输入端口的ROM读取控制信号相连，所述状态机中的输入端口ROM数据输出及feedback分别与储器中输出端口ROM数据输出及减法计数器中的输出端口feed_back相连，所述状态机中的输入端口CLK分别与n/2个单双跳变单元SDIC中的每个SDIC单元输入端口clk相连，所述DFFS寄存器输出端口与第1个DFFR寄存器输入端口相连，最后一个DFFR寄存器输出端口与减法计数器输入端口dec_en相连，所述减法计数器输出端口shift_en及时钟输入信号CLK与与门输入端相连，输出端分别与n/2个DFFR寄存器和1个DFFS寄存器时钟输入端相连，所述n/2个DFFR寄存器输出端口分别与n/2个单双跳变单元SDIC中输入端口CE相连，所述n/2个单双跳变单元SDIC中输出端口Q1、Q2分别与被测电路输入端相连。

2.根据权利要求1所述一种基于单双跳变的低功耗确定性BIST，其特征在于：所述每个SDIC单元包括触发器dff1、dff2、异或门以及与门，所述触发器dff1的输出端Q1及SDIC单元输入端口sel分别与异或门输入端相连，所述异或门输出端与触发器dff2输入端口D2相连，所述触发器dff2输出端口Q2反向与触发器dff1输入端口D1相连，所述SDIC单元输入端口clk、SEED_BIT及CE分别与与门输入端相连，其输出端分别与触发器dff1、dff2中的输入端口clk相连。

3.根据权利要求1所述一种基于单双跳变的低功耗确定性BIST的种子压缩方法，其特征在于包括以下步骤：

步骤1、初始化，基于被测电路，使用Altanta工具生成确定性测试集Tpx，将000..0作为确定性种子deter_seed；设置SEED_BIT[n/2-1:0]为00..0,sel为1，其中n为测试向量集的测试宽度，初始化向量集All_pat,candi_seed_set和hm_dis_set；

步骤2、压缩与确定性种子完全相容的测试向量，具体包括以下子步骤：

(a)从确定性测试集Tpx中挑选出与确定性种子完全相容的目标向量，将它们从Tpx中删除；与确定性种子完全相容的测试向量是由确定性种子经过轮流的k次单跳变产生的，(m-1)*n/2<k<＝m*n/2，m按照有效的最小原则选取，0<m<＝4，n为测试向量集的测试宽度；

(b)记录最大的m值为M，用M-1作为2-bit减法计数器的初始值，基于确定性种子，模仿测试向量生成器通过轮流的M*n/2次单跳变生成M*n/2个确定性测试向量，保存到All_pat测试集中；将All_pat的最后一个向量设为stop_pat；

步骤3、选择并确定下一个确定性种子，具体包括以下子步骤：

(a)、从Tpx中挑出满足如下其中一个条件的测试向量：

条件1、该向量是基于deter_seed通过p次双跳变产生，p<n/2，n为测试向量集的测试宽度；

条件2、该向量是基于deter_seed通过p次双跳变和轮流的k次单跳变产生，其中，(m-1)*n/2<k<＝m*n/2，m按照有效的最小原则选取，0<m<＝4，p<n/2，n为测试向量集的测试宽度；

如果向量满足条件2，则将该向量转换成与deter_seed仅相邻p次双跳变的中间向量，将满足条件1的向量和满足条件2转换的中间向量保存到候选种子集合candi_seed_set当中；

(b)判断candi_seed_set集合是否为空，若为空，则将Tpx集合内的所有向量全部保存到candi_seed_set当中；

(c)采用x指定方法从candi_seed_set选择并确定新的deter_seed，首先，判断candi_seed_set是否为空；若为空，则子步骤(c)结束；否则从candi_seed_set中选取一个候选种子pat_i，将pat_i从candi_seed_set中删去；其次，按照SDIC顺序选取第j个SDIC的值，即pat_i(2*j-1:2*j)，其中0<j<＝n/2,n为测试向量集的测试宽度；判断pat_i(2*j-1:2*j)中是否含有x；若含有x，指定pat_i(2*j-1:2*j)的值与stop_pat(2*j-1:2*j)的值完全相同，否则完全取反；指定结束后，选取并指定第j+1个SDIC的x值，如此循环下去，直到所有的SDIC中都没有x为止；指定结束后，计算新的pat_i与stop_pat之间的汉明距离，按照公式(1)进行处理，并将计算结果保存到hm_dis_set中去；

$hm\_dis=\underset{k=1}{\overset{n}{\&Sigma;}}pat\_i\left(k\right)^stop\_pat\left(k\right)---\left(1\right)$

仿照上述流程，选取并指定下一个候选种子中的x值，计算它与stop_pat的汉明距离，追加到hm_dis_set当中；如此循环下去，直到candi_seed_set为空为止；最后，选择hm_dis_set中最小的值对应的候选种子作为deter_seed，清空hm_dis_set；

(d)根据新的deter_seed和stop_pat的值得出对应的SEED_BIT[n/2-1:0]和sel的值，其中n为测试向量集的测试宽度；基于stop_pat,SEED_BIT[n/2-1:0]和sel的值，模拟测试向量生成器通过单/双跳变生成deter_seed，将这过程中生成的测试向量追加到All_pat当中；

步骤4、将All_pat读入到Altanta工具当中，生成对应的故障覆盖率和新的确定性测试集Tpx，这个测试集中所覆盖的故障点是All_pat中还未覆盖到的，仍需要压缩；之后清空All_pat集合并判断Tpx是否为空，若Tpx不为空，则进入步骤2，重复上述循环；否则跳出循环，结束该种子压缩方法。