CN104122497B - 集成电路内建自测试所需测试向量的生成电路及方法 - Google Patents
集成电路内建自测试所需测试向量的生成电路及方法 Download PDFInfo
- Publication number
- CN104122497B CN104122497B CN201410392231.1A CN201410392231A CN104122497B CN 104122497 B CN104122497 B CN 104122497B CN 201410392231 A CN201410392231 A CN 201410392231A CN 104122497 B CN104122497 B CN 104122497B
- Authority
- CN
- China
- Prior art keywords
- test
- circuit
- data
- under
- vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 324
- 239000013598 vector Substances 0.000 title claims abstract description 117
- 238000000034 method Methods 0.000 title claims abstract description 29
- 230000006835 compression Effects 0.000 claims abstract description 45
- 238000007906 compression Methods 0.000 claims abstract description 45
- 241001269238 Data Species 0.000 claims abstract description 27
- 230000008859 change Effects 0.000 claims abstract description 18
- 230000004044 response Effects 0.000 claims description 46
- 238000013507 mapping Methods 0.000 claims description 44
- 230000005611 electricity Effects 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 238000011156 evaluation Methods 0.000 claims description 7
- 230000006870 function Effects 0.000 claims description 7
- 230000000052 comparative effect Effects 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 6
- 230000006837 decompression Effects 0.000 claims description 4
- 238000005457 optimization Methods 0.000 claims description 4
- 238000006073 displacement reaction Methods 0.000 claims description 3
- 238000010899 nucleation Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 230000009429 distress Effects 0.000 description 5
- 244000045947 parasite Species 0.000 description 4
- 230000005284 excitation Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 206010008190 Cerebrovascular accident Diseases 0.000 description 2
- 208000006011 Stroke Diseases 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及一种集成电路内建自测试所需测试向量的生成电路，包括地址计数器发送地址数据序列；序列计数器发送数据序列；种子及多项式系数存储单元与地址计数器连接，发送压缩的难测、易测向量的输出值；序列发生器分别与序列计数器和种子及多项式系数存储单元连接，输出2比特数据；权重产生逻辑单元用于输出4路数据值；四选一数据选择器分别连接权重产生逻辑单元、序列发生器输出一路数据；输入寄存器与四选一数据选择器连接，用于寄存数据并装载更新数据；扫描链分别与输入寄存器以及被测电路组合逻辑单元连接，输出更新变化的数据；被测电路与扫描链连接，用于检测被测电路故障。本发明还提供一种集成电路内建自测试所需测试向量生成方法。
Description
技术领域
本发明涉及集成电路领域，尤其涉及集成电路内建自测试的确定性测试向量压缩及解压缩技术，以及伪随机测试中的测试向量产生技术。
背景技术
集成电路要在它生命周期的几个不同时间进行测试和诊断。测试和诊断必须速度快而且有很高的故障覆盖率。内建自测试技术(Build-InSelf-Test，BIST)通过在集成电路内部增加少量的逻辑电路实现对集成电路的自测试，能降低测试成本和以电路频率进行测试，因此在工业界广泛使用。日本专利No.2007-240390A中公开了一种内建自测试的示例。该内建自测试电路通过线性反馈移位寄存器(LFSR)产生测试向量，通过多输入特征分析器(MISR)对被测电路的测试响应进行压缩，通过内置的比较器来判断最终的测试结果为“通过”或“不合格”。
图1为传统内建自测试的方框图。参照图1，内建自测试电路包括测试激励，被测电路和测试响应。其中，测试激励由线性反馈移位寄存器10和移相器20组成；被测电路由扫描链30和被测电路组合逻辑部分40组成；测试响应由响应压缩器及与之相连的多输入特征分析器组成。该电路的测试激励，通过线性反馈移位寄存器10伪随机产生，然后由移相器降低产生的数据之间的相关性。
伪随机产生测试向量存在的问题是故障覆盖率不高，难以达到电路设计指标要求的故障覆盖率。同时，用伪随机的方法产生测试向量，线性反馈移位寄存器10在产生被测电路所需的测试向量的过程中，不可避免地产生很多对被测电路无用的数据序列。产生大量这些无用的数据序列，占用了大量的测试时间。
确定性BIST，通常先采用线性反馈移位寄存器10产生伪随机测试向量，侦测大多数的易测故障。然后对剩下的少量难测故障，用自动测试向量生成器(ATPG)产生确定性测试向量，并压缩存储在BIST电路的ROM中。测试过程与设计过程互逆。首先，进行确定性测试向量测试。然后，用LFSR伪随机产生测试向量对电路剩下的故障进行测试。确定性BIST测试的故障覆盖率能够达到电路制造并投入市场的要求，但是在伪随机测试产生阶段，存在测试时间长的问题。同时，由于确定性BIST测试针对每个难测故障采用ATPG生成相应的难测向量，所以需要存储的难测向量所占用的存储单元多，使得集成电路内建自测试电路的面积开销增大，集成电路量产成本增大。集成电路规模越大，晶体管数目越多，表现在门级的固定故障的数目就越多，相应的难测向量的数目也会随之增大。每个难测向量都需预先存储在内建自测试电路的存储单元，但是集成电路中存储单元增长的速度远远慢于晶体管增长的速度，于是迫切需要寻找减少存储单元使用面积的方法。目前常采用压缩存储的方法以减少对存储单元的需求。
发明内容
(一)本发明要解决的问题：
为了解决现有技术无用的数据序列占用了大量的测试时间的问题，同时为了解决现有技术中确定性测试向量占用了大量的存储单元的问题，本发明的目的是提供一种集成电路内建自测试所需测试向量的生成方法及电路。
(二)本发明的技术方案：
本发明的第一方面提供一种集成电路内建自测试所需测试向量的生成电路，包括地址计数器、序列计数器、种子及多项式系数存储单元、序列发生器、权重产生逻辑单元、四选一数据选择器、输入寄存器、扫描链，其中：
地址计数器，用于发送地址数据序列；
序列计数器，用于发送数据序列；
种子及多项式系数存储单元与地址计数器连接，根据地址值发送预先存储压缩的难测向量、易测向量的输出值；
序列发生器分别与序列计数器和种子及多项式系数存储单元连接，接收难测向量和易测向量的输出值并在每个时钟周期生成输出2比特数据；
权重产生逻辑单元，用于在每个时钟周期同时输出4路数据值；
四选一数据选择器分别连接权重产生逻辑单元、序列发生器，利用2比特数据来选择并输出4路数据值中的一路数据；
输入寄存器与四选一数据选择器连接，用于寄存0或1的数据组合，并经过n个时钟周期装载更新数据，n的值的大小等于被测电路输入个数；
扫描链分别与输入寄存器以及被测电路组合逻辑连接，用于在每个时钟周期以串行或并行的方式接收更新数据和组合逻辑响应数据并输出更新变化的数据；
被测电路与扫描链连接，接收更新变化的数据值产生测试响应，当有效的所有测试响应与预期设定的被测电路测试响应相符，则表明被测电路没有故障。
本发明的第二方面提供一种集成电路内建自测试所需测试向量的生成电路，包括序列发生器、权重产生逻辑单元、多个四选一数据选择器、输入寄存器以及多个扫描链，其中：
序列发生器，用于发送多路2比特数据；
权重产生逻辑单元，用于在每个时钟周期同时输出4路数据值；
多个四选一数据选择器分别与序列发生器、权重产生逻辑单元连接，利用2比特数据选择并输出4路数据值中的一路数据值；
输入寄存器与多个四选一数据选择器连接，用于寄存0或1数据，并经过1个时钟周期后装载更新数据；
多个扫描链分别与输入寄存器、被测电路组合逻辑连接，用于在每个时钟周期以串行或并行的方式接收输入寄存器中的更新数据和组合逻辑响应数据并输出更新变化的数据；
被测电路与多个扫描链连接，利用更新变化的数据得到测试响应，当有效的所有测试响应与预期设定的被测电路测试响应相符，则表明被测电路无故障。
本发明的第三方面提供一种集成电路内建自测试所需测试向量生成方法，包括步骤如下：
步骤S1：开始预处理，由计算机对集成电路的难测向量和易测向量分别经过分类加权、二维权重映射集变换为一维权重映射集、比特流压缩及解线性方程组计算，得到被测电路原始测试向量的压缩数据；
步骤S2：将被测电路原始测试向量的压缩数据存储于种子及多项式系数存储单元中；
步骤S3：序列发生器将被测电路原始测试向量的压缩数据经过线性反馈移位，产生新的权重选择数据；在每个时钟周期后输出一组新的2比特数据；
步骤S4：四选一数据选择器根据一组新的2比特数据，选择并输出权重产生逻辑4路中的一路输出值；
步骤S5：将权重产生逻辑4路中的一路输出值串行或并行地装载进输入寄存器；在串行的装载方式下，经过n个时钟周期后，n比特的输入寄存器中即有一组n比特的数据值，这n比特的数据值即是一个测试向量，其中n的值的大小等于被测电路输入个数；在并行的装载方式下，经过一个时钟周期后，n比特的输入寄存器中即有一组n比特的数据值，这n比特的数据值即是一个测试向量；
步骤S6：被测电路的扫描链与每个测试向量交互，生成并输出实际的测试响应；将被测电路实际的测试响应与被测电路预期的测试响应相比较，如果比较结果相同则被测电路无故障，则转步骤S7，如果比较结果不相同则被测电路有故障，则转步骤S9；
步骤S7：判断序列计数器中的计数值是否与序列计数器中预定的计数值相同，若序列计数器中的计数值与序列计数器中预定的计数值不同，则返回步骤S3继续执行；若序列计数器中的计数值与序列计数器中预定的计数值相同，则将比特流压缩、解线性方程组的压缩数据的解压缩完毕，转入步骤S8；
步骤S8：判断地址计数器中的计数值是否与地址计数器中预定的计数值相同，若地址计数器中的计数值与地址计数器中预定的计数值不同，则返回步骤S2继续执行；若地址计数器中的计数值与地址计数器中预定的计数值相同，则将被测电路原始测试向量解压缩完毕，也即被测电路的所有测试向量产生完毕；
步骤S9：结束。
(三)本发明的有益效果：
本发明能产生集成电路自测试时所需的易测向量和难测向量，其以更短的测试时间、更省的存储空间，达到理想的故障覆盖率。本发明实施例由于采用了分类加权的测试产生技术，产生易测向量的所有子类测试向量的概率增大，产生有效的易测向量的概率增大，也即线性反馈移位寄存器产生的无效的易测向量的个数减少，使得易测向量的测试时间缩短，降低了时间成本。本发明实施例由于对难测向量采用分类加权、比特流压缩、解线性方程组压缩，使得原来总共y比特的难测向量集，只需存储z比特的数据到种子及多项式存储单元，即可由集成电路内建自测试测试向量生成电路完全解压出来。z的值大小远远小于y。需要存储在内建自测试电路ROM中的存储单元减少，节省了内建自测试电路的硬件开销，降低了集成电路制造的成本。
附图说明
图1为现有技术中集成电路内建自测试的测试电路结构图；
图2为本发明的集成电路内建自测试所需测试向量生成电路的结构示意图；
图3为本发明另一种集成电路内建自测试所需测试向量生成电路的结构示意图；
图4为本发明实施例中序列发生器的电路示意图；
图5为本发明实施例中加权逻辑的电路示意图；
图6集成电路内建自测试所需测试向量的生成方法的流程图；
图7为本发明实施例中比特流压缩解线性方程组的流程图；
图8为图7中分类加权算法的流程图；
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
如图2示出本发明第一种集成电路内建自测试所需测试向量的生成电路100的结构框图,参照图2示出本发明所述的装置的实施例是采用混合模式内建自测试测试向量产生电路100的方框图，所述混合模式是既有随机测试产生，也有确定性测试产生，也即本发明的2个测试阶段。参照图2，内建自测试测试向量产生电路100包括地址计数器110、序列计数器120、种子及多项式系数存储单元130、序列发生器140、权重产生逻辑单元150、四选一数据选择器160、输入寄存器170、扫描链180。
地址计数器110，用于发送地址数据序列；
序列计数器120，用于发送数据序列号；
种子及多项式系数存储单元130与地址计数器110连接，根据地址值发送预先存储压缩的难测向量、预先存储的被测电路的易测向量的输出值；
序列发生器140分别与序列计数器120和种子及多项式系数存储单元130连接，接收难测向量和易测向量的输出值并在每个时钟周期生成输出2比特数据；
权重产生逻辑单元150，用于在每个时钟周期同时输出4路数据值；这4路都是0、1数据，这4路数据值可能的组合为{0001,0011,0101,0111}；
四选一数据选择器160分别连接权重产生逻辑单元150、序列发生器140，利用2比特数据来选择并输出4路数据值中的一路数据；
输入寄存器170与四选一数据选择器160连接，用于寄存0或1数据，并经过n个时钟周期装载更新数据，n的值的大小等于被测电路输入个数；
扫描链180分别与输入寄存器170以及被测电路组合逻辑190连接，用于在每个时钟周期以串行或并行的方式接收更新数据和组合逻辑响应数据并输出更新变化的数据；
被测电路190与扫描链180连接，接收更新变化的数据值产生测试响应，当有效的所有测试响应与预期设定的存储在被测电路ROM中的测试响应相符，则表明被测电路无故障；当存在有效的测试响应与预期设定的测试响应不相符，则表明被测电路有故障。
序列发生器140包括两个移位寄存器组，始终由两个移位寄存器组各自的最后一个寄存器产生输出四选一数据选择器的2比特数据。
序列发生器140的一个具体实施电路图如图4所示。主要由异或门、反馈连接和寄存器组成。
内建自测试测试向量产生电路100通过扫描链180对被测电路190的组合逻辑进行测试时，分成两个阶段进行。第一阶段，进行确定性测试。预先在工作站或个人电脑中，用自动测试向量产生器(ATPG)产生被测电路的难测向量。通过对难测向量进行分类加权、比特流压缩以及解线性方程组，得到压缩后的难测向量集合。将这些经过压缩的难测向量预先存储在种子及多项式系数存储单元130中。测试时，地址计数器110取出种子及多项式系数存储单元130中的数据序列，并行装载到序列发生器140中。序列发生器140在每个时钟周期同时输出2比特数据到四选一数据选择器160。权重产生逻辑单元150在每个时钟周期同时输出4路值。四选一数据选择器160根据序列发生器140输出的2比特数据来选择输出权重产生逻辑4路输出值中的一路。经过n个时钟周期，四选一数据选择器160的输出将输入寄存器170装载了新的值，时钟周期数等于被测电路输入个数。扫描链180在每个时钟周期可以串行或并行地接收来自输入寄存器170的输出值。扫描链180中的值在变化，被测电路190会有测试响应。若有效的所有测试响应与预期的测试响应相符，则表明ATPG所产生被测电路的难测向量所能测试的故障没有发生。
难测向量所能测试的故障没有发生，则可以继续进行第二阶段的伪随机加权测试。若难测向量所能测试的故障被检测出来，则表明电路有故障，不能进入市场。预先在工作站或个人电脑中，用ATPG伪随机产生被测电路的测试向量。这些测试向量即被测电路的易测向量。通过对易测向量进行合理分类，得到预先存储在种子及多项式系数存储单元130中的数据集合。测试时，地址计数器110取出种子及多项式系数存储单元130中的数据序列，并行装载到序列发生器140中。序列发生器140在每个时钟周期同时输出2比特数据到四选一数据选择器160。权重产生逻辑单元150在每个时钟周期同时输出4路值。四选一数据选择器160根据序列发生器140输出的2比特数据来选择输出权重产生逻辑4路输出值中的一路。经过n个时钟周期，四选一数据选择器160的输出将输入寄存器170装载了新的值，时钟周期数等于被测电路输入个数。扫描链180在每个时钟周期可以串行或并行地接收来自输入寄存器170的输出值。扫描链180中的值在变化，被测电路190会有测试响应。若有效的所有测试响应与预期的测试响应相符，则表明ATPG所产生被测电路的有效易测向量所能测试的故障没有发生。
在测试的第一阶段即难测向量测试阶段，经过权重产生逻辑单元150的加权，四选一数据选择器160会输出一些原本预定在第二阶段即易测向量测试阶段产生的有效易测向量。所以第二阶段，这些已经产生过的有效易测向量，不用再输入给被测电路190进行测试。实际上，在电脑上通过编写程序对测试数据进行压缩预处理时，会进行相应的处理，也即对易测测试向量进行压缩时，摘除掉这些已经产生过的有效易测向量。
在测试的第二阶段，若给测试向量分的类别数过多，则需要的测试时间会很短，但需要的种子及多项式系数存储单元130占用过多的集成电路面积开销。因此，需要根据具体的电路，在缩短测试时间和减小集成电路面积开销这两个需要优化的目标之间进行折中处理。所述折中处理是给出一个评价函数h(m)＝a*T(m)+b*area(m)。其中，m为分类后的类别数。a和b为影响因子，计算时针对具体的被测电路以及能接受的测试时间范围给出估算值，T(m)为测试时间，area(m)为针对被测电路自测试而增加的面积开销。T(m)时间越长，测试成本越高，集成电路投入市场日期也会越晚。area(m)越大，集成电路量产成本越高。a和b的值的和等于1，且a∈[0,1],b∈[0,1]。m的值增大时，T(m)的值会减小，但是area(m)的值会增大。所以折中处理的做法就是调整m的大小，找出一个min(h(m))，使得h(m)的值最小。
图3为本发明提供的第二种集成电路内建自测试所需测试向量生成电路200，本发明示范的实施例采用混合模式内建自测试电路200的方框图。其与内建自测试电路100的区别是，采用并行的方式装置扫描链，进一步缩短测试时间。但是进一步增加了集成电路面积开销。因此，也需要根据具体的电路和要求，在缩短测试时间和减小集成电路面积开销这两个目标之间，选择合适的策略。
第二种内建自测试测试向量产生装置200包括序列发生器210、权重产生逻辑单元230、多个四选一数据选择器220、输入寄存器240以及多个扫描链250，其中：
序列发生器210，用于发送多路2比特数据；其由移位寄存器组211和212组成。移位寄存器组211的最后一个寄存器的输出与移位寄存器组212的第一个寄存器的输入相连；
权重产生逻辑单元230，用于在每个时钟周期同时输出4路数据值；
多个四选一数据选择器220分别与序列发生器210、权重产生逻辑单元230连接，利用2比特数据选择并输出4路数据值中的一路数据值；
输入寄存器240与多个四选一数据选择器220连接，用于寄存0或1数据，并经过1个时钟周期后装载更新数据；
多个扫描链250分别与输入寄存器240、被测电路组合逻辑260连接，用于在每个时钟周期以串行或并行的方式接收输入寄存器240中的更新数据和组合逻辑响应数据并输出更新变化的数据；
被测电路260与多个扫描链250连接，利用更新变化的数据得到测试响应，当有效的所有测试响应与预期设定的存储在被测电路ROM中的测试响应相符，则表明被测电路无故障；当存在有效的测试响应与预期设定的测试响应不相符，则表明被测电路有故障。其中:
序列发生器210包括移位寄存器组211和移位寄存器组212，其中：
由移位寄存器组211和移位寄存器组212的最后一个寄存器产生输出第一个四选一数据选择器220的2比特数据；
由移位寄存器组211和移位寄存器组212的右起第二个寄存器产生输出第二个四选一数据选择器220的2比特数据；
由移位寄存器组211和移位寄存器组212的左起第一个寄存器产生输出左起第一个四选一数据选择器220的2比特数据。
序列发生器210中的寄存器个数是被测电路260的电路输入个数的2倍。四选一数据选择器220的个数是序列发生器210中的寄存器个数的一半。权重产生逻辑单元230输出4路数据，这4路数据具有如下特性：在大样本统计的情况下，为1的概率分别为：0、1、0.25、0.75。这4路数据同时输出给所有的四选一数据选择器220。内建自测试电路200中的右边第一个四选一数据选择器220的2比特数据分别由序列发生器210中的移位寄存器组211和移位寄存器组212的最后一个寄存器输出产生。内建自测试电路200中的右起第二个四选一数据选择器220的2比特数据分别由序列发生器210中的移位寄存器组211和移位寄存器组212的右起第二个寄存器输出产生。依次类推，内建自测试电路200中的左起第一个四选一数据选择器220的2比特数据分别由序列发生器210中的移位寄存器组211和移位寄存器组212的左起第一个寄存器输出产生。
四选一数据选择器220根据序列发生器210输出的2比特数据来选择输出权重产生逻辑4个输出值中的一个。经过1个时钟周期，四选一数据选择器220的输出将输入寄存器240装载了新的值。扫描链250在每个时钟周期可以串行或并行地接收来自输入寄存器240的输出值。扫描链250中的值在变化，被测电路260会有测试响应。若有效的所有测试响应与预期的测试响应相符，则表明ATPG所产生被测电路的测试向量所能测试的故障没有发生。若故障覆盖率达到要求，则认为电路通过了测试。
图4为图2中的序列发生器140和图3中的序列发生器210的内部结构的示意图。序列发生器140包括：异或门141、反馈连接142以及寄存器143。其中：异或门141与反馈连接142以及寄存器143相连，接收来自寄存器143的输出值，异或门141经过异或后，将异或得到的值输出给寄存器143。
序列发生器140由2倍电路输入个数的寄存器143组成，图4中以每组4个寄存器作为示意，共2组寄存器组。2组寄存器共同组成线性反馈移位寄存器。线性反馈移位寄存器，也即序列发生器140，由异或门141、反馈连接142以及寄存器143组成。对于k位的序列发生器140生成的数据序列Xk，Xk＝c0x0+c1x1+……cKxK；cK为序列发生器的反馈连接，xK为寄存器中的值,实施时选择k＝8位的序列发生器140，其所生成的数据序列X8可用多项式来表示：
X8＝c0x0+c1x1+c2x2+c3x3+c4x4+c5x5+c6x6+c7x7+c8x8，
其中，j属于0-k中的任一值，cj表示反馈系数有无构成反馈连接142，cj＝0表示不存在反馈接入，cj＝1表示有反馈存在。其中，图4中的反馈连接142只是示意图，不是电路中的真实器件；真实的反馈连接142可由晶体管或者与非门或者寄存器实现。
设序列发生器140中寄存器的初始值为“11010010”，反馈系数C＝{c0,c1,c2,c3,c4,c5,c6,c7,c8}＝{1,0,0,0,0,1,0,0,1}；则，根据数据序列的多项式可知，下一个时钟周期的上升沿到来时，序列发生器140中各个寄存器输出的值为“01101001”，再下一个时钟周期的上升沿到来时，序列发生器140中各个寄存器输出的值为“10110100”，接着几个时钟周期的上升沿到来时，序列发生器140中各个寄存器输出的值为“11011010”，“01101101”，“00110110”，“10011011”，依此类推。
根据上面的例子，序列发生器140中输出到内建自测试电路100中四选一数据选择器160的2比特数据依次为：(0,1)，(1,0)，(1,0)，(0,1)，(1,0)，(1,1)，后面的数根据此规则类推，每对数都是在不同的时钟周期产生的。序列发生器210中输出到内建自测试电路200中四选一数据选择器220的2比特数据依次为：(0,1)，(1,0)，(1,0)，(0,1)，(1,0)，(1,1)。后面的数根据此规则类推，每对数都是在同一个时钟周期内产生的。
图5为内建自测试电路100中权重产生逻辑150的一个实施例，包括：异或门154、寄存器组153、与门152、以及或门151，其中：异或门154的2个输入端与寄存器组153的输出端相连，异或门154的输出端与寄存器组153的输入端相连；寄存器组153中的寄存器依次首尾相连：前一个寄存器的输出端连接后一个寄存器的输入端。与门152接收2个寄存器的输出，并将相与的结果输出给或门151。或门151和与门152以及寄存器组153中的一个寄存器相连，输出值作为权重产生逻辑的一路输出值，且这一路输出值对应的权重值为0.75。
5个寄存器153与异或门154组成以本原多项式形式进行反馈连接的线性反馈移位寄存器。根据本原多项式的性质可知，其中每个寄存器在经过一定数量的时钟周期后，所产生的0和1的个数，经过统计，近似各占0和1的个数总和的一半，也即0和1近似随机产生。所以与门152相连的2个寄存器的输出为1的概率都是50％，经过与门152相与后，与门152输出为1的概率为0.25，与门152输出为0的概率为0.75。同理，或门151的输出为1的概率是50％+25％＝0.75；或门151的输出为0的概率是1-0.75＝0.25。
权重产生逻辑150产生的4路输出分别具有权重，依次为0、0.25、0.75以及1，表示的是每路输出为1的概率。内建自测试电路200中权重产生逻辑230输出的值也依次具有权重:0、0.25、0.75以及1。实际电路中必须避免0.25和0.75这两个权重对应的输出值具有相关性。实际电路中0权重的产生，可以通过将线直接连到地(GND)来实现；1权重的产生，可以通过将线直接连到电(VCC)来实现。
如图6示出集成电路内建自测试所需测试向量的生成方法的流程图，所需测试向量生成步骤包括如下：
步骤S1：开始预处理，由计算机对集成电路的难测向量和易测向量分别经过分类加权、二维权重映射集变换为一维权重映射集、比特流压缩及解线性方程组计算，得到被测电路原始测试向量的压缩数据；
步骤S2：将被测电路原始测试向量的压缩数据存储于种子及多项式系数存储单元中；
从种子及多项式系数存储单元取出数据输出到序列发生器；种子及多项式系数存储单元中存储的数据是：集成电路的难测向量和易测向量分别经过分类加权、二维权重映射集变换为一维权重映射集、比特流压缩、解线性方程组计算后，生成被测电路原始测试向量的压缩数据；其中，难测向量和易测向量的分类加权算法流程相同，但算法中的评价函数不同；难测向量的分类加权算法的评价函数f1＝min(R(C1，C2，……，Cm))。其中,Ci表示难测向量分类后的第i类向量集。R(C1，C2，……，Cm)＝m，表示难测向量分类后的类别数。m<＝难测向量的个数，i是向量集的序号，i＝1,2,3,…m。；易测向量的分类加权算法的评价函数f2＝min(t(C1，C2，……，Cn))。其中,Cj表示易测向量分类后的第j类向量集。t(C1，C2，……，Cn)＝t1+t2+……tn，表示产生所有易测向量所需的总的时钟周期数。n表示易测向量分类后的类别数,tj表示产生第j类内的所有易测向量所需的总的时钟周期数。
在PC机上编写C语言程序，实现分类加权、二维权重映射集变换为一维权重映射集、比特流压缩、解线性方程组这4步计算，该系列程序的初始输入是被测电路的难测向量和易测向量。该系列程序的最终输出是该被测电路的难测向量和易测向量的压缩数据。该压缩数据存在种子及多项式系数存储单元。对所述一维权重映射集结合比特流压缩、解线性方程组压缩这两种技术进一步压缩，使得种子及多项式系数存储单元中少量的数据，经过序列发生器就能产生大量需要的权重映射集。
步骤S3：序列发生器将被测电路原始测试向量的压缩数据经过线性反馈移位，产生新的权重选择数据；在每个时钟周期后输出一组新的2比特数据；
步骤S4：四选一数据选择器根据一组新的2比特数据，选择并输出权重产生逻辑4路中的一路输出值。
步骤S5：将权重产生逻辑4路中的一路输出值串行或并行地装载进输入寄存器；
在串行的装载方式下，经过n个时钟周期后，n比特的输入寄存器中即有一组n比特的数据值，这n比特的数据值即是一个测试向量，其中n的值的大小等于被测电路输入个数；在并行的装载方式下，经过一个时钟周期后，n比特的输入寄存器中即有一组n比特的数据值，这n比特的数据值即是一个测试向量。
步骤S6：测试向量输出到被测电路的扫描链中；被测电路的扫描链将与测试向量进行交互，生成并输出实际的测试响应，将被测电路实际的测试响应与被测电路预期的测试响应相比较，如果比较结果相同则被测电路无故障，则转步骤S7，如果比较结果不相同则被测电路有故障，则转步骤S9；
步骤S7：判断序列计数器中的计数值是否与序列计数器中预定的计数值相同，若序列计数器中的计数值与序列计数器中预定的计数值不同，则返回步骤S3继续执行；若序列计数器中的计数值与序列计数器中预定的计数值相同，则将比特流压缩、解线性方程组压缩向量对应的解压缩完毕，转入步骤S8；
步骤S8：判断地址计数器中的计数值是否与地址计数器中预定的计数值相同，若地址计数器中的计数值与地址计数器中预定的计数值不同，则返回步骤S2继续执行。若地址计数器中的计数值与地址计数器中预定的计数值相同，则将被测电路原始测试向量解压缩完毕，也即被测电路的所有测试向量产生完毕；
步骤S9：结束。
采用分类加权算法是使用很少的种子向量，经过序列发生器、权重产生逻辑单元和四选一数据选择器的加权后，产生出测试向量。
比特流压缩后解方程组的算法流程图2000如图7所示。参照图7，先将二维权重映射集变换成一维权重映射集(步骤2100)，以便于进行比特流压缩以及后续的解线性方程组压缩。上例中的2个权重映射集W1、W2可以表示如下：
W1＝{10111110111111111100000000000000011,10000001111111111100000000000001100}；
W2＝{11001101101000000000000100011100111,11011101101000000000000000000000000}.
对上述两个一维权重映射集进行比特流压缩(步骤2200)，压缩后的比特流为：
{1011111011111111110000000000000001110000001111111111100000000000001100110110100000000000010001110011111011101101000000000000000000000000}将压缩后的比特流转化成方程组(步骤2300)，计算出方程组的解X为(步骤2400)：
X＝{0 0 0 0 0 0 0 1 1 1 0 1 0 1 0 1 0 1 11 0 1 0 1 0 0 0 1 1 0 1 1 1 0 0 1 0 1 1 10 1 0 0 0 1 1 1 1 0 1 1 0 0 1 0 1 0 0 0 0 11 0 0 1 0 1 0 1}；
比特流压缩转化成方程组的举例如下：
假设有比特流压缩10010101111，电路输入个数为5，则转化为的方程组为：
该方程组的解：c1-c5为序列发生器的反馈连接,X＝{1 0 0 0 1}.方程组的解即为多项式的系数，对应着序列发生器140的反馈连接。
判断剩下无解的方程个数是否为0(步骤2500)，若剩下无解的方程个数为0，则算法结束，将第一个权重映射集做为种子存入种子及多项式存储单元130，同时将多项式的系数也存入种子及多项式存储单元130。如果存在无解的方程，则转入步骤2300，若剩下无解的方程个数不为0，对剩下无解的方程组再次解方程(步骤2600)。本例中只需一个种子，即可应用内建自测试电路100产生出表1中s420的所有测试向量。
表1自动测试向量产生器产生的s420电路的难测向量，如下示出：
1xxxx10xxxxxxxxxxx0000000001000xxx1
1xxxx1xxxxxxxxxxxx0000000000000xxx1
1xxx10xxxxxxxxxxxx0000000000000xx11
1xxx1xxxxxxxxxxxxx0000000000000xx10
1xx10xxxxxxxxxxxxx0000000000000x110
1xx1xxxxxxxxxxxxxx0000000000000x100
1x000001xxxxxxxxxx000000000x000xxxx
1x01xxxxxxxxxxxxxx0000000000000x000
1xx0xxxxxxxxxxxxxx0000000000000x100
1x1xxxxxxxxxxxxxxx00000000000000000
1x0xxxxxxxxxxxxxxx00000000000001000
1x0001xxxxxxxxxxxx0000000000000xxx0
1x00001xxxxxxxxxxx0000000000000xxxx
1x0000001xxxxxxxxx000000000xx00xxxx
1x001xxxxxxxxxxxxx0000000000000xx00
1xxxxxxxxx1xxxxxxx000001000xxxxxxxx
1xxxxxx1xxxxxxxxxx000000000x100xxxx
1x10xxxxxxxxxxxxxx00000000000001100
1x1xxxxxxxxxxxxxxx00000000000001000
1xxxxxxx1xxxxxxxxx000000000xx10xxxx
内建自测试电路100和内建自测试电路200具有优越性的共同核心在于2个分类加权算法对其的支撑。对被测电路的测试向量采用分类加权算法进行压缩中的难测向量和易测向量的分类加权算法流程相同，难测向量分类加权算法应用在测试的第一阶段，其优化目标是：使测试向量分类后的类别数尽可能地少，以使种子及多项式系数存储单元占用尽可能地少。该分类加权算法的流程图如图8所示步骤包括；
步骤1100:先在PC机上用ATPG软件产生被测电路的易测测试向量和难测测试向量。其中ISCAS-89基准电路中的s420电路的难测向量如表1所示，共有20个难测向量，每个向量为35比特，因为s420电路的输入个数为35个。
步骤1200:统计难测向量中0和1的个数，如果表1中数据集的某一列中全是1，也即0的个数为0，则这一列的对应的权重值映射为11；如果数据集的某一列中全是0，则这一列的对应的权重值映射为00；某一列中1的个数大于0的个数，则这一列的对应的权重值映射为10；0的个数大于1的个数，则权重值映射为01；若0的个数等于1的个数，则权重值映射为01或10；无关位“X”不参与0和1的计数，当一列中0的个数和1的个数都为0时，权重值映射为00(也可以映射为11)。
步骤1300:得到表1中所示数据集的第一个权重映射集w：{11,00,01,01,01,01,01,10,11,00,10,00,00,00,00,00,00,00,00,00,00,00,00,01,00,00,00,00,01,01,00,10,10，01,01}；
其中有10个元素{01}映射权重0.25，4个元素{10}映射权重0.75。元素{00}映射权重0，元素{11}映射权重1。
在上例所示的权重映射集w下，产生表1中第一个向量的概率为0.25*0.75*0.25*0.25*0.25＝0.0029296875。1/0.0029296875约等于341，于是大约经过341*35个时钟周期，内建自测试电路100的输入寄存器170中会出现一次第一个向量的值：1xxxx10xxxxxxxxxxx0000000001000xxx1。表1中所有向量集可由一个权重映射集w来产生。假如有一个向量为10111110100000000000000100001100011，则上述权重映射集w产生该向量大概需要1/(0.25)14个时钟周期，显然，在设定的测试周期内，该向量很可能无法产生。
步骤1400：将权重映射集w装载入序列发生器140中，经过设定的时钟周期后，输入寄存器170中会得到s420的难测向量。
步骤1500：判断s420的所有难测向量是否都已经由内建自测试电路100或200产生过，若所有难测向量都由内建自测试电路产生过，则寻找权重映射集的算法结束，说明这一个权重映射集w即可产生出s420的所有难测向量，将其设置为序列发生器的初值，即可省去内建自测试电路100或200的种子及多项式系数存储单元130，节省硬件开销；若所有难测向量都没由内建自测试电路产生过，则将权重映射集存入种子及多项式系数存储单元130中；
步骤1600：剩下未匹配的难测向量集组成新的数据集，并转入步骤1200继续。最终的权重映射集w的个数即为难测向量所分的类别数目。
对于小的电路，也即电路输入个数少的电路，如s420，一般一个权重映射集w即可产生所有难测向量。但是对于大电路，电路输入个数多的电路，经过设定的时钟周期后，输入寄存器170中不会得到所有的难测向量。因为设定值通常不可能设得太大，比如不会超过10万个时钟周期，否则时间开销无法在现实测试中接受。假设某电路的难测向量如下：
其中，有100列，且每列中1的个数都多于0的个数，则产生(0000…0000)这个难测向量的概率为1/(4100)，显然10万个时钟周期是远远不够的。因此给(0000…0000)这个难测向量单独分为一类并计算相应的权重映射集。
该分类算法思想的核心是：在测试时钟周期数可接受的条件下，将数据集分为N类，并尽量使N比较小。所分得的每一类中的所有测试向量，可由权重映射集，权重产生逻辑150或230和四选一数据选择器160或220完全产生。
难测向量分类属性的确定依赖于对测试时间和占用种子及多项式系数存储单元130的综合评价。类别确定好后，相应的权重映射集便能很容易计算出。计算出的权重映射集中的每个元素都是2比特的，其在序列发生器140或210中的装载过程如下：
假设电路的输入个数为4，且其权重映射集w＝{10,10,10,10}；则将其转换成2个新的权重映射集w1＝{1,1,1,1}，w2＝{0,0,0,0}。对应于内建自测试电路100，将新的权重映射集w1的值装入序列发生器140的前半部分寄存器中，将新的权重映射集w2的值装入序列发生器140的后半部分寄存器中。这样，在每个时钟周期，四选一数据选择器160的2比特数据都是{10}。对应于内建自测试电路200，将新的权重映射集w1的值装入序列发生器210的前半部分寄存器211中，将新的权重映射集w2的值装入序列发生器210的后半部分寄存器212中。这样，在每个时钟周期，四选一数据选择器220的2比特数据从左到右依次是{10}、{10}、{10}、{10}。
易测向量分类加权算法应用在测试的第二阶段，其优化目标是：使测试向量分类后，权重产生逻辑尽可能地以最短的时钟周期产生这些测试向量，以使测试时间尽可能地缩短。该算法的流程图与图6类似，只需将其中的难测向量换成易测向量，且应用第二阶段的优化目标即可。
为了与难测向量分类加权算法做对比，现假设表1中的难测向量为易测向量，对该易测向量向量集进行分类加权。如果将向量集分成多类，则每类中需要以0.25或0.75的概率产生数据的列数减少，也即产生该类内所有向量的概率会增大，需要的时钟周期数就会减少。假设分为2类后，对该集成电路的测试时间成本能接受。经过统计可知，表1中的向量集有14列不能由权重产生逻辑150以100％的概率产生数值。因为目标是分为2类，于是寻找符合要求的2个权重映射集，使其能在内建自测试电路100或200中产生所有的向量集。现找到2个权重映射集W1、W2如下：
W1＝{11，00，10，10，10，10，10，01，11，11，11，11，11，11，11，11，11，11，00，00，00，00，00，00，00，00，00，00，00，00，00，01，01，10，10}；
W2＝{11，11，00，01，11，11，00，11，11，00，11，00，00，00，00，00，00，00，00，00，00，00，00，10，00，00，00，10，10，10，00，00，10，10，10}.
在上例所示的权重映射集W2下，产生表1中第一个向量的概率为0.25*0.75*0.25*0.25*0.75＝0.0087890625。1/0.0087890625约等于114，于是大约经过114*35个时钟周期，内建自测试电路100的输入寄存器170中会出现一次第一个向量的值：1xxxx10xxxxxxxxxxx0000000001000xxx1。从这里不难推测出，分类后总的测试时间将会有显著地减少。
将向量集分成多类，不可避免地带来种子及多项式系数存储单元130面积开销增多的问题。为了减少面积开销，序列发生器中反馈系数必须与比特流压缩后解方程组求得的系数相同。
一般的电路经过比特流压缩后，求解出的方程组需要多个不同的方程组系数。如果方程组系数的个数过多，则种子及多项式存储单元130的面积开销会增大。对于面积成本过高的电路，则内建自测试电路100或200中可以不采用比特流压缩的方法，只应用分类加权的方法，种子及多项式存储单元130中只存储权重映射集。
本领域普通技术人员可以理解实现上述实施例中的分类加权、比特流压缩、解线性方程组方法是可以通过不同的次序进行结合的。根据电路的具体情况，选择这三种压缩方法中的二种或三种进行组合压缩，能节省硬件开销。
以上所述仅是本发明的优选实施方式，应当指出，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种集成电路内建自测试所需测试向量的生成电路，其特征在于，包括地址计数器、序列计数器、种子及多项式系数存储单元、序列发生器、权重产生逻辑单元、四选一数据选择器、输入寄存器和扫描链，其中：
地址计数器，用于发送地址数据序列；
序列计数器，用于发送数据序列；
种子及多项式系数存储单元与地址计数器连接，根据地址值发送预先存储压缩的难测向量和易测向量的输出值；
序列发生器分别与序列计数器和种子及多项式系数存储单元连接，接收难测向量和易测向量的输出值并在每个时钟周期生成输出2比特数据；
权重产生逻辑单元，用于在每个时钟周期同时输出4路数据值；
四选一数据选择器分别连接权重产生逻辑单元及序列发生器，利用2比特数据来选择并输出4路数据值中的一路数据；
输入寄存器与四选一数据选择器连接，用于寄存0或1的数据组合，并经过n个时钟周期装载更新数据，n的值的大小等于被测电路输入个数；
扫描链分别与输入寄存器以及被测电路组合逻辑连接，用于在每个时钟周期以串行或并行的方式接收更新数据和组合逻辑响应数据并输出更新变化的数据；
被测电路与扫描链连接，接收更新变化的数据产生测试响应，当有效的所有测试响应与预期设定的被测电路测试响应相符，则表明被测电路没有故障。
2.如权利要求1所述集成电路内建自测试所需测试向量的生成电路，其特征在于，序列发生器包括两个移位寄存器组，始终由两个移位寄存器组各自的最后一个寄存器产生输出四选一数据选择器的2比特数据。
3.一种集成电路内建自测试所需测试向量的生成电路，其特征在于，包括序列发生器、权重产生逻辑单元、多个四选一数据选择器、输入寄存器以及多个扫描链，其中：
序列发生器，用于发送多路2比特数据；
权重产生逻辑单元，用于在每个时钟周期同时输出4路数据值；
多个四选一数据选择器分别与序列发生器及权重产生逻辑单元连接，利用2比特数据选择并输出4路数据值中的一路数据值；
输入寄存器与多个四选一数据选择器连接，用于寄存0或1数据，并经过1个时钟周期后装载更新数据；
多个扫描链分别与输入寄存器及被测电路组合逻辑连接，用于在每个时钟周期以串行或并行的方式接收输入寄存器中的更新数据和组合逻辑响应数据并输出更新变化的数据；
被测电路与多个扫描链连接，利用更新变化的数据得到测试响应，当有效的所有测试响应与预期设定的被测电路测试响应相符，则表明被测电路无故障。
4.如权利要求3所述集成电路内建自测试所需测试向量的生成电路，其特征在于，序列发生器包括两个移位寄存器组，其中：
由两个移位寄存器组各自的最后一个寄存器产生输出第一个四选一数据选择器的2比特数据；
由两个移位寄存器组各自的右起第二个寄存器产生输出第二个四选一数据选择器的2比特数据；
由两个移位寄存器组各自的左起第一个寄存器产生输出左起第一个四选一数据选择器的2比特数据。
5.一种集成电路内建自测试所需测试向量的生成方法，包括步骤如下：
步骤S1：开始预处理，由计算机对集成电路的难测向量和易测向量分别经过分类加权和二维权重映射集变换为一维权重映射集、比特流压缩及解线性方程组计算，得到被测电路原始测试向量的压缩数据；
步骤S2：将被测电路原始测试向量的压缩数据存储于种子及多项式系数存储单元中；
步骤S3：序列发生器将被测电路原始测试向量的压缩数据经过线性反馈移位，产生新的权重选择数据；在每个时钟周期后输出一组新的2比特数据；
步骤S4：四选一数据选择器根据一组新的2比特数据，选择并输出权重产生逻辑4路中的一路输出值；
步骤S5：将权重产生逻辑4路中的一路输出值串行或并行地装载进输入寄存器；在串行的装载方式下，经过n个时钟周期后，n比特的输入寄存器中即有一组n比特的数据值，这n比特的数据值即是一个测试向量，其中n的值的大小等于被测电路输入个数；在并行的装载方式下，经过一个时钟周期后，n比特的输入寄存器中即有一组n比特的数据值，这n比特的数据值即是一个测试向量；
步骤S6：被测电路的扫描链与每个测试向量交互，生成并输出实际的测试响应；将被测电路实际的测试响应与被测电路预期的测试响应相比较，如果比较结果相同则被测电路无故障，则转步骤S7，如果比较结果不相同则被测电路有故障，则转步骤S9；
步骤S7：判断序列计数器中的计数值是否与序列计数器中预定的计数值相同，若序列计数器中的计数值与序列计数器中预定的计数值不同，则返回步骤S3继续执行；若序列计数器中的计数值与序列计数器中预定的计数值相同，则将比特流压缩和解线性方程组的压缩数据的解压缩完毕，转入步骤S8；
步骤S8：判断地址计数器中的计数值是否与地址计数器中预定的计数值相同，若地址计数器中的计数值与地址计数器中预定的计数值不同，则返回步骤S2继续执行；若地址计数器中的计数值与地址计数器中预定的计数值相同，则将被测电路原始测试向量解压缩完毕，也即被测电路的所有测试向量产生完毕；
步骤S9：结束。
6.如权利要求5所述集成电路内建自测试所需测试向量的生成方法，其特征在于，采用分类加权算法是使用很少的种子向量，经过序列发生器、权重产生逻辑单元和四选一数据选择器的加权后，产生出测试向量。
7.如权利要求5所述集成电路内建自测试所需测试向量的生成方法，其特征在于，对被测电路的测试向量采用分类加权算法进行压缩中的难测向量和易测向量的分类加权算法流程相同，但分类加权算法中优化目标采用的评价函数不同；
所述难测向量的分类加权算法的评价函数f1＝min(R(C1，C2，……，Cm))，其中,Ci＝C1，C2，……，Cm表示难测向量分类后的第i类向量集；R(C1，C2，……，Cm)＝m，表示难测向量分类后的类别数；m<＝难测向量的个数，i是向量集的序号，i＝1,2,3,…m；
所述易测向量的分类加权算法的评价函数f2＝min(t(C1，C2，……，Cn))，Cj＝C1，C2，……，Cn表示易测向量分类后的第j类向量集；t(C1，C2，……，Cn)＝t1+t2+……tn，表示产生所有易测向量所需的总的时钟周期数；n表示易测向量分类后的类别数,tj表示产生第j类内的所有易测向量所需的总的时钟周期数。
8.如权利要求5所述集成电路内建自测试所需测试向量的生成方法，其特征在于，将所述二维权重映射集变换为一维权重映射集，以便于进行比特流压缩以及后续的解线性方程组压缩。
9.如权利要求5所述集成电路内建自测试所需测试向量的生成方法，其特征在于，对所述一维权重映射集结合比特流压缩和解线性方程组压缩这两种技术进一步压缩，使得种子及多项式存储单元中少量的数据，经过序列发生器就能产生大量需要的权重映射集。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410392231.1A CN104122497B (zh) | 2014-08-11 | 2014-08-11 | 集成电路内建自测试所需测试向量的生成电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410392231.1A CN104122497B (zh) | 2014-08-11 | 2014-08-11 | 集成电路内建自测试所需测试向量的生成电路及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104122497A CN104122497A (zh) | 2014-10-29 |
| CN104122497B true CN104122497B (zh) | 2016-09-21 |
Family
ID=51767987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410392231.1A Active CN104122497B (zh) | 2014-08-11 | 2014-08-11 | 集成电路内建自测试所需测试向量的生成电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104122497B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6420139B2 (ja) * | 2014-12-26 | 2018-11-07 | シナプティクス・ジャパン合同会社 | 半導体デバイス |
| CN105738800B (zh) * | 2016-01-30 | 2018-09-04 | 大连理工大学 | 基于单双跳变的低功耗确定性bist及种子压缩方法 |
| CN105954666B (zh) * | 2016-04-19 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | 动态数据的快速写入方法 |
| TWI681200B (zh) | 2018-10-19 | 2020-01-01 | 瑞昱半導體股份有限公司 | 晶片 |
| CN111383704B (zh) * | 2018-12-29 | 2022-07-26 | 深圳市海思半导体有限公司 | 一种存储器内建自测试电路和对存储器的测试方法 |
| CN110795897B (zh) * | 2019-09-06 | 2021-06-22 | 无锡江南计算技术研究所 | 一种针对多种错误类型的片上存储器bist验证方法 |
| CN115443413A (zh) * | 2020-08-31 | 2022-12-06 | 华为技术有限公司 | 芯片测试电路及电路测试方法 |
| CN113203938B (zh) * | 2021-04-15 | 2022-08-19 | 杭州加速科技有限公司 | 测试向量的存储方法、压缩方法及设备、测试方法及设备 |
| CN113466675B (zh) * | 2021-05-26 | 2022-06-21 | 中国电子科技集团公司第五十四研究所 | 一种测试向量生成方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1502045A (zh) * | 2000-12-27 | 2004-06-02 | ض� | 使用预存储的权重的加权随机模式测试 |
| CN101310191A (zh) * | 2005-11-14 | 2008-11-19 | Nxp股份有限公司 | 集成电路装置以及设计方法 |
| CN101509954A (zh) * | 2009-03-13 | 2009-08-19 | 西安交通大学 | 一种集成电路的测试图形生成器 |
| CN101599126A (zh) * | 2009-04-22 | 2009-12-09 | 哈尔滨工业大学 | 利用全局互信息加权的支持向量机分类器 |
| CN102305912A (zh) * | 2011-07-29 | 2012-01-04 | 清华大学 | 数据可压缩的低功耗集成电路测试装置及其方法 |
| CN102684709A (zh) * | 2012-05-10 | 2012-09-19 | 天津大学 | 一种译码方法及其译码装置 |
| CN102879729A (zh) * | 2012-09-25 | 2013-01-16 | 江苏物联网研究发展中心 | 针对微机电集成系统的内建自测试系统 |
| CN103499787A (zh) * | 2013-09-24 | 2014-01-08 | 中国科学院自动化研究所 | 一种测试数据压缩方法、数据解压缩装置及解压缩方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3576457B2 (ja) * | 1999-05-11 | 2004-10-13 | シャープ株式会社 | １チップマイクロコンピュータおよびその制御方法、ならびにそれを用いたｉｃカード |
| US7284176B2 (en) * | 2004-07-15 | 2007-10-16 | Nec Laboratories America, Inc. | Externally-loaded weighted random test pattern compression |
| JP2009171509A (ja) * | 2008-01-21 | 2009-07-30 | Toshiba Corp | イコライザのテスト回路および集積回路の評価システム |
-
2014
- 2014-08-11 CN CN201410392231.1A patent/CN104122497B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1502045A (zh) * | 2000-12-27 | 2004-06-02 | ض� | 使用预存储的权重的加权随机模式测试 |
| CN101310191A (zh) * | 2005-11-14 | 2008-11-19 | Nxp股份有限公司 | 集成电路装置以及设计方法 |
| CN101509954A (zh) * | 2009-03-13 | 2009-08-19 | 西安交通大学 | 一种集成电路的测试图形生成器 |
| CN101599126A (zh) * | 2009-04-22 | 2009-12-09 | 哈尔滨工业大学 | 利用全局互信息加权的支持向量机分类器 |
| CN102305912A (zh) * | 2011-07-29 | 2012-01-04 | 清华大学 | 数据可压缩的低功耗集成电路测试装置及其方法 |
| CN102684709A (zh) * | 2012-05-10 | 2012-09-19 | 天津大学 | 一种译码方法及其译码装置 |
| CN102879729A (zh) * | 2012-09-25 | 2013-01-16 | 江苏物联网研究发展中心 | 针对微机电集成系统的内建自测试系统 |
| CN103499787A (zh) * | 2013-09-24 | 2014-01-08 | 中国科学院自动化研究所 | 一种测试数据压缩方法、数据解压缩装置及解压缩方法 |
Non-Patent Citations (1)
| Title |
|---|
| 面向固定型故障的测试向量生成与压缩方法研究;陶丽楠;《中国优秀硕士学位论文全文数据库 信息科技辑》;20140315(第3期);I135-202 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104122497A (zh) | 2014-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104122497B (zh) | 集成电路内建自测试所需测试向量的生成电路及方法 | |
| TWI471746B (zh) | 增強型多模式壓縮器的合成設備和方法 | |
| US20150135030A1 (en) | Speeding up defect diagnosis techniques | |
| US20060036985A1 (en) | Compacting circuit responses | |
| CN103499787B (zh) | 一种测试数据压缩方法、数据解压缩装置及解压缩方法 | |
| KR20020046896A (ko) | 반도체 집적 회로의 테스트 방법 및 테스트 패턴 발생 회로 | |
| CN101226228B (zh) | 一种确定性自测试测试数据压缩装置及方法 | |
| CN101158706A (zh) | 一种大规模集成电路测试数据与测试功耗协同优化的方法 | |
| CN110308381A (zh) | 一种fpga输入输出逻辑模块的内建自测方法及系统 | |
| US7949921B2 (en) | Method and apparatus for synthesis of augmented multimode compactors | |
| US8250420B2 (en) | Testable integrated circuit and test data generation method | |
| CN101968528A (zh) | 集成电路测试中的测试数据压缩方法 | |
| CN106546907A (zh) | 一种低功耗扫描自测试电路以及自测试方法 | |
| CN115656769A (zh) | Fpga多芯片的并行测试方法、装置和计算机设备 | |
| CN101581762B (zh) | 面向应用的fpga的延迟故障测试方法及系统 | |
| CN103675650B (zh) | 一种嵌入式边界扫描数据压缩、合成方法及装置 | |
| Wang et al. | X-block: An efficient LFSR reseeding-based method to block unknowns for temporal compactors | |
| US9310431B2 (en) | Diagnosis framework to shorten yield learning cycles of advanced processes | |
| Das et al. | A scalable test structure for multicore chip | |
| Gębala et al. | On using implied values in EDT-based test compression | |
| Pande et al. | Test Pattern Generation in BIST Architecture Using One-Hot Encoding | |
| CN105911461B (zh) | 环形链分时复用测试端口的测试结构 | |
| Sivanandam et al. | Test data compression for digital circuits using tetrad state skip scheme | |
| Supriya et al. | RFLSR based Productive MBIST Architecutre for VLSI | |
| Sivakami et al. | VLSI Usage of a Productive MBIST Architecture Utilizing RLFSR |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |