CN102879729A

CN102879729A - 针对微机电集成系统的内建自测试系统

Info

Publication number: CN102879729A
Application number: CN2012103606762A
Authority: CN
Inventors: 李佳; 王玮冰
Original assignee: Jiangsu IoT Research and Development Center
Current assignee: Jiangsu IoT Research and Development Center
Priority date: 2012-09-25
Filing date: 2012-09-25
Publication date: 2013-01-16
Anticipated expiration: 2032-09-25
Also published as: CN102879729B

Abstract

本发明提出了一种针对微机电集成系统的内建自测试系统，包括：伪随机数字测试激励信号产生器的输出端依次连接数字测试激励与模拟激励信号转换器、电激励信号与机械激励转换器，电激励信号与机械激励转换器的输出作用到待测机械部件，所述待测机械部件的物理测试响应再依次连接到机械响应与模拟响应转换器、模拟响应与数字响应转换器，所述模拟响应与数字响应转换器的输出端和伪随机数字测试激励信号产生器的输出端连接到期望响应比较器，若系统报错，将实际的测试响应序列发送至片外以供故障诊断使用。本发明充分利用了内建自测试方案的优势，实现了提高微机电集成系统测试质量、降低测试成本，并为其提供实时检测的功能。

Description

针对微机电集成系统的内建自测试系统

技术领域

本发明涉及微机电集成系统的可靠性设计技术领域，具体是一种能够应用于微机电集成系统的内建自测试系统。

背景技术

根据国际半导体技术发展路线图(ITRS:International Technology Roadmap for Semiconductors)近年来的分析报告，微机电集成系统（Micro-Electromechanical System:MEMS）已成为“后摩尔定律”路线中的核心发展方向。然而，由于MEMS中通常集成了包含数字电路、模拟电路、传感器、执行器、存储器多种不同结构的器件，其需要多样化且集成化的测试访问机制；另外，由于MEMS通常应用于对可靠性要求较高且人们不易直接控制的领域中，例如航空航天、汽车、生物医学、环境监控、通讯、军事、核电等，需要设计能够对其进行实时检测及修复的机制。

目前已有的MEMS测试方案往往是采用对系统的机械与电路部分分开测试之后集成的方案，不利于提高集成后MEMS系统的产率以及测试质量；另一方面，已有的MEMS设计方案往往不能满足MEMS产品在应用过程中的实时检测与修复的高可靠性功能需求。

发明内容

针对以上问题，本发明提出了一种适用于MEMS的内建自测试（Built-In-Self-Test:BIST）系统的设计方案，以实现提高MEMS可靠性、提高MEMS测试质量的目的。

为实现以上目的，本发明所提出的针对微机电集成系统的内建自测试系统包括：伪随机数字测试激励信号产生器、数字测试激励与模拟激励信号转换器、电激励信号与机械激励转换器、机械响应与模拟响应转换器、模拟响应与数字响应转换器、期望响应比较器；所述伪随机数字测试激励信号产生器的输出端依次连接数字测试激励与模拟激励信号转换器、电激励信号与机械激励转换器，电激励信号与机械激励转换器的输出作用到待测机械部件，所述待测机械部件的物理测试响应再依次连接到机械响应与模拟响应转换器、模拟响应与数字响应转换器，所述模拟响应与数字响应转换器的输出端和伪随机数字测试激励信号产生器的输出端连接到期望响应比较器；首先利用伪随机数字测试激励信号产生器生成数字测试激励序列，然后通过数模转换、电信号与物理信号转换转化为物理测试激励，应用于待测机械部件后得到物理测试响应，然后将物理测试响应通过物理信号与电信号转换、模数转换为数字测试响应序列，最后将实际的数字测试响应序列与伪随机序列产生器生成的数字测试激励序列一起发送至期望响应比较器获得待测系统的测试判定结果；若系统报错，将实际的测试响应序列发送至片外以供故障诊断使用。

所述伪随机数字测试激励信号产生器生成将被应用于MEMS系统测试的数字激励序列，是一个伪随机序列产生器，其特征多项式：P(x)=a ₀+a ₁ x+…+a _n x ⁿ决定了这个伪随机序列产生器所能产生的伪随机序列的状态覆盖范围及跳变循环规律，其中a ₀,a ₁,…,a _n表示寄存器序列中每个寄存器的反馈系数，若一个寄存器前存在反馈信号则其反馈系数为1，否则为0；为提高测试故障覆盖率，针对不同的MEMS系统，设计具有不同特征多项式的伪随机序列产生器。

所述期望响应比较器首先提取与待测MEMS系统特征相符合的模型函数，并将其用数字逻辑电路实现，从而将输入的伪随机测试激励序列在逻辑函数电路的运算结果作为期望测试响应序列，将期望测试响应序列与实际测试响应序列逐位异或比较，当对应的数据位有不同的逻辑值时，将其报给指示单元，并将错误结果输出至片外。

所述指示单元由一个寄存器单元构成，在默认条件下初始逻辑值为0，当实际响应与期望响应不符时，所述指示单元的逻辑值跳变为1以指示测试结果不通过，当本组测试激励比较完毕后，所述指示单元又恢复至默认逻辑值0。

本发明的有益效果包括：1、实现了针对机械与电路部分集成后的微机电集成系统的测试访问方案的设计；2、能够通过数字输入信号精确控制待测系统的输入激励状态；3、伪随机测试激励信号的多样性能够提高待测系统的测试覆盖率，从而实现提高测试质量的目的；4、独立的内建自测试系统能够在产品应用过程中提供实时检测功能；5、能够提供大量的测试激励与故障响应关系样本，从而能为故障诊断提供数据分析基础。

附图说明

图1为微机电集成系统基本构成结构示意图。

图2为通用内建自测试方案基本原理示意图。

图3为本发明提出的针对微机电集成系统内建自测试结构部件及其相互关系示意图。

图4为本发明提出的伪随机数字测试激励信号产生器结构示意图。

图5为本发明提出的期望响应比较器原理示意图。

具体实施方式

以下将参照附图，对本发明进一步详细说明。

图1给出了本发明所针对的目标系统：微机电集成系统的基本构成结构，其一般主要由与外部自然世界交互的机械部分（包括传感器与执行器）、量化处理机械部件信息的模拟电路部分以及负责对采集到的信息进行分析运算和校正的数字电路部分等三大部分构成。在其工作过程中，一方面，外部世界中的许多信息包括速度、温度、光照等可通过MEMS中的传感器感知并将其转换成模拟电信号，通过MEMS中对模拟信号进行滤波放大后将其转化为人类能够处理和分辨的数字信号输出；另一方面，我们还可以通过利用数字控制信号产生所需的模拟电信号实现对片上执行器的控制，使其加热或产生速度，从而产生能够影响外部世界的物理信息。

内建自测试是目前在半导体工业界被广泛应用的可测试性设计DFT (Design-for-Testability)技术。目前，其主要应用于数字逻辑电路测试LBIST (Logic BIST)以及存储测试MBIST(Memory BIST)两大领域，也有部分产品将其应用于嵌入式存储器测试(Array BIST)以及模拟电路测试(Analog BIST)领域。图2给出了以上提到了若干种BIST应用方案的通用原理：其主要组成部分包括：测试控制逻辑、伪随机测试向量产生器和测试响应分析器。在自测试模式下，外部输入的数字测试控制信号指挥测试控制逻辑命令伪随机测试向量产生器产生所需测试向量输入到待测系统的中，并将待测系统输出的测试响应输入到相应的测试响应分析器中，测试响应分析器通过分析比较实际响应与正确响应，在测试控制逻辑的指挥下将测试分析结果输出到系统级芯片外。其与传统的测试方案相比，BIST方案具有不依赖于昂贵的自动测试仪ATE(Automatic Test Equipment)、测试方案简化、故障覆盖率高等优势。

为实现将BIST方案的优势发挥到MEMS系统中，从而实现提高MEMS测试质量、降低MEMS测试成本，并为其提供实时检测能力的目标，本发明提出了如图3所示的针对MEMS系统的BIST系统，其中原始的MEMS系统包括图中从左至右所示的三大部分：机械部分、模拟电路部分和数字电路部分。机械部分主要由系统中的传感器以及执行器构成；模拟电路位于机械部分和数字电路之间，对包含传感器的系统来说，其肩负的任务包括将机械部件传来的电信号采集、放大并滤波后通过模拟/数字转换器转换为数字离散信号后发送至系统中的数字电路部分，对包含执行器的系统来说，其肩负的任务包括将数字电路部分传来的控制信号通过数字/模拟转换器转换为连续的模拟电信号后再通过各种电/机械耦合效应将其转换为机械部分能够接收的信息从而控制执行器的工作；数字电路主要实现系统与电子信息领域沟通交流的作用，一方面可以通过输入接口利用数字信号控制系统中执行器的工作，另一方面可以对模拟电路采集到的传感器信息进行运算和处理，并通过输出接口传送到外部控制系统。

为在图中所示的MEMS系统中实现BIST功能，首先需要在数字电路部分添加伪随机数字测试激励信号产生器，然后将其产生的离散数字测试激励信号通过模拟电路部分的数字测试激励与模拟机理信号转换器和电激励信号与机械激励转换器转换为机械部分能够接收的物理激励信息；机械部分在前面的测试激励下产生一定的测试响应，再通过模拟电路部分的机械响应与模拟响应转换器和模拟响应与数字响应转换器转换为数字电路能够处理的数字响应信号，将伪随机数字测试激励信号产生器生成的测试激励与传回的测试响应共同发送到期望响应比较器中，计算得到测试结果：通过/不通过，若测试结果为不通过，则期望响应比较器将发送信号以控制将数字响应结果输出片外以供故障诊断使用。因此，得到图3所示的内建自测试系统，其包括：伪随机数字测试激励信号产生器、数字测试激励与模拟激励信号转换器、电激励信号与机械激励转换器、机械响应与模拟响应转换器、模拟响应与数字响应转换器、期望响应比较器；所述伪随机数字测试激励信号产生器的输出端依次连接数字测试激励与模拟激励信号转换器、电激励信号与机械激励转换器，电激励信号与机械激励转换器的输出作用到待测机械部件，所述待测机械部件的物理测试响应再依次连接到机械响应与模拟响应转换器、模拟响应与数字响应转换器，所述模拟响应与数字响应转换器的输出端和伪随机数字测试激励信号产生器的输出端连接到期望响应比较器。

下面将详细介绍其主要组成部分的功能、交互方式，及其如何实现片上内建自测试目标。

首先，由如图4所示的伪随机数字测试激励信号产生器生成将被应用于MEMS系统测试的数字激励序列，图中具有存储功能的D触发器单元被串联起来，并且在每个单元的输入端将前一个单元的输出与给定的一个反馈系数a _j(j=1,2,…,n)=1/0与Q _n的乘积进行异或运算。每个特定的序列产生器都有其特征多项式：P(x)=a ₀+a ₁ x+…+a _n x ⁿ，这个特征多项式决定了这个伪随机序列产生器所能产生的伪随机序列的状态覆盖范围及跳变循环规律。为了实现更高的测试故障覆盖率，有必要针对具有不同特征的待测MEMS系统，设计具有相应特征多项式的伪随机序列产生器。

获得伪随机数字测试激励序列后，需要利用数字与模拟测试激励转换器将其转化为模拟电信号，可以利用MEMS系统中原有的数模转换器(DAC)实现这一功能；获得模拟测试激励信号后，还需利用电激励与机械激励的转换机制将其转换成物理信号，包括热、磁场、光信号等等。对具有执行装置的MEMS系统，可以利用其自身包含的执行器实现这一功能，否则，需要针对不同的转换需求，设计专门的物理信号转换器。

待测机械部件接收到物理测试激励信号后，将发生一定的物理特征变化，这种物理特征变化就是我们所需要获得的测试响应，为对这一响应进行分析处理，首先需要将其转换为模拟电信号响应，然后利用MEMS系统中的模拟数字转换器（ADC）将其转化为数字响应信号输出至MEMS系统的数字电路部分。

得到实际的数字响应结果后，为判定待测系统是否能够正常工作，本发明提出了如图5所示的期望响应比较器结构，其原理是首先将待测MEMS系统利用统计分析方法（如蒙特卡罗法）提取与其相特征符合的模型函数，并将其用数字逻辑电路实现，从而可以在每次接收到输入的伪随机测试激励信号的同时，利用这一逻辑函数电路，计算得到期望的响应信号序列，当实际的测试响应信号返回到响应比较器时，将期望值与实际值利用异或逻辑逐位比较，一旦发现实际值与期望值不符的现象，就将其发送至指示单元，并将错误提示信息输出到MEMS系统以外。指示单元由一个寄存器单元构成，在默认条件下其初始逻辑值为0，当输出响应与期望响应不符时，其逻辑值跳变为1以指示测试结果不通过。当本组测试激励比较完毕后，所述指示单元又恢复至默认逻辑值0。

一旦系统报错，期望响应比较器将对输出响应存储单元控制器发出指令，命令其将错误的数字响应信息输出MEMS系统外，以供故障诊断使用。

Claims

1.针对微机电集成系统的内建自测试系统，其特征是，包括：伪随机数字测试激励信号产生器、数字测试激励与模拟激励信号转换器、电激励信号与机械激励转换器、机械响应与模拟响应转换器、模拟响应与数字响应转换器、期望响应比较器；所述伪随机数字测试激励信号产生器的输出端依次连接数字测试激励与模拟激励信号转换器、电激励信号与机械激励转换器，电激励信号与机械激励转换器的输出作用到待测机械部件，所述待测机械部件的物理测试响应再依次连接到机械响应与模拟响应转换器、模拟响应与数字响应转换器，所述模拟响应与数字响应转换器的输出端和伪随机数字测试激励信号产生器的输出端连接到期望响应比较器；首先利用伪随机数字测试激励信号产生器生成数字测试激励序列，然后通过数模转换、电信号与物理信号转换转化为物理测试激励，应用于待测机械部件后得到物理测试响应，然后将物理测试响应通过物理信号与电信号转换、模数转换为数字测试响应序列，最后将实际的数字测试响应序列与伪随机序列产生器生成的数字测试激励序列一起发送至期望响应比较器获得待测系统的测试判定结果；若系统报错，将实际的测试响应序列发送至片外以供故障诊断使用。

2.如权利要求1所述针对微机电集成系统的内建自测试系统，其特征是，所述伪随机数字测试激励信号产生器生成将被应用于MEMS系统测试的数字激励序列，是一个伪随机序列产生器，其特征多项式：P(x)=a ₀+a ₁ x+…+a _n x ⁿ决定了这个伪随机序列产生器所能产生的伪随机序列的状态覆盖范围及跳变循环规律，其中a ₀,a ₁,…,a _n表示寄存器序列中每个寄存器的反馈系数，若一个寄存器前存在反馈信号则其反馈系数为1，否则为0；为提高测试故障覆盖率，针对具有不同特征的待测MEMS系统，设计具有相应特征多项式的伪随机序列产生器。

3.如权利要求1所述针对微机电集成系统的内建自测试系统，其特征是，所述期望响应比较器首先提取与待测MEMS系统特征相符合的模型函数，并将其用数字逻辑电路实现，从而将输入的伪随机测试激励序列在逻辑函数电路的运算结果作为期望测试响应序列，将期望测试响应序列与实际测试响应序列逐位异或比较，当对应的数据位有不同的逻辑值时，将其报给指示单元，并将错误结果输出至片外。

4.如权利要求3所述针对微机电集成系统的内建自测试系统，其特征是，所述指示单元由一个寄存器单元构成，在默认条件下初始逻辑值为0，当实际响应与期望响应不符时，所述指示单元的逻辑值跳变为1以指示测试结果不通过，当本组测试激励比较完毕后，所述指示单元又恢复至默认逻辑值0。