CN105911461B - 环形链分时复用测试端口的测试结构 - Google Patents

Abstract

环形链分时复用测试端口的测试结构，包括一个共用的测试端口和若干个环形链以及用于扫描路径选择且对应各个环形链的数据选择器A、B，各个环形链通过相应的数据选择器A、B构成串联结构；每个环形链分别由若干个扫描单元依次串联而成，每个扫描单元由数据选择器C和触发器组成；通过向数据选择器A、B的控制端输入高/低电平信号，从而改变扫描路径，使得测试结构中的各个环形链工作于三种不同的测试模式：直链扫描模式、环形扫描模式和隐身模式；本发明结构简单、设计巧妙，不仅具有当前通用的测试结构的所有功能，而且结构本身具有低功耗和测试数据重用的特性，大大降低了测试成本和移位功耗，硬件代价大大减小。

Description

环形链分时复用测试端口的测试结构

技术领域

本发明涉及数字集成电路测试技术领域，尤其是一种环形链分时复用测试端口的测试结构。

背景技术

扫描设计是数字集成电路测试最常用的可测试性结构设计，它通过将时序电路中的全部或部分时序单元设置成扫描单元来控制和观察相应的触发器的值，以对电路进行测试。

目前，通用扫描结构有传统直链扫描结构、具有循环功能的循环扫描结构及随机访问扫描结构。

如图1所示，单扫描链结构是最早提出的直链扫描结构，它将电路中的触发器串联成一个直扫描链，测试数据通过这个扫描链串行移入移出以对电路进行测试，测试数据移位路径较长导致了较长的测试应用时间。相对单扫描链结构而言，多扫描链结构将单扫描链分成多个较短的直链，从而减少了测试数据的移位操作，减少了测试时间和移位功耗，它是用更多的测试端口获得了较少的测试数据移位，但测试数据规模没有变化。基于直链的测试压缩结构将压缩后的测试数据存于测试仪(ATE)上，通过片上解压器解压后应用到电路中，相应的测试响应通过片上压缩器压缩后由测试仪进行比对来判断电路是否存在故障。虽然直链扫描结构及相关的优化方法在一定程度上减少了测试功耗和测试集规模，但直链扫描结构的扫描链的所有单元都参与测试数据的扫描移位，具有较多的移位操作，这种由于其结构本身属性带来的移位功耗无法避免。

如图2所示，循环扫描结构是将传统扫描直链的首尾相连，从而可以获得与传统线性反馈移位寄存器（LFSR）为基础的自测试结构的效果，却有着与普通直链结构相当的硬件代价。循环扫描自测试方法中，循环扫描链本身就是测试模式产生器(TPG)和测试响应分析器（TGA），以对时序电路进行随机测试。循环扫描链的确定型测试方法中，循环扫描链与直链扫描结构一样，仅仅充当移入移出测试数据的通路，将给定的确定型测试集应用到电路中以完成测试，它的优点在于可以实现测试响应直接作为下一个测试向量的测试模式，但测试功耗没有减少。

如图3所示，第三种扫描结构是随机访问扫描（RAS）结构，它允许对任意的扫描单元直接读写，减少了测试功耗和测试集规模。随机访问扫描提供了一种非常理想的可测试性设计结构，利用这种策略，测试数据规模、测试时间和功耗问题均能得到较大的改善，但其硬件代价过大，难以实现。

由此可见，在已有通用的三种测试结构中，由于测试结构本身属性而导致的移位功耗、硬件代价和测试端口都难以再进行优化，而这些问题一直都是数字集成电路测试的关键问题，随着集成电路规模的不断增大，它们已成为测试的瓶颈，而缓解这些问题带来的测试压力更是迫在眉睫。因此，提供一种新的测试结构来更进一步降低数字集成电路测试功耗和减小测试集规模就显得尤为重要。

发明内容

本发明的目的是为了进一步降低数字集成电路测试功耗和减小测试集规模，为此提供一种硬件代价小，具有低功耗和测试数据重用特性的环形链分时复用测试端口的测试结构。

本发明的具体方案是：环形链分时复用测试端口的测试结构，其特征是：包括一个共用的测试端口和第1环形链、第2环形链、···第n环形链以及用于扫描路径选择且对应各个环形链的数据选择器A和数据选择器B，各个环形链通过相应的数据选择器A、B构成串联结构；每个环形链分别由若干个扫描单元依次串联而成，每个扫描单元由数据选择器C和触发器组成，其中数据选择器A、B、C均为二选一数据选择器；在每个扫描单元中，数据选择器C的输出端连接触发器的输入端，触发器的输出端连接下一个扫描单元中数据选择器C的其中一个输入端，数据选择器C的另一个输入端连接电路输入信号；

测试端口分别连接对应第1环形链的数据选择器A和数据选择器B的其中一个输入端，数据选择器A和数据选择器B的另一个输入端分别连接串行在第1环形链上最后一个扫描单元中的触发器的输出端，数据选择器A的输出端连接串行在第1环形链上第一个扫描单元中的数据选择器C的其中一个输入端，数据选择器C的另一个输入端连接电路输入信号；

第2环形链、第3环形链、···第n环形链的结构与第1环形链的结构相同，不同之处在于，与上一个环形链相对应的数据选择器B输出端的输出信号作为与下一个环形链相对应的数据选择器A和数据选择器B的其中一个输入端的输入信号；

在各个环形链中，数据选择器C的控制端通过输入真值为1的使能信号，从而使得测试结构执行扫描功能；通过向数据选择器A和数据选择器B的控制端输入高/低电平信号，从而改变扫描路径，使得测试结构中的各个环形链工作于三种不同的测试模式：直链扫描模式、环形扫描模式和隐身模式。其中直链扫描模式实现了测试数据的移入移出，实现对电路的测试；环形扫描模式实现了测试数据的重复利用，减小了测试集的规模，从而减小了测试成本；隐身模式实现了测试数据移位路径的缩短，减小了测试功耗。

本发明结构简单、设计巧妙，实现了在测试结构中各个环形链工作于三种不同的测试模式：直链扫描模式、环形扫描模式和隐身模式，从而不仅具有当前通用的三种测试结构的所有功能，而且结构本身具有低功耗和测试数据重用的特性，大大降低了测试成本和测试移位功耗，硬件代价大大减小，同时可改变已有测试压缩方法的压缩对象，大幅度提高测试压缩率。

附图说明

图1是传统直链扫描结构的结构示意图；

图2是当前循环扫描结构的结构示意图；

图3是当前随机访问扫描结构的结构示意图；

图4是本发明的结构示意图；

图5是图4中K处的局部放大示意图；

图6是第1环形链处于直链模式的结构示意图；

图7是第1环形链处于环形扫描模式的结构示意图；

图8是第1环形链处于隐身模式的结构示意图。

图中：1—测试端口，2—数据选择器A，3—数据选择器B，4—数据选择器C，5—触发器。

具体实施方式

参见图4、图5，本发明包括一个共用的测试端口1和第1环形链、第2环形链、···第n环形链以及用于扫描路径选择且对应各个环形链的数据选择器A2和数据选择器B3，各个环形链通过相应的数据选择器A2和数据选择器B3构成串联结构；每个环形链分别由若干个扫描单元依次串联而成，每个扫描单元由数据选择器C4和触发器5组成，其中数据选择器A2、数据选择器B3、数据选择器C4均为二选一数据选择器；在每个扫描单元中，数据选择器C4的输出端连接触发器5的输入端，触发器5的输出端连接下一个扫描单元中数据选择器C4的其中一个输入端，数据选择器C4的另一个输入端连接电路输入信号；

测试端口1分别连接对应第1环形链的数据选择器A3和数据选择器B4的其中一个输入端，数据选择器A3和数据选择器B4的另一个输入端分别连接串行在第1环形链上最后一个扫描单元中的触发器的输出端，数据选择器A3的输出端连接串行在第1环形链上第一个扫描单元中的数据选择器C4的其中一个输入端，数据选择器C4的另一个输入端连接电路输入信号；

第2环形链、第3环形链、···第n环形链的结构与第1环形链的结构相同，不同之处在于，与上一个环形链相对应的数据选择器B输出端的输出信号作为与下一个环形链相对应的数据选择器A和数据选择器B的其中一个输入端的输入信号；

在各个环形链中，数据选择器C的控制端通过输入真值为1的使能信号，从而使得测试结构执行扫描功能，当数据选择器C的控制端通过输入真值为0的使能信号时，数据选择器C选择连接电路输入信号，执行正常电路功能；通过向数据选择器A和数据选择器B的控制端输入高/低电平信号，从而改变扫描路径，使得测试结构中的各个环形链工作于三种不同的测试模式：直链扫描模式、环形扫描模式和隐身模式。

下面结合第1环形链，在本发明对数字集成电路进行测试时，本发明中环形链所选择的具体测试模式进行具体说明。

参见图6，当数据选择器A的控制端C1=0，并且数据选择器B的控制端C2=1时，数据选择器A的输出端O3=SCAN IN，数据选择器B的输出端O4=O2（第1环形链上最后一个扫描单元中的触发器输出端的输出信号），此时第1环形链进入直链扫描模式。

参见图7，当数据选择器A的控制端C1=1，并且数据选择器B的控制端C2=1时，数据选择器A的输出端O3=O2（第1环形链上最后一个扫描单元中的触发器输出端的输出信号），数据选择器B的输出端O4=O2，此时第1环形链进入环形扫描模式。

参见图8，当数据选择器B的控制端C2=0时，数据选择器B的输出端O4=SCAN IN，此时在对电路进行测试时，扫描数据不经过第1环形链，第1环形链进入隐身模式。

本发明中，由于所有的环形链的结构相同，而唯一区别在于第1环形链是从测试端口获取扫描数据的信息，其它的环形链是从上一个环形链所对应的数据选择器B的输出端获取扫描数据的信息，因此，所有的环形链均能够根据数据选择器A、B的控制端输入的信息而选择不同的扫描路径，进而进入不同的测试模式（直链扫描模式、环形扫描模式和隐身模式）。

本发明在具体实现时，可采用如下两种方案：

第一种方案，本发明所述的测试结构具有多个等大（环形链包含的触发器的个数即为环形链的大小）的环形链，每个环形链与共用的测试端口相连接分别形成一条测试通路，多条测试通路用全局时钟控制，每个环形链的时钟由全局时钟分频获得，不需要额外的测试端口。

第二种方案，以功耗最小和布线代价最优为标准，获得大小不等的环形链结构。该结构中，因为每个环形链的大小不一样，因此环形链的时钟没有相关性，需单独时钟控制每个环形链。

针对这两种方案，环形链的编号从右到左依次为n环形链，n-1环形链，...,1扫描链、对应包含触发器的个数依次为Xn，Xn-1,...X1，则该结构可应用于两种场合：

通用测试结构场合，扫入一个测试向量和扫出一个测试响应的过程如下：设置第n环形链工作于直链模式，其它环形链工作于隐身模式；将Xn位测试激励移入第n个环形链，同时其Xn位测试响应被移出；再设置第n-1环形链工作于直链模式，其它环形链工作于隐身模式，将Xn-1位测试激励移入第n-1个环形链，同时将对应Xn-1位测试响应移出；再为第n-2环形链移入测试激励和移出测试响应，直到最后一个环形链，即第1环形链，到此完成了一个测试向量的移入和对应测试响应测移出。若环形链等大且测试向量随机分布，则功耗仅为原来的1/n。

测试集压缩结构场合，这时测试数据无须全部来自外部，当所需测试数据与环形链一致时，则由环形链本身提供测试数据。具体工作过程如下：为第n环形链提供测试数据：当测试数据与环形链响应一致时，则设置第n环形链工作于环形移位模式，其它环形链工作于隐身模式；当测试数据与环形链的响应不一致时，则测试数据由测试数据输入给出，则设置第n环形链工作于直链模式，其它环形链工作于隐身模式，实现了测试数据规模的减小。

Claims (1)

1.环形链分时复用测试端口的测试结构，其特征是：包括一个共用的测试端口和第1环形链、第2环形链、···第n环形链以及用于扫描路径选择且对应各个环形链的数据选择器A和数据选择器B，各个环形链通过相应的数据选择器A、B构成串联结构；每个环形链分别由若干个扫描单元依次串联而成，每个扫描单元由数据选择器C和触发器组成，其中数据选择器A、B、C均为二选一数据选择器；在每个扫描单元中，数据选择器C的输出端连接触发器的输入端，触发器的输出端连接下一个扫描单元中数据选择器C的其中一个输入端，数据选择器C的另一个输入端连接电路输入信号；

测试端口分别连接对应第1环形链的数据选择器A和数据选择器B的其中一个输入端，数据选择器A和数据选择器B的另一个输入端分别连接串行在第1环形链上最后一个扫描单元中的触发器的输出端，数据选择器A的输出端连接串行在第1环形链上第一个扫描单元中的数据选择器C的其中一个输入端，数据选择器C的另一个输入端连接电路输入信号；

第2环形链、第3环形链、···第n环形链的结构与第1环形链的结构相同，不同之处在于，与上一个环形链相对应的数据选择器B输出端的输出信号作为与下一个环形链相对应的数据选择器A和数据选择器B的其中一个输入端的输入信号；

在各个环形链中，数据选择器C的控制端通过输入真值为1的使能信号，从而使得测试结构执行扫描功能；通过向数据选择器A和数据选择器B的控制端输入高/低电平信号，从而改变扫描路径，使得测试结构中的各个环形链工作于三种不同的测试模式：直链扫描模式、环形扫描模式和隐身模式。