CN100447796C - 电路状态扫描链、数据采集系统和仿真验证方法 - Google Patents

Abstract

提供一种用于仿真验证集成电路设计的电路状态扫描链以及利用该扫描链的数据采集系统和仿真验证方法。上述集成电路包括多个寄存器及其对应的输入端组合逻辑和输出端组合逻辑，该扫描链结构包括对应每一寄存器所设第一复用模块及第二复用模块，通过第一复用模块及第二复用模块改变集成电路的工作模式，使集成电路有正常模式、保持模式及拍照模式三种工作模式，并在拍照模式下使寄存器构成一个扫描链环。

Description

电路状态扫描链、数据采集系统和仿真验证方法

技术领域

本发明涉及一种用于仿真验证集成电路设计的电路状态扫描链以及利用该扫描链的数据采集系统和仿真验证方法。

背景技术

集成电路产品能否及时上市是影响产品竞争力的一个重要因素，随着集成电路规模的不断扩大以及IP复用技术的发展，集成电路设计的仿真验证所需的时间越来越长，提高仿真验证效率成为目前压缩集成电路产品设计时间的有效手段之一。

仿真包括软件仿真与硬件仿真。软件仿真是指把用硬件描述语言编写的描述集成电路的代码(如RTL Code等)输入软件仿真系统，以软件模拟该集成电路的逻辑功能。硬件仿真是指把所述的代码输入硬件仿真系统(FPGA平台)，用FPGA模拟该集成电路的逻辑功能。软件仿真与硬件仿真各有优缺点：软件仿真的内部状态全可见，可观察被测设计(被软件仿真系统模拟的集成电路)内的任意信号，所以能藉以对被测设计进行具体的分析，但仿真速度慢；硬件仿真速度快，但限于针脚数的限制，其内部信号的观察十分困难。

因为对被测设计除错(DEBUG)只需要在发生错误前后的一小段时间对被测设计进行详细分析即可，所以只要把发生错误前后的一小段测试项目放在软件仿真系统上运行即可。结合硬件仿真与软件仿真的仿真验证方法在保证能对被测设计进行具体的分析的同时提高了仿真验证效率。简而言之，测试项目的大部分在硬件仿真系统上运行，把硬件仿真系统的输出信号与标准的输出信号进行比较，判断是否发生错误，通过复制硬件仿真系统的电路状态及输入序列，使硬件仿真系统在发生错误前后一小段时间的行为在软件仿真系统上重现，最后利用软件仿真系统对被测设计进行具体地分析，这种方法兼具硬件仿真与软件仿真两者的优点。

任何单时钟、同步的数字系统都可以看成是一个巨大的状态机，硬件仿真系统模拟的被测设计就是这样一个系统。这里对以下几个概念进行说明：

输入序列(以下简写为input_seq)：输入信号由时钟采样得到的离散序列。

输出序列(以下简写为output_seq)：输出信号由时钟信号采样得到的离散序列。

状态序列(以下简写为state_seq)：状态由时钟信号采样得到的离散序列。

行为函数(behavior_function)：由某个状态和与其对应的输入序列得到输出序列的函数，由当前状态和输入序列作为参数，产生状态序列和输出序列两个序列。

行为函数和状态序列、输入序列以及输出序列的关系如下：

(state_seq，output_seq)＝behavior_function(init_state，input_seq)。

上式可以描述为：一段时间内，系统的行为(state_seq和output_seq)由系统的行为函数(behavior_function)、初始状态(init_state)和输入序列(input_seq)三者唯一决定。

如果需要在软件仿真系统上复现被测设计在硬件仿真系统上的行为，就需要在硬件仿真系统上得到上述三种信息：行为函数、初始状态和输入序列。

众所周知，一个单时钟、同步的集成电路，在任意时刻，其状态由内部存储器存储的数据唯一决定；其行为函数由其内部所有的组合逻辑唯一决定；输入序列则由外部决定。

硬件仿真系统中与软件仿真系统中的该被测设计的组合逻辑相同(至少在正常工作模式下的组合逻辑相同)，换言之，该集成电路在两个平台上的行为函数相同，因此，只要有硬件仿真系统上该被测设计的“初始状态”和“输入序列”就可以在软件仿真系统上复现该被测设计在硬件仿真系统上的行为(即状态序列与输出序列)。这是前述结合硬件仿真与软件仿真的仿真验证方案的基础。

要在软件仿真系统中复现硬件仿真系统所模拟的该被测设计的行为，首先需要从硬件仿真系统得到“初始状态”和“输入序列”。“输入序列”可通过复制被测设计的输入得到，比较容易实现，问题在于如何得到“初始状态”(该领域一般把获得“初始状态”的过程称为拍照，SnapShot)。目前，业界一般的做法是把软件仿真系统与硬件仿真系统以某一种方式连接，使两者间可进行电路状态的相互传输，从而实现仿真在两个系统间的切换。如美国专利第5937179号(以下称179号专利)所揭示的方案，硬件仿真发生错误时，暂停测试项目的运行，利用备份寄存器构建的扫描链(Scan-Chain)把被测设计的电路状态导出并输入软件仿真系统，在软件仿真系统上从这一刻继续向前运行或者向后运行测试项目，在软件仿真系统上复现该错误并对之进行分析(请参179号专利说明书第3栏第63行至第67行以及第4栏第39行至第43行)。然而，这种仿真验证方法仍有以下几个缺点：第一，用额外的备份寄存器构建电路状态扫描链，使集成电路门数大幅增加，提高了FPGA仿真的成本，对超大规模集成电路设计而言这点尤为突出；第二，仿真在软件仿真与硬件仿真之间切换，切换次数比较多，使仿真效率降低；第三，硬件仿真系统发生错误时，分析该错误的发生原因的最佳时刻已经过去，而要在软件仿真系统上通过回跑测试项目获得该时刻的“初始状态”非常困难，且不一定能够实现。

发明内容

因此，为简化仿真验证，提高仿真验证的效率，降低仿真验证的成本，亟需设计一种新的仿真验证方案。

本发明提供一种电路状态扫描链，包括：多个寄存器以及与每个寄存器对应的输入端组合逻辑和输出端组合逻辑，每个寄存器的输出端口和与之相对应的输出端组合逻辑的输入端口连接，所述电路状态扫描链还包括与所述多个寄存器相对应的多个第一复用模块及多个第二复用模块，其中，每个寄存器与相应的一个第一复用模块和相应的一个第二复用模块相关，第一复用模块与第二复用模块都分别设有两个输入端口与一个输出端口，其中，各第一复用模块的第一输入端口和与之相应的寄存器的输出端口连接，各第一复用模块的第二输入端口与前一寄存器的输出端口连接，各第二复用模块的第一输入端口和与之相应的寄存器所对应的输入端组合逻辑的输出端口连接，各第二复用模块的第二输入端口和与之相应的第一复用模块的输出端口连接，各第二复用模块的输出端口和与之相应的寄存器的输入端口连接，位于扫描链最后的寄存器的输出端口与扫描链上第一个寄存器所对应的第一复用模块的第二输入端口连接。

本发明还提供一种利用上述电路状态扫描链的一种数据采集系统，包括：拍照控制模块，通过控制所述多个第一复用模块和所述多个第二复用模块，来将所述电路状态扫描链的工作状态。

如上所述的数据采集系统，所述电路状态扫描链的工作状态包括正常工作模式、保持模式和拍照模式。

如上所述的数据采集系统，所述拍照控制模块内还设有计数器，用以控制所述电路状态扫描链的寄存器的值的移位次数。

本发明还提供一种利用如上所述的电路状态扫描链或数据采集系统的仿真验证方法，包括以下步骤：在测试项目上设置多个检测点；在硬件仿真系统上运行测试项目；在运行测试项目的同时下载输入数据；在检测点处对电路进行拍照；把电路状态和输入数据提供给软件仿真系统，在软件仿真系统上重现被测设计在硬件仿真系统上的行为。

附图说明

图1为被测设计的原始逻辑的简化框图。

图2为本发明被测设计的简化逻辑框图。

图3为本发明数据采集系统的简化硬件框图。

图4为本发明在测试项目上设置检测点的示意图。

具体实施方式

本发明通过改变被测设计的逻辑，把被测设计内部的寄存器串连成一条扫描链，以外部控制信号控制被测设计的工作模式(包括正常模式、拍照模式及保持模式)。另外，本发明的扫描链首尾相连，拍照完成后，被测设计的电路状态随即恢复到与拍照前相同，不需要额外的时间恢复被测设计的电路状态，使被测设计可继续运行测试项目，提高了仿真验证的效率。

参考图1，图1是被测设计的原始逻辑的简化框图，其包括N个寄存器11(分别以11a、11b…11n表示)及其相应的输入端组合逻辑12(分别以12a、12b…12n表示)与相应的输出端组合逻辑13(分别以13a、13b…13n表示)。寄存器11具有输入端口(图中所示D端)与输出端口(图中所示Q端)，输出端口的值即寄存器所储存的值，也就是寄存器的状态。寄存器的特点在于，受到一个时钟信号的驱动时，寄存器的输出端口的值就变成输入端口的值。要想得到多个寄存器的值，只要把寄存器串连成一条扫描链，再通过时钟信号的驱动，这些寄存器就会随着时钟信号把存储的值依次向前移位，在扫描链最末端的寄存器的输出端口就可以接收到这些寄存器的值。如果不使用备份寄存器备份被测设计的N个寄存器的值，就需要改变被测设计本身的逻辑，在需要得到这些寄存器的值的时候，把这N个寄存器串连成一条扫描链，利用扫描链把这些寄存器中储存的代表电路状态的数据输出到外部。

参考图2，图2是本发明被测设计的简化逻辑框图，以寄存器为单位进行划分，与被测设计的原始逻辑相比较，增加了第一复用模块14(分别以14a、14b、14n表示)和第二复用模块15(分别以15a、15b、15n表示)，下面以寄存器11b为例说明扫描链如何形成。第一复用模块14b和第二复用模块15b分别有两个输入端口和一个输出端口。第二复用模块15b的输出端口与寄存器11b的输入端口连接，第二复用模块15b的第一输入端口与输入端组合逻辑12b的输出端连接，第二复用模块15b的第二输入端口与第一复用模块14b的输出端口连接。第一复用模块14b的第一输入端口与寄存器11b的输出端口连接，第一复用模块14b的第二输入端口与前一寄存器11a的输出端口连接。处于扫描链最末端的寄存器11n的输出端口与处于扫描链的第一个寄存器11a的第一复用模块14a的第二输入端口连接，如此构成一个扫描链循环。

第一复用模块14由shift enable信号控制，第二复用模块15由strobeenable信号控制。这两个控制信号的组合与被测设计的工作模式的关系如下表所示：

当strobe enable为0时，第二复用模块15选择第一输入端口的输入(即输入端组合逻辑12的输出)作为输出，第一复用模块14的输出不被选择，此时，被测设计回复原始的逻辑功能，工作在正常的模式下。

当strobe enable为1且shift enable为0时，第二复用模块15选择第二输入端口的输入(即第一复用模块14的输出)作为输出；第一复用模块14则选择第一输入端口的输入(即当前寄存器11的输出)作为输出。此时，当前寄存器的值保持不变，被测设计工作在保持模式下。何时需要被测设计工作在此模式下将在下文进行说明。

当strobe enable为1且shift enable为1时，第二复用模块15选择第二输入端口的输入(即第一复用模块14的输出)作为输出；第一复用模块14则选择第二输入端口的输入(即前一寄存器11的输出)作为输出。此时，随着系统时钟，各寄存器的值在扫描链中向前移位，在扫描链末端的输出端口根据该时钟采样得到这些寄存器的值，经过N个时钟后，得到所有寄存器的值，且所有寄存器的值恢复到移位以前的状态。

参考图3，图3是本发明数据采集系统的简化硬件框图，该数据采集系统包括采集电路状态(即初始状态)数据的部分与输入(即输入序列)数据的部分。图中被测设计(DUT)1的输入信号被引至编码器3，该输入信号经过编码器3的编码压缩后输出至第三复用模块4。拍照控制模块2控制被测设计1工作在何种模式下，同时控制所述的编码器3以及第三复用模块4的工作。因为未采用备份寄存器构建扫描链，所以拍照与测试不能同时进行，换言之，电路状态数据与输入数据的上传不会在时间上重叠，为节省硬件开销降低成本，本发明的实施例通过第三复用模块4使电路状态数据与输入数据通过同一数据通道上传外部设备。但也可以采用两条数据通道分开上传。

只有精确地控制扫描链10的移位次数才能得到正确的电路状态数据并且在拍照完成后使寄存器11恢复拍照前的状态。首先，要明确扫描链10由多少个寄存器11构成，这可通过一些逻辑分析软件对被测设计的RTL Code进行分析来完成(这是本领域公知的技术手段)。其次，是对扫描链10移位次数的精确控制，这是由拍照控制模块2内所设的计数器21来完成的。软件把表示寄存器数量的值赋给计数器21，拍照开始后，扫描链10开始移位，每进行一次移位，计数器21就把所赋的值减一，当计数器21的值成为0时说明拍照完成并且寄存器恢复拍照前的状态，这时拍照控制模块2通过strobe enable和shift enable两个信号控制停止拍照。

数据采集系统在上传数据时可能会发生溢出等错误，这时需要暂停扫描链的数据输出，否则自发生溢出至溢出消除期间，扫描链输出的数据将会丢失，导致最终得到的并非完整的电路状态数据。本发明的扫描链中的第一复用模块14及第二复用模块15的组合可以克服这个难题。当数据上传通道发生溢出错误或者发生其他导致暂时无法接收数据的情况时，系统将发送信号给拍照控制模块2，拍照控制模块2使strobe enable信号为1，使shift enable信号为0，此时，寄存器11的输出端口与输入端口连接，寄存器的值保持不变。系统恢复正常后再继续输出扫描链中寄存器的数据。

另外，电路状态数据包括了寄存器状态与存储器(如SRAM)的内容，前文主要描述如何获得寄存器的值，这也是本发明的重点所在，至于存储器的内容可通过读操作获得，此为业界一般技术人员所知，故在此不进行赘述。

以上主要对本发明的扫描链结构进行描述，后文将对本发明的仿真验证方案进行说明。参考图4，图4是本发明在测试项目上设置检测点的示意图。首先，根据实际情况在测试项目上设置多个测试点，如图中的A、B、C、D、E，这些测试点是进行拍照的标志(测试项目是在硬件仿真系统中运行)；当测试项目运行到这些测试点的时候，系统暂停对被测设计的输入，同时把strobeenable信号置1，把shift enable信号置0，这时电路状态保持不变；当系统准备好输出电路状态数据时，再把shift enable信号置1，这时扫描链10中寄存器11的值开始移位；电路状态数据输出完成后，恢复系统对被测设计的输入，同时把strobe enable置1，使被测设计恢复原来的逻辑功能，测试项目继续运行。整个测试项目结束后，输入序列以及A、B、C、D、E五个测试点的电路状态都已被记录。若硬件仿真在C和D之间发生了一个错误，就把C点的电路状态导入软件仿真系统，同时把C和D点之间的输入序列提供给软件仿真系统，如此，软件仿真系统就能够重现这段测试项目在硬件仿真系统上的运行状况，从而可利用软件仿真的电路状态全可见性对发生的错误进行详细地分析。显然，这种仿真验证方案不会错失对错误进行具体分析的时机，不管错误发生在何时，只要把发生错误前的一个测试点的电路状态及对应的输入序列导入软件仿真系统即可。

Claims (6)

1.一种电路状态扫描链，设于被仿真系统模拟的集成电路内，该集成电路包括：

多个寄存器以及与每个寄存器对应的输入端组合逻辑和输出端组合逻辑，每个寄存器的输出端口和与该寄存器相对应的输出端组合逻辑的输入端口连接，

其特征在于，

所述电路状态扫描链还包括与所述多个寄存器相对应的多个第一复用模块及多个第二复用模块，其中，每个寄存器与相应的一个第一复用模块和相应的一个第二复用模块相关，第一复用模块与第二复用模块都分别设有两个输入端口与一个输出端口，其中，

各第一复用模块的第一输入端口和与该第一复用模块相应的寄存器的输出端口连接，各第一复用模块的第二输入端口与前一寄存器的输出端口连接，

各第二复用模块的第一输入端口和与该第二复用模块相应的寄存器所对应的输入端组合逻辑的输出端口连接，各第二复用模块的第二输入端口和与该第二复用模块相应的第一复用模块的输出端口连接，各第二复用模块的输出端口和与该第二复用模块相应的寄存器的输入端口连接，

位于扫描链最后的寄存器的输出端口与扫描链上第一个寄存器所对应的第一复用模块的第二输入端口连接。

2.一种数据采集系统，包括：

电路状态扫描链，用于采集电路状态；

拍照控制模块，用于控制所述电路状态扫描链的工作状态，

其特征在于，

所述电路状态扫描链包括：

多个寄存器以及与每个寄存器对应的输入端组合逻辑和输出端组合逻辑，每个寄存器的输出端口和与该寄存器相对应的输出端组合逻辑的输入端口连接，

所述电路状态扫描链还包括与所述多个寄存器相对应的多个第一复用模块及多个第二复用模块，其中，每个寄存器与相应的一个第一复用模块和相应的一个第二复用模块相关，第一复用模块与第二复用模块都分别设有两个输入端口与一个输出端口，其中，

各第一复用模块的第一输入端口和与该第一复用模块相应的寄存器的输出端口连接，各第一复用模块的第二输入端口与前一寄存器的输出端口连接，

各第二复用模块的第一输入端口和与该第二复用模块相应的寄存器所对应的输入端组合逻辑的输出端口连接，各第二复用模块的第二输入端口和与该第二复用模块相应的第一复用模块的输出端口连接，各第二复用模块的输出端口和与该第二复用模块相应的寄存器的输入端口连接，

位于扫描链最后的寄存器的输出端口与扫描链上第一个寄存器所对应的第一复用模块的第二输入端口连接，

其中，所述拍照控制模块通过控制所述多个第一复用模块和所述多个第二复用模块，来控制所述电路状态扫描链的工作状态。

3.如权利要求2所述的数据采集系统，其特征在于，所述电路状态扫描链的工作状态包括正常工作模式、保持模式和拍照模式。

4.如权利要求2所述的数据采集系统，其特征在于，所述拍照控制模块内还设有计数器，用以控制所述电路状态扫描链的寄存器的值的移位次数。

5.一种利用权利要求1所述的电路状态扫描链的仿真验证方法，包括以下步骤：

在测试项目上设置多个检测点；

在硬件仿真系统上运行测试项目；

在运行测试项目的同时下载输入数据；

在检测点处对电路进行拍照，以利用所述电路状态扫描链采集电路状态；

把电路状态和输入数据提供给软件仿真系统，在软件仿真系统上重现被仿真系统模拟的集成电路在硬件仿真系统上的行为。

6.一种利用权利要求2所述的数据采集系统的仿真验证方法，包括以下步骤：

在测试项目上设置多个检测点；

在硬件仿真系统上运行测试项目；

在运行测试项目的同时下载输入数据；

在检测点处对电路进行拍照，以利用所述电路状态扫描链采集电路状态；

把电路状态和输入数据提供给软件仿真系统，在软件仿真系统上重现被仿真系统模拟的集成电路在硬件仿真系统上的行为。

Images