CN114360632A - 包含固态硬盘主控芯片的固态硬盘芯片检测方法及装置 - Google Patents

包含固态硬盘主控芯片的固态硬盘芯片检测方法及装置 Download PDF

Info

Publication number
CN114360632A
CN114360632A CN202210268648.1A CN202210268648A CN114360632A CN 114360632 A CN114360632 A CN 114360632A CN 202210268648 A CN202210268648 A CN 202210268648A CN 114360632 A CN114360632 A CN 114360632A
Authority
CN
China
Prior art keywords
chip
solid state
state disk
interface
jtag chain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210268648.1A
Other languages
English (en)
Inventor
谢元禄
习凯
季兰龙
呼红阳
霍长兴
张坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202210268648.1A priority Critical patent/CN114360632A/zh
Publication of CN114360632A publication Critical patent/CN114360632A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了包含固态硬盘主控芯片的固态硬盘芯片检测方法及装置，涉及固态硬盘技术领域。本发明使JTAG链中每个芯片的IDCODE寄存器连接在TDI接口和TDO接口之间，读取JTAG链中每个芯片专有的IDCODE值，若某个预备芯片型号对应的IDCODE值与读取的某个IDCODE值相同，则可认为JTAG链中包括此预备芯片型号，而读取到多少个IDCODE值则说明JTAG链中包含多少个芯片，这样便检测出了固态硬盘JTAG链中包含的芯片数量和芯片型号。

Description

包含固态硬盘主控芯片的固态硬盘芯片检测方法及装置
技术领域
本发明涉及固态硬盘技术领域，尤其涉及包含固态硬盘主控芯片的固态硬盘芯片检测方法及装置。
背景技术
JTAG（Joint Test Action Group）是一种广泛应用于电路测试和电路调试的芯片间通信协议。固态硬盘包括主控芯片和其它芯片等多个芯片，可采用JTAG电路作为调试链路。调试时，可将固态硬盘内带有JTAG接口的所有芯片串联成JTAG链，然后对JTAG链进行调试。由于JTAG链包括多个芯片，调试前需了解JTAG链中包含的芯片数量和芯片型号。
发明内容
本发明通过提供包含固态硬盘主控芯片的固态硬盘芯片检测方法及装置，解决了如何检测出固态硬盘JTAG链中包含的芯片数量和芯片型号的技术问题。
一方面，本发明实施例提供如下技术方案：
一种包含固态硬盘主控芯片的固态硬盘芯片检测方法，包括：
在固态硬盘中具有JTAG接口的芯片串接为JTAG链后，使所述JTAG链中每个芯片的IDCODE寄存器连接在TDI接口和TDO接口之间；
读取所述JTAG链中每个芯片的IDCODE值；
根据读取到的IDCODE值确定所述JTAG链中包含的所有芯片型号，确定所述JTAG链中包含的芯片数量为读取到的IDCODE值的总数。
优选的，所述使所述JTAG链中每个芯片的IDCODE寄存器连接在TDI接口和TDO接口之间，包括：
将所述JTAG链中每个芯片的TMS接口置为1；
向所述JTAG链中每个芯片的TCK接口发送至少5个时钟周期。
另一方面，本发明实施例还提供如下技术方案：
一种包含固态硬盘主控芯片的固态硬盘芯片检测装置，包括：
寄存器设置模块，用于在固态硬盘中具有JTAG接口的芯片串接为JTAG链后，使所述JTAG链中每个芯片的IDCODE寄存器连接在TDI接口和TDO接口之间；
IDCODE值读取模块，用于读取所述JTAG链中每个芯片的IDCODE值；
芯片识别模块，用于根据读取到的IDCODE值确定所述JTAG链中包含的所有芯片型号，确定所述JTAG链中包含的芯片数量为读取到的IDCODE值的总数。
优选的，所述寄存器设置模块包括：
TMS接口控制模块，用于将所述JTAG链中每个芯片的TMS接口置为1；
TCK接口控制模块，用于向所述JTAG链中每个芯片的TCK接口发送至少5个时钟周期。
优选的，所述JTAG链包括所述固态硬盘的主控芯片。
优选的，所述固态硬盘包括多个串接为所述JTAG链的芯片。
优选的，所述JTAG链中每个芯片的TMS接口均连接所述固态硬盘芯片检测装置的TMS接口，所述JTAG链中每个芯片的TCK接口均连接所述固态硬盘芯片检测装置的TCK接口，所述JTAG链中第一个芯片的TDI接口连接所述固态硬盘芯片检测装置的TDI接口，所述JTAG链中最后一个芯片的TDO接口连接所述固态硬盘芯片检测装置的TDO接口。
优选的，所述固态硬盘芯片检测装置为FPGA、CPLD、单片机、MCU或ARM。
另一方面，本发明实施例还提供如下技术方案：
一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现上述任一包含固态硬盘主控芯片的固态硬盘芯片检测方法。
另一方面，本发明实施例还提供如下技术方案：
一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一包含固态硬盘主控芯片的固态硬盘芯片检测方法。
本发明提供的一个或多个技术方案，至少具有如下技术效果或优点：
本发明使JTAG链中每个芯片的IDCODE寄存器连接在TDI接口和TDO接口之间，读取JTAG链中每个芯片专有的IDCODE值，若某个预备芯片型号对应的IDCODE值与读取的某个IDCODE值相同，则可认为JTAG链中包括此预备芯片型号，而读取到多少个IDCODE值则说明JTAG链中包含多少个芯片，这样便检测出了固态硬盘JTAG链中包含的芯片数量和芯片型号。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中包含固态硬盘主控芯片的固态硬盘芯片检测方法的流程图；
图2为本发明实施例中JTAG电路架构的示意图；
图3为本发明实施例中JTAG链的结构示意图；
图4为本发明实施例中TAP状态机的跳转流程图；
图5为本发明实施例中包含固态硬盘主控芯片的固态硬盘芯片检测装置的结构示意图。
具体实施方式
本发明实施例通过提供包含固态硬盘主控芯片的固态硬盘芯片检测方法及装置，解决了如何检测出固态硬盘JTAG链中包含的芯片数量和芯片型号的技术问题。
为了更好的理解本发明的技术方案，下面将结合说明书附图以及具体的实施方式对本发明的技术方案进行详细的说明。
首先说明，本文中出现的术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
如图1所示，本实施例的包含固态硬盘主控芯片的固态硬盘芯片检测方法，包括：
步骤S1，在固态硬盘中具有JTAG接口的芯片串接为JTAG链后，使JTAG链中每个芯片的IDCODE寄存器连接在TDI接口和TDO接口之间；
步骤S2，读取JTAG链中每个芯片的IDCODE值；
步骤S3，根据读取到的IDCODE值确定JTAG链中包含的所有芯片型号，确定JTAG链中包含的芯片数量为读取到的IDCODE值的总数。
本实施例中，具有JTAG接口的芯片内的JTAG电路架构如图2所示。JTAG电路内的TAP状态机可接收TMS的控制，实现在指令寄存器IR（Instruction Register）和数据寄存器DR（Data Register）中进行二选一的操作；指令寄存器IR用于在多个数据寄存器DR中选择1个进行输出；数据寄存器DR有多组，包括Bypass Register、IDCODE Register、Boundary-Scan Register。
步骤S1中，如图3所示，JTAG链中的前一个芯片的TDO接口连接下一个芯片的TDI接口。使JTAG链中每个芯片的IDCODE寄存器连接在TDI接口和TDO接口之间，其方式为：将JTAG链中每个芯片的TMS接口置为1；向JTAG链中每个芯片的TCK接口发送至少5个时钟周期。如图4所示，芯片的JTAG电路的TAP状态机进入复位状态最多需要5个时钟周期，为确保TAP状态机进入复位状态，需发送至少5个时钟周期。将芯片的TMS接口置为1、向芯片的TCK接口发送至少5个时钟周期后，芯片的TAP状态机进入复位状态，在复位状态中，指令寄存器IR被初始化为“IDCODE指令”，则指令译码器默认选中IDCODE寄存器，进而将芯片的IDCODE寄存器连接在TDI接口和TDO接口之间。
步骤S2中，向芯片的TCK接口发送至少5个时钟周期后，可逐次接收每个芯片的IDCODE值，IDCODE值为每个芯片专有。
步骤S3中，可预备JTAG链中所有可能存在的芯片型号对应的IDCODE值，若某个预备芯片型号对应的IDCODE值与读取的某个IDCODE值相同，则可认为JTAG链中包括此预备芯片型号。而读取到多少个IDCODE值，则说明JTAG链中包含多少个芯片。
由上文可知，本实施例使JTAG链中每个芯片的IDCODE寄存器连接在TDI接口和TDO接口之间，读取JTAG链中每个芯片专有的IDCODE值，若某个预备芯片型号对应的IDCODE值与读取的某个IDCODE值相同，则可认为JTAG链中包括此预备芯片型号，而读取到多少个IDCODE值则说明JTAG链中包含多少个芯片，这样便检测出了固态硬盘JTAG链中包含的芯片数量和芯片型号。
如图5所示，本实施例还提供一种包含固态硬盘主控芯片的固态硬盘芯片检测装置，包括：
寄存器设置模块，用于在固态硬盘中具有JTAG接口的芯片串接为JTAG链后，使JTAG链中每个芯片的IDCODE寄存器连接在TDI接口和TDO接口之间；
IDCODE值读取模块，用于读取JTAG链中每个芯片的IDCODE值；
芯片识别模块，用于根据读取到的IDCODE值确定JTAG链中包含的所有芯片型号，确定JTAG链中包含的芯片数量为读取到的IDCODE值的总数。
其中，寄存器设置模块包括：
TMS接口控制模块，用于将JTAG链中每个芯片的TMS接口置为1；
TCK接口控制模块，用于向JTAG链中每个芯片的TCK接口发送至少5个时钟周期。
本实施例的固态硬盘芯片检测装置使JTAG链中每个芯片的IDCODE寄存器连接在TDI接口和TDO接口之间，读取JTAG链中每个芯片专有的IDCODE值，若某个预备芯片型号对应的IDCODE值与读取的某个IDCODE值相同，则可认为JTAG链中包括此预备芯片型号，而读取到多少个IDCODE值则说明JTAG链中包含多少个芯片，这样便检测出了固态硬盘JTAG链中包含的芯片数量和芯片型号。
其中，JTAG链包括固态硬盘的主控芯片。固态硬盘包括多个串接为JTAG链的芯片，这样对固态硬盘的JTAG链进行检测时，无需再将芯片串接为JTAG链。
其中，如图3所示，JTAG链中每个芯片的TMS接口均连接固态硬盘芯片检测装置的TMS接口，JTAG链中每个芯片的TCK接口均连接固态硬盘芯片检测装置的TCK接口，JTAG链中第一个芯片的TDI接口连接固态硬盘芯片检测装置的TDI接口，JTAG链中最后一个芯片的TDO接口连接固态硬盘芯片检测装置的TDO接口。
本实施例中，固态硬盘芯片检测装置为FPGA、CPLD、单片机、MCU或ARM等带有控制功能的芯片。
基于与前文所述的包含固态硬盘主控芯片的固态硬盘芯片检测方法同样的发明构思，本实施例还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现前文所述的包含固态硬盘主控芯片的固态硬盘芯片检测方法的任一方法的步骤。
其中，总线架构（用总线来代表），总线可以包括任意数量的互联的总线和桥，总线将包括由处理器代表的一个或多个处理器和存储器代表的存储器的各种电路链接在一起。总线还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路链接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口在总线和接收器和发送器之间提供接口。接收器和发送器可以是同一个元件，即收发机，提供用于在传输介质上与各种其他装置通信的单元。处理器负责管理总线和通常的处理，而存储器可以被用于存储处理器在执行操作时所使用的数据。
由于本实施例所介绍的电子设备为实施本发明实施例中包含固态硬盘主控芯片的固态硬盘芯片检测方法所采用的电子设备，故而基于本发明实施例中所介绍的包含固态硬盘主控芯片的固态硬盘芯片检测方法，本领域所属技术人员能够了解本实施例的电子设备的具体实施方式以及其各种变化形式，所以在此对于该电子设备如何实现本发明实施例中的方法不再详细介绍。只要本领域所属技术人员实施本发明实施例中包含固态硬盘主控芯片的固态硬盘芯片检测方法所采用的电子设备，都属于本发明所欲保护的范围。
基于与上述包含固态硬盘主控芯片的固态硬盘芯片检测方法同样的发明构思，本发明还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一包含固态硬盘主控芯片的固态硬盘芯片检测方法。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种包含固态硬盘主控芯片的固态硬盘芯片检测方法，其特征在于，包括：
在固态硬盘中具有JTAG接口的芯片串接为JTAG链后，使所述JTAG链中每个芯片的IDCODE寄存器连接在TDI接口和TDO接口之间；
读取所述JTAG链中每个芯片的IDCODE值；
根据读取到的IDCODE值确定所述JTAG链中包含的所有芯片型号，确定所述JTAG链中包含的芯片数量为读取到的IDCODE值的总数。
2.如权利要求1所述的包含固态硬盘主控芯片的固态硬盘芯片检测方法，其特征在于，所述使所述JTAG链中每个芯片的IDCODE寄存器连接在TDI接口和TDO接口之间，包括：
将所述JTAG链中每个芯片的TMS接口置为1；
向所述JTAG链中每个芯片的TCK接口发送至少5个时钟周期。
3.一种包含固态硬盘主控芯片的固态硬盘芯片检测装置，其特征在于，包括：
寄存器设置模块，用于在固态硬盘中具有JTAG接口的芯片串接为JTAG链后，使所述JTAG链中每个芯片的IDCODE寄存器连接在TDI接口和TDO接口之间；
IDCODE值读取模块，用于读取所述JTAG链中每个芯片的IDCODE值；
芯片识别模块，用于根据读取到的IDCODE值确定所述JTAG链中包含的所有芯片型号，确定所述JTAG链中包含的芯片数量为读取到的IDCODE值的总数。
4.如权利要求3所述的包含固态硬盘主控芯片的固态硬盘芯片检测装置，其特征在于，所述寄存器设置模块包括：
TMS接口控制模块，用于将所述JTAG链中每个芯片的TMS接口置为1；
TCK接口控制模块，用于向所述JTAG链中每个芯片的TCK接口发送至少5个时钟周期。
5.如权利要求3所述的包含固态硬盘主控芯片的固态硬盘芯片检测装置，其特征在于，所述JTAG链包括所述固态硬盘的主控芯片。
6.如权利要求3所述的包含固态硬盘主控芯片的固态硬盘芯片检测装置，其特征在于，所述固态硬盘包括多个串接为所述JTAG链的芯片。
7.如权利要求3所述的包含固态硬盘主控芯片的固态硬盘芯片检测装置，其特征在于，所述JTAG链中每个芯片的TMS接口均连接所述固态硬盘芯片检测装置的TMS接口，所述JTAG链中每个芯片的TCK接口均连接所述固态硬盘芯片检测装置的TCK接口，所述JTAG链中第一个芯片的TDI接口连接所述固态硬盘芯片检测装置的TDI接口，所述JTAG链中最后一个芯片的TDO接口连接所述固态硬盘芯片检测装置的TDO接口。
8.如权利要求3所述的包含固态硬盘主控芯片的固态硬盘芯片检测装置，其特征在于，所述固态硬盘芯片检测装置为FPGA、CPLD、单片机、MCU或ARM。
9.一种电子设备，其特征在于，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现权利要求1-2中任一项权利要求所述的包含固态硬盘主控芯片的固态硬盘芯片检测方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现权利要求1-2中任一项权利要求所述的包含固态硬盘主控芯片的固态硬盘芯片检测方法。
CN202210268648.1A 2022-03-18 2022-03-18 包含固态硬盘主控芯片的固态硬盘芯片检测方法及装置 Pending CN114360632A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210268648.1A CN114360632A (zh) 2022-03-18 2022-03-18 包含固态硬盘主控芯片的固态硬盘芯片检测方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210268648.1A CN114360632A (zh) 2022-03-18 2022-03-18 包含固态硬盘主控芯片的固态硬盘芯片检测方法及装置

Publications (1)

Publication Number Publication Date
CN114360632A true CN114360632A (zh) 2022-04-15

Family

ID=81094301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210268648.1A Pending CN114360632A (zh) 2022-03-18 2022-03-18 包含固态硬盘主控芯片的固态硬盘芯片检测方法及装置

Country Status (1)

Country Link
CN (1) CN114360632A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114780474A (zh) * 2022-05-23 2022-07-22 中科亿海微电子科技（苏州）有限公司 一种检测菊花链包含芯片数量和型号的方法、系统及设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090006915A1 (en) * 2007-06-29 2009-01-01 Lucent Technologies, Inc. Apparatus and method for embedded boundary scan testing
CN101470170A (zh) * 2007-12-27 2009-07-01 华为技术有限公司 Jtag链路测试方法及其装置
CN104020409A (zh) * 2013-02-28 2014-09-03 中兴通讯股份有限公司 一种自适应配置芯片的方法及装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090006915A1 (en) * 2007-06-29 2009-01-01 Lucent Technologies, Inc. Apparatus and method for embedded boundary scan testing
CN101470170A (zh) * 2007-12-27 2009-07-01 华为技术有限公司 Jtag链路测试方法及其装置
CN104020409A (zh) * 2013-02-28 2014-09-03 中兴通讯股份有限公司 一种自适应配置芯片的方法及装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114780474A (zh) * 2022-05-23 2022-07-22 中科亿海微电子科技（苏州）有限公司 一种检测菊花链包含芯片数量和型号的方法、系统及设备
CN114780474B (zh) * 2022-05-23 2024-02-09 中科亿海微电子科技（苏州）有限公司 一种检测菊花链包含芯片数量和型号的方法、系统及设备

Similar Documents

Publication Publication Date Title
US8527812B2 (en) Information processing device
CN102103535B (zh) 多核处理器、多核处理器的调试系统和调试方法
EP0849668B1 (en) Diagnostics system and procedure in an integrated circuit device
EP0849669A1 (en) Diagnostic procedures in an integrated circuit device
CN108351907B (zh) 用于调试电路设计的方法和电路
US4493078A (en) Method and apparatus for testing a digital computer
JPS5984539A (ja) テスト機能を有する集積回路チツプ
US10078113B1 (en) Methods and circuits for debugging data bus communications
US7676698B2 (en) Apparatus and method for coupling a plurality of test access ports to external test and debug facility
JP4426655B2 (ja) トリガシーケンシングコントローラ
CN104569794A (zh) 一种基于边界扫描结构的fpga在线测试仪及测试方法
CN109885905B (zh) 一种提高数字电路功能验证效率的验证系统
CN103376340A (zh) 一种转接板、多平台串行测试系统及方法
JPH06160481A (ja) 用途特定形集積回路の動作の試験方法およびそれに関連する集積回路
CN114360632A (zh) 包含固态硬盘主控芯片的固态硬盘芯片检测方法及装置
CN111722968A (zh) 一种硬件调试方法、装置、系统及可读存储介质
US10042692B1 (en) Circuit arrangement with transaction timeout detection
US7464311B2 (en) Apparatus and method for device selective scans in data streaming test environment for a processing unit having multiple cores
CN101782626A (zh) 一种jtag端口控制器
CN110717311A (zh) 一种fpga内部访问系统、fpga验证方法
US9702933B1 (en) System and method for concurrent interconnection diagnostics field
US9581643B1 (en) Methods and circuits for testing partial circuit designs
CN114487793A (zh) 芯片功能性测试单元、测试方法、芯片和自动测试系统
CN114691520A (zh) 基于处理器调试架构的指令可编程缓冲区设计系统
RU2773696C1 (ru) Цифровой отладочный комплекс

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20220415