TWI471746B - 增強型多模式壓縮器的合成設備和方法 - Google Patents

增強型多模式壓縮器的合成設備和方法 Download PDF

Info

Publication number
TWI471746B
TWI471746B TW98129298A TW98129298A TWI471746B TW I471746 B TWI471746 B TW I471746B TW 98129298 A TW98129298 A TW 98129298A TW 98129298 A TW98129298 A TW 98129298A TW I471746 B TWI471746 B TW I471746B
Authority
TW
Taiwan
Prior art keywords
output
registers
output registers
scan
partitions
Prior art date
Application number
TW98129298A
Other languages
English (en)
Other versions
TW201022979A (en
Inventor
Emil Gizdarski
Original Assignee
Synopsys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synopsys Inc filed Critical Synopsys Inc
Publication of TW201022979A publication Critical patent/TW201022979A/zh
Application granted granted Critical
Publication of TWI471746B publication Critical patent/TWI471746B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/318547—Data generators or compressors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

增強型多模式壓縮器的合成設備和方法
本技術關於積體電路產業中的電子設計自動化。各種實施例關於積體電路的測試和診斷，並且更具體地，關於在測試資料量中使用的測試回應壓縮，和用於縮減積體電路的測試應用時間。
在半導體產業中，電子設計自動化EDA被用來虛擬地進行全部設備設計專案。在形成了產品構思後，使用EDA工具來定義特定實施方式。使用EDA工具定義的實施方式來建立遮罩資料，該遮罩資料用於在已完成的晶片的製造程序中用於光刻的遮罩製造，該程序稱為下線(tape out)。隨後建立了遮罩，並且與製造設備一同使用以製造積體電路晶片。測試是必要的步驟以檢測有缺陷的晶片。接下來，診斷係用來確認系統缺陷的根本原因，該系統缺陷用於遮罩校正，從而提高良率。最後，將晶片切割、封裝和組裝從而提供用於分銷的積體電路晶片。
使用EDA工具設計的示例程序開始於使用結構定義工具的整體系統設計，其描述了使用積體電路要實作的產品的功能。接下來，基於例如Verilog或者VHDL的描述語言，使用邏輯設計工具來建立高級描述，並且在叠代程序中使用功能驗證工具，來確保高級描述實作了設計目標。接下來，使用合成和測試設計工具將高級描述翻譯為網路連線表，針對目標技術而最佳化網路連線表，以及設計和實作測試，以允許對照網路連線表檢查已完成的晶片。
典型的設計流程可能接下來包括設計計劃階段，其中建構和分析用於晶片的整體平面圖，從而確保可以在高級別實作用於網路連線表的時間參數。接下來，可以嚴格地檢查網路連線表，以滿足時序限制以及使用VHDL或者Verilog在高級別定義的功能定義。在為了實作最終設計而判定網路連線表和將網路連線表映射到單元庫的叠代程序後，為佈置和選路使用物理實作工具。執行佈置的工具將電路元件放置在布局上，執行選路的工具為電路元件定義互連點。
隨後通常使用提取工具對經過佈置和選路之後定義的元件進行電晶體級的分析，並進行驗證，從而確保實作了電路功能並且滿足了時序限制。可以以叠代的方式在需要的時候再次存取佈置和選路程序。接下來，對設計進行物理驗證程序，例如設計規則檢查DRC，布局規則檢查LRC和布局對照原理LVS檢查，上述檢查分析可製造性、電氣性能、光刻參數和電路正確性。
借助從設計到驗證程序的叠代完成了可接受的設計後，如同前面所描述的那些，對設計的結果可以進行解析度提高技術，該技術提供了布局的幾何處理以便改進可製造性。最終，準備好遮罩資料並且對其進行下線以便在製造成品中使用。
借助EDA工具進行的該設計程序包括允許成品接受測試的電路。對積體電路的有效測試經常使用用於結構化可測試設計(DFT)技術。特別地，這些技術是基於讓全部或者一些狀態變數(類似電路中的觸發器和鎖存器的記憶體元件)為直接可控或可觀察的整體概念。最經常使用的DFT方法是基於掃描鏈。該程序假設在測試中，全部(或者幾乎全部)記憶體元件被連接到一或多個移位暫存器。結果是，設計出的邏輯電路具有兩個或多個操作模式：普通模式和測試模式或者掃描模式。在普通模式下，記憶體元件執行它們的一般功能。在掃描模式下，記憶體元件變成掃描單元，其連接形成多個移位暫存器，被稱為掃描鏈。這些掃描鏈用於將測試刺激源移送到受測電路(CUT)，並且移送出測試回應。應用在測試刺激源中由掃描組成的測試型式，應用一或多個功能時脈，並且隨後掃描出擷取的測試回應。隨後將測試回應與無錯測試回應進行對比從而決定CUT工作是否正常。
掃描設計方法已經被廣泛應用以便簡化測試和診斷。從自動測試型式產生(ATPG)的角度看，掃描電路可以被作為組合或部分組合的電路。目前，ATPG軟體工具可以基於不同的故障模型產生完整的測試型式組，該模型包括固定邏輯(stuck-at)、過渡、路徑延遲和橋接故障。通常，當ATPG工具標定了電路中的特定潛在故障時，只需要表示少量的掃描單元，並且僅需要觀察單個的掃描單元以便偵測該特定故障。剩餘的掃描單元通常填滿了亂數值，這樣，測試型式被完全精確地表示，並且可以偵測一些其他的未標定故障。
為了偵測每個測試型式的標定故障的一些組，儘管只需要觀察少量掃描單元，然而全部掃描鏈的整體可觀察性對於測試和診斷來說都是很有益處的屬性，以便實作對未建模缺陷的高度測試覆蓋性，以及診斷中缺陷佈置的高精度和準確性。
測試型式和掃描鏈的數量由下述因素所限制，例如可用晶片I/O，可用測試器通道和記憶體，以及晶片上選路擁塞。由於積體電路的複雜性和密度不斷增長，降低測試資料數量和測試應用時間已經變成了提高品質和降低測試成本的關鍵因素。通過在掃描鏈的輸入端使用解壓縮器電路和在掃描鏈的輸出端使用壓縮器電路，可以緩和這些測試限制。一些用於測試資料數量和測試應用時間縮減的DFT技術使用基於編碼理論的壓縮器設計，來壓縮來自掃描鏈的測試回應。例如，利用異或(XOR)或者同或(XNOR)閘建立線性壓縮器，從而減少積體電路的測試輸出的數量。然而，壓縮器也可以掩蔽來自積體電路的測試回應中的錯誤。例如，XOR(同位校驗)樹的基本特性是在其輸入端的奇數個錯誤的任意組合將傳遞到它們的輸出端，而偶數個錯誤的任意組合則不能被偵測到。
因此，壓縮器設計必須滿足下面的要求：(1)容易表示和實作，(2)低硬體成本，對積體電路的影響小，(3)對數壓縮率，以及(4)用於錯誤檢測和識別的簡單且可靠的機制。但是滿足所有這些要求很困難。尤其是，需要確保來自有故障和無故障電路的壓縮後的測試回應是不同的。該現象已知為錯誤掩蔽或者混淆。當多個錯誤存在於來自有故障的CUT中的掃描鏈時，就會出現錯誤掩蔽的一個示例。多個錯誤可以彼此掩蔽，導致壓縮的測試回應或者指示與用於無故障電路的指示相同。
未知數值也增加了錯誤檢測和識別中的複雜性。例如，在XOR樹的一或多個輸入端上的未知數值在它的輸出端產生未知數值，並且因此掩蔽了在其他輸入端上的錯誤的傳遞。該現象被稱作X-掩蔽效應(X-masking effect)。
因此，當在測試回應中存在未知數值及/或多個錯誤時，有效的壓縮器應當產生故障指示，並且為了診斷的目的允許對測試回應中的多個錯誤進行有效和可靠的識別。
全掃描是廣泛使用的用於測試的設計技術，該技術允許為積體電路的測試和診斷兩者產生高品質的測試型式。但是由於設計中的掃描觸發器的數量不斷增加以及缺陷行為的複雜性，掃描測試的成本變得需要被抑制。由於可用測試針脚和測試通道數量是有限的，輸入和輸出側可用的頻寬受限的事實也混合於前述問題中。並行地載入/卸除多個掃描鏈的晶片上壓縮器/解壓器電路已經解決了增加的測試資料數量和測試應用時間的問題。
大部分輸出壓縮架構類似線性反饋移位暫存器(LFSR)、多輸入移位暫存器(MISR)，循環路徑和壓縮器具有良好的錯誤掩蔽屬性。然而，這些架構的絕大部分對於壓縮具有未知數值(或者X)的測試回應方面存在困難。這些架構中的絕大部分也不允許壓縮模式下的有效診斷。
所提出的用於合成新類型壓縮器的方法和設備，此處被稱為增強型多模式壓縮器，它能夠在出現大量未知數值時，獲得壓縮率、可觀察性、控制資料數量和診斷屬性之間的靈活折衷。增強型多模式壓縮器的不同特徵是降低及/或完全避免壓縮測試回應中的X-掩蔽效應。此外，對構建壓縮器的要求是測試回應中的任何單個錯誤產生S個連續移位循環中的唯一錯誤指示，該唯一錯誤指示被計算為故障指示與無故障指示之間的差值。壓縮器的範圍決定了最大數量的測試回應資料，這樣任何單個錯誤將產生唯一的錯誤指示。因此，對於組合壓縮器S=1，對於序向壓縮器(sequential compactor)S>1。結果是，壓縮器範圍中的任何雙位元錯誤及/或任何奇數個錯誤將產生故障指示。構建序向壓縮器的挑戰在於，1)最大化壓縮器範圍；2)減少用於偶數(4個或者多個)個錯誤的錯誤掩蔽效應；3)減少或者完全避免為壓縮而選擇的掃描鏈中的未知數值，同時最大化可觀察性，並且最小化控制資料數量，以及4)允許壓縮模式下的有效診斷。
本技術的一個態樣是一種設備。所述設備包括積體電路，所述積體電路包括壓縮測試回應資料的電路系統，所述測試回應資料來自受測積體電路中的掃描鏈。所述電路系統包括連接到掃描鏈的第一邏輯閘集合；經由第一邏輯閘集合從所述掃描鏈接收所述測試回應資料的第一多個輸出暫存器，所述第一多個輸出暫存器包括序向元件和用於利用所述輸出暫存器中儲存的資料處理所述測試回應資料的第二邏輯閘集合。掃描鏈組連接到所述第一多個輸出暫存器的輸出暫存器，使得所述掃描鏈組的同一組連接到所述第一多個輸出暫存器的不同輸出暫存器的序向元件上。
在一個實施例中，所述電路系統還包括第二多個輸出暫存器，所述第二多個輸出暫存器經由第一邏輯閘集合接收來自所述掃描鏈的測試回應資料，所述第二多個輸出暫存器包括序向元件和第三組邏輯閘集合，所述第三邏輯閘集合利用所述輸出暫存器的儲存的資料處理測試回應資料，所述第二多個輸出暫存器與所述第一多個輸出暫存器不同。所述掃描鏈組被連接到所述第二多個輸出暫存器的輸出暫存器，使得所述掃描鏈組的不同組連接到所述第二多個輸出暫存器的不同輸出暫存器的序向元件上。
在一個實施例中，所述第一多個輸出暫存器的至少兩個輸出暫存器具有一定數量的序向元件，並且所述數量具有最大公約數1。
在一個實施例中，在連接到所述第一多個輸出暫存器的不同輸出暫存器的序向元件的掃描鏈組之間共享最多一個掃描鏈。
在一個實施例中，所述第一多個輸出暫存器中的至少一個輸出暫存器具有最多一個反饋回路。
在一個實施例中，所述第一多個輸出暫存器中的至少兩個暫存器彼此串聯。
在一個實施例中，所述第一多個輸出暫存器中的至少兩個暫存器彼此串聯，並且所述第一多個輸出暫存器的至少兩個暫存器至少具有共用反饋回路。
本技術的一個態樣是一種電腦實作的方法。所述方法包括：至少在組、多個分區之間分割多個掃描鏈，所述多個掃描鏈在受測積體電路中，所述多個掃描鏈處理測試回應資料使得：
(i)在多個分區的特定分區中，所述組不允許共用來自所述多個掃描鏈的公共共用掃描鏈，以及
(ii)在多個分區的不同分區的組之間共享至少一個公共共用掃描鏈，這樣多個分區中的第一分區的組與多個分區中的第二分區的至少一組共用至少一個公共共用掃描鏈，以及至少基於至少上述分割，在多個移位循環中，選擇性地壓縮來自所述多個掃描鏈的測試回應資料。
在一個實施例中，在所述多個分區中的不同分區的全部組之間共享至少一個公共共用掃描鏈，使得所述多個分區中的每個第一分區的組與所述多個分區中的每個第二分區的組共用至少一個公共共用掃描鏈。
在一個實施例中，在所述多個分區中的不同分區的組之間共享最多一個公共共用掃描鏈。
一個實施例還包括定義包括至少一個模式欄位、直接選擇欄位和間接選擇欄位的指令集合，其中指令組的指令中的模式欄位具有對於一或多個移位循環有效的模式，所述模式指定了指令中的其他其他欄位的含義，其中，由指令為壓縮選擇的掃描鏈被定義用於特定移位循環，作為由間接選擇欄位和直接選擇欄位為特定移位循環指定的掃描鏈的交集。
在一個實施例中，間接選擇欄位被應用於多個分區，並且間接選擇欄位指定了至少以下一項：(i)多個掃描鏈，(ii)多個掃描鏈中的非掃描鏈，(iii)與多個分區中的特定分區相關的掃描鏈組中的至少一組，(iv)每個都與多個分區中的至少兩個分區相關的至少兩組掃描鏈組的交集，以及(v)與多個分區相關的至少兩組掃描鏈組的一系列交集和聯合操作。
在一個實施例中，直接選擇欄位被應用於多個分區中的最多一個分區，並且指定與用於所述輪移位循環的所述最多一個分區相關的多個掃描鏈組的組合。
本發明的一個態樣是一種電腦實作的方法。所述方法包括：合成積體電路中的壓縮器電路，所述積體電路包括輸入部分和空間壓縮器，其包括：至少在組、分區之間分割多個掃描鏈，所述多個掃描鏈在受測積體電路中，所述多個掃描鏈處理測試回應資料，所述分區包括第一多個分區和第二多個分區，使得：
(i)在第一多個分區的分區中，所述組不允許共用來自多個掃描鏈的公共共用掃描鏈，
(ii)在第二多個分區的分區中，所述組不允許共用來自多個掃描鏈的公共共用掃描鏈，
(iii)在第一多個分區的不同分區的組之間共享來自多個掃描鏈的至少一個公共共用掃描鏈，使得第一多個分區中的第一分區的組與第一多個分區中的第二分區的至少一個組共用至少一個公共共用掃描鏈，以及
(iv)在第二多個分區的不同分區的組之間共享來自多個掃描鏈的至少一個公共共用掃描鏈，使得第二多個分區中的第一分區的組與第二多個分區中的第二分區的至少一組共用至少一個公共共用掃描鏈，以及基於第一多個分區合成輸入選擇器；基於第二多個分區合成空間壓縮器，其中(i)所述第二多個分區的分區對應於空間壓縮器的輸出組，使得所述第二多個分區的一些分區對應於空間壓縮器的一些輸出組，並且其中(ii)所述第二多個分區的分區指定了多個掃描鏈組中的特定組，以及(iii)在對應的輸出組中的相同輸出上可以觀察到所述指定的特定組，使得可以在對應的輸出組的同一輸出上觀察到第一指定的特定掃描鏈組。
在一個實施例中，在分區集合的組之間共享多個掃描鏈之中的至少一個公共共用掃描鏈，所述分區集合包括第一多個分區和第二多個分區，使得所述分區集合的每個第一分區組與所述分區集合的每個第二分區組共用至少一個公共共用掃描鏈。
在一個實施例中，在分區集合的組之間多個共用多個掃描鏈中的最多一個掃描鏈，包含第二多個分區的子集的分區集合排除來自第二多個分區的最多一個分區。
在一個實施例中，在分區集合的組之間共享多個掃描鏈中的最多一個掃描鏈，所述分區集合包含第一多個分區的分區集合和第二多個分區的子集中的最多一個分區，所述第二多個分區的子集排除來自第二多個分區的最多一個分區。
一個實施例還包括合成連接到空間壓縮器的輸出組上的多個輸出暫存器，其中多個輸出暫存器中的至少兩個輸出暫存器連接到空間壓縮器的輸出組中的同一組上。
一個實施例還包括合成多個連接到空間壓縮器的輸出組上的輸出暫存器，其中多個輸出暫存器中的至少兩個輸出暫存器連接到空間壓縮器的輸出組的不同組上。
一個實施例還包括，合成多個連接到空間壓縮器的輸出組上的輸出暫存器，其中多個輸出暫存器具有一定數量的序向元件，並且多個輸出暫存器中的至少兩個輸出暫存器的數量具有與1不同的最大公約數。
一個態樣是一種設備，所述設備包括積體電路，所述積體電路包括壓縮來自受測積體電路中的掃描鏈的測試回應資料的電路系統。所述電路系統包括連接到掃描鏈的第一邏輯閘集合；以及多個經由第一邏輯閘集合從掃描鏈接收測試回應的多個輸出暫存器，所述多個輸出暫存器包括序向元件和利用所述輸出暫存器中儲存的資料處理測試回應資料的第二邏輯閘集合。掃描鏈組連接到所述多個輸出暫存器的每一個輸出暫存器內的至少一個序向元件。掃描鏈的叢集連接到所述多個輸出暫存器的輸出暫存器，使得叢集是包括至少兩個掃描鏈的掃描鏈的子集，並且這樣對於包括來自多個輸出暫存器中的三個暫存器的輸出暫存器三元組而言，所述輸出暫存器三元組包括至少第一對輸出暫存器對和第二對輸出暫存器對，並且第一對和第二對具有至少一個不同的輸出暫存器對，並且在第一對輸出暫存器對之間共享第一公共共用掃描鏈叢集，在第二對輸出暫存器對之間共享第二公共共用掃描鏈叢集。
在一個實施例中，在多個輸出暫存器的暫存器之間共享至少一個掃描鏈的叢集，使得多個輸出暫存器中的第一暫存器的序向元件與所述多個輸出暫存器的第二暫存器的序向元件共用一個叢集。這些分區為互相正交的。結果是每對暫存器共用N個掃描鏈的N 2 個叢集，或者N 2 個掃描鏈的N個組。
在一個實施例中，在連接到所述第一多個輸出暫存器的不同暫存器的序向元件的掃描鏈之間共享最多一個掃描鏈。
在一個實施例中，所述多個輸出暫存器中的暫存器具有序向元件長度，所述多個輸出暫存器的至少兩個暫存器的長度具有與1不同的最大公約數。
在一個實施例中，所述多個輸出暫存器中的至少一個暫存器具有最多一個反饋回路。
在一個實施例中，所述多個輸出暫存器中的至少兩個暫存器彼此串聯。
在一個實施例中，所述多個輸出暫存器中的至少兩個暫存器彼此串聯，並且所述多個輸出暫存器中的至少兩個暫存器具有至少一個共用反饋回路。
一個態樣是一種方法。所述方法包括：自包含多個位元及多個輸出暫存器的積體電路壓縮測試回應資料；將所述多個輸出暫存器的輸出暫存器的序向元件映射到測試回應資料的位元的對應集合，使得測試回應資料的位元屬於所述多個輸出暫存器的輸出暫存器的序向元件的至少一個對應集合，其中滿足至少一個下述條件：
(i)掃描鏈組被連接到所述多個輸出暫存器的輸出暫存器上，使得所述組為包含至少兩個掃描鏈的掃描鏈子集，並且使得掃描鏈組的同一組被連接到所述多個輸出暫存器的不同輸出暫存器的序向元件；並且
(ii)掃描鏈的叢集連接到所述多個輸出暫存器的輸出暫存器上，使得所述叢集為包括至少兩個掃描鏈的掃描鏈的子集，並且使得對於包括來自多個輸出暫存器中的三個暫存器的輸出暫存器三元組而言，輸出暫存器三元組包括至少第一對輸出暫存器對和第二對輸出暫存器對，第一對和第二對具有至少一個不同的輸出暫存器對，並且在第一對的輸出暫存器對之間共享掃描鏈的第一公共共用叢集，在第二對的輸出暫存器對之間共享掃描鏈的第二公共共用叢集。
在一個實施例中，在一序向元件集合的位元的對應集合之間共享最多一個位元，所述序向元件集合包括來自所述多個輸出暫存器的輸出暫存器的至少一個序向元件。
在一個實施例中：
(i)所述多個輸出暫存器的序向元件中的錯誤狀態是位元的對應集合中的下述條件的指示：(1)至少一個未知位元，和(2)奇數個錯誤位元，以及
(ii)多個輸出暫存器的一個暫存器的序向元件中，錯誤狀態的最大數量是對測試回應資料中的位元錯誤的數量的估計。
在一個實施例中，測試回應資料中的兩個錯誤位元產生錯誤指示，並且所述方法還包括
(i)分析錯誤指示從而計算解釋錯誤指示的潛在錯誤位元集合的列表；
(ii)將潛在錯誤位元集合映射到積體電路中失敗的掃描單元的列表；以及
(iii)基於失敗的掃描單元的列表，獲得用於診斷的故障候選者的初始列表。
對於單個位元錯誤，錯誤指示是唯一的。兩個或多個雙位元錯誤將產生同樣的錯誤指示。由於一個或多於一個的集合可以解釋錯誤指示，因此集合可以是唯一或者潛在的。
一個實施例還包括：
(i)通過在積體電路中注入第一故障，為測試型式集合計算錯誤指示，
(ii)分析錯誤指示從而計算解釋錯誤指示的錯誤位元集合的列表，
(iii)量化測試回應資料中的錯誤位元的集合，所述錯誤位元解釋了第一故障的錯誤指示，以及
(iv)基於解釋了第一故障的錯誤指示的錯誤位元集合的數量，決定是否儲存錯誤指示和以及是否將指向第一故障的指標儲存到故障字典中。
測試型式包括已壓縮的測試刺激源和已壓縮的回應，上述兩者都被用於計算受測電路中的故障的錯誤指示。可以基於單獨錯誤指示基礎，判定是否儲存錯誤指示。其構思在於，用於跳過儲存可以被唯一解釋的信號。在一些特定情況下，我們可以選擇僅僅儲存具有5個或更多潛在集合的指示。在其他具有較少的潛在集合情況下，借助較少的可能集合，字典的容量大小將會增加，而診斷複雜性降低。在具有更多潛在集合的情況，字典的容量大小會降低，但是代價是增加了診斷的複雜性。
一個實施例還包括：
(i)通過在積體電路中注入第二故障，計算用於測試型式集合的錯誤指示，其中第一故障和第二故障在同一扇出自由區域；
(ii)分析錯誤指示從而計算解釋了錯誤指示的錯誤位元集合的列表；
(iii)量化解釋了第一故障和第二故障的錯誤指示的錯誤位元的集合，以及
(iv)基於解釋了第一故障和第二故障的錯誤指示的錯誤位元集合的數量，決定是否儲存錯誤指示和以及是否將指向同一扇出自由區域的指標儲存到故障字典中。
在一個實施例中，基於故障字典，為壓縮模式下的診斷獲取故障候選者的初始列表。
另一個態樣是一種電腦實作的方法，包括：通過至少在組、叢集和多個分區之間分割多個掃描鏈來合成積體電路的壓縮器電路，從而壓縮從受測積體電路的多個掃描鏈中卸載的測試回應資料，使得對於多個分區的每個分區而言，多個掃描鏈的掃描鏈屬於至少一個組；以及經由邏輯閘將掃描鏈組連接到多個輸出暫存器，使得滿足至少一個下述條件：
(i)掃描鏈組的組被連接到所述多個輸出暫存器的不同輸出暫存器的序向元件上，使得所述組為包括至少兩個掃描鏈的的子集；並且
(ii)掃描鏈的叢集被連接到所述多個輸出暫存器的輸出暫存器，使得所述叢集為包括至少兩個掃描鏈的掃描鏈的子集，並且使得對於包括來自多個輸出暫存器中的三個輸出暫存器的輸出暫存器三元組而言，輸出暫存器三元組至少包括第一對輸出暫存器對和第二對輸出暫存器對，第一對和第二對具有至少一個不同的輸出暫存器對，並且在第一對的輸出暫存器對之間共享掃描鏈的第一公共共用叢集，在第二對的輸出暫存器對之間共享掃描鏈的第二公共共用叢集。
在一個實施例中，所述多個輸出暫存器的輸出暫存器具有序向元件的長度，並且至少一對輸出暫存器的長度具有與1不同的最大公約數。
在一個實施例中，在組之間共享叢集中的至少一個叢集，使得所述多個分區的第一分區的第一組與所述多個分區的第二分區的第二組共享共用共用叢集。
一個實施例還包括：向壓縮器電路應用至少一個下述配置：
(i)多個輸出暫存器的至少一個輸出暫存器具有最多一個反饋回路，
(ii)多個輸出暫存器的至少兩個暫存器彼此串聯，並且
(iii)多個輸出暫存器的至少兩個暫存器是(a)彼此串聯，以及(b)具有至少一個反饋回路。
一個實施例還包括：為多個掃描鏈的每個掃描鏈分配至少包括(x，y)的唯一的2元組，以及使用至少下述公式從多個分區中獲取分區：{x，y，(x+y)mod N}，其中(i)每個公式定義了所述多個分區中的一個分區的多達N個組，使得對於至少包括(x，y)的每個掃描鏈，其中x、和y中的每一個是0到N-1範圍內的整數，所述每個公式的數值為所述多個分區的分區定義指定了用於每個掃描鏈的多組中的一組，並且(ii)在所述多個分區的組之間共享叢集的公共共用叢集，使得所述多個分區的第一分區的每個組與所述多個分區的第二分區的每個組共享共用叢集。這些分區是互相正交的，並且在每對分區之間共享N個鏈的N2 個叢集。
一個實施例還包括：在測試回應資料中注入多個錯誤位元，從而量化壓縮器電路的能力以便識別注入的多個錯誤，以及應用至少一個下述步驟從而改善壓縮器電路的能力以便識別注入的多個錯誤：
(i)增加所述多個分區的分區數量，
(ii)增加所述多個分區的至少一個分區的組的數量，
(iii)增加所述多個輸出暫存器中的至少一個輸出暫存器的序向元件的數量，以及
(iv)改變(a)和(b)之間的映射，其中(a)為多個分區的一個分區中的掃描鏈組，(b)為多個輸出暫存器的一個輸出暫存器中的序向元件。
此處公開的技術的各種態樣至少可以應用為設備、方法和電腦可讀取媒體。
圖1中提供了具有晶片上(on-chip)測試功能的積體電路的方塊圖。因此，測試器連接到帶有CUT、解壓器以及AMC的積體電路，其中AMC充當CUT的測試回應的輸出壓縮器。CUT具有帶有一或多個掃描單元的W掃描鏈，所述一或多個掃描單元通過輸入選擇器連接到空間壓縮器。AMC具有輸入選擇器、空間壓縮器和(優選地)一或多個輸出暫存器。輸入選擇器和空間壓縮器是組合方塊(包括AND，NAND，OR，NOR，XOR及/或NXOR)，並且通過一個控制模組連接到解壓器或/及測試器輸出。輸出暫存器是序向方塊(包括AND，NAND，OR，NOR，XOR，NXOR閘和觸發器)，並且通過控制區塊(在圖1中未示出)連接到解壓器或/及測試器輸出。
下面的示例是特定的非限制性示例，說明了增強型多模壓縮器(augmented multimode compactor)合成的各種特徵。在所呈現技術的一個實施例中可能只說明了在單獨一個示例中的特徵的子集。該技術的一個實施例可以包括來自多個示例的特徵。
例1
圖2圖示具有27個掃描鏈的CUT的組合AMC的功能說明。因此，掃描鏈可以被視為3維陣列{r×c×b}，並且將三元組(x，y，z)分配給在第x行，第y列，第z方塊的掃描鏈，其中x={0，1，2}，y={0，1，2}，並且z={0，1，2}。同一方塊和同一列的掃描鏈形成了叢集。輸入選擇器由兩個分區P0 和P1 構成，使得每個分區分別以每組掃描鏈在每個叢集中最多只具有一個掃描鏈的方式，指定了掃描鏈到3組掃描鏈{G00 ，G01 ，G02 }和{G10 ，G11 ，G12 }的映射。因此，分區以這樣對於兩個分區來說最多N個掃描鏈屬於同一組之方式，將多達N3 個掃描鏈映射到N個組中在此被稱為正交。分區將掃描鏈映射到N個組，使得每個組在每個叢集中最多具有一個掃描鏈，在此被稱為第一類型。接下來，定義了三個模式M0 ，M1 ，和M2 ，這樣可以選擇全部掃描鏈、一組掃描鏈或者兩組掃描鏈的交集用於壓縮。相應地，在模式M0 下，選擇了全部掃描鏈用於壓縮。在模式M1 下，選擇了與一個分區相關的一組掃描鏈用於壓縮。在模式M2 下，選擇了與不同的分區相關的兩組掃描鏈的交集用於壓縮。
AMC具有2個輸出映射A和B，其通過將空間壓縮器的輸出分區為三組輸出O0 ，O1 ，和O2 來構成。接下來，每個輸出映射指定了三輸出集合(a，b，c)，該集合被分配用於以第一輸出、第二輸出和第三輸出分別屬於輸出組O0 ，O1 ，和O2 之方式，對每個掃描鏈(x，y，z)進行觀察。如果在至少一組輸出(O0 ，O1 ，及/或O2 )中為壓縮選擇的掃描鏈的觀察而分配的輸出集合是不同的，則輸出映射是唯一的。相應地，輸出映射由分區集合O0 ，O1 ，...，OK-1 定義，這樣分區Oi 以下述方式將掃描鏈映射為N組，即第j組掃描鏈在對應輸出組的第j個輸出是可以觀察到的，其中i=0，1...，K-1並且j=0，1...，N-1。每個輸出映射與一個特定模式M0 ，M1 ，和M2 相關，並且最佳化了AMC的特定期望屬性。
輸出映射A是唯一的，並且關於模式M0 進行最佳化。因此，輸出映射A以三個輸出中的每一個屬於輸出O0 ，O1 ，或O2 的不同組之方式，定義了分配給每個掃描鏈的觀察的三個輸出的唯一集合。使用三個與輸出O0 ，O1 ，和O2 的組互相排斥的分區構建輸出映射A，該映射以下述方式將掃描鏈映射為N組，即對於所有分區，最多有一個掃描鏈屬於同一個分區。結果是，當在同一移位循環中出現任何未知數值時，在AMC的一或多個輸出中，可以觀察到為壓縮選擇的掃描鏈中的錯誤。因此，在該模式下，AMC可以容忍一個未知的數值。
輸出映射B是唯一的，並且關於模式M1 進行最佳化。在模式M1 下，可以為壓縮選擇與分區P0 相關的一組掃描鏈G00 ，G01 和G02 ，或者與分區P1 相關的一組掃描鏈G10 ，G11 和G12 。因此，輸出映射B以為一對叢集的觀察而分配的輸出集合最多分享一個共用輸出之方式，為每個叢集定義了屬於三個不同輸出組O0 ，O1 ，或O2 的三個輸出的唯一集合。使用3個相互正交的分區O0 ，O1 ，和O2 構建輸出映射B，上述三個分區以對於全部分區最多有N個掃描鏈屬於同一組之方式，將掃描鏈映射到N組。分區將掃描鏈映射到N組，這樣，在每叢集中屬於同一組的每個叢集中的掃描鏈在此被稱為第二類型。顯然，任何相互排斥的分區組包括來自兩個不同類型的至少三個分區。同樣，來自不同類型的一對分區也是正交的。結果是，在輸出(例如O0 ，O1 ，及/或O2 )的最多一個組中，每個未知數值可以掩蔽掃描鏈中的錯誤。因此，在這種模式下，當同一組掃描鏈和同一移位循環中存在任何K-1個未知數值時，可以在AMC的一或多個輸出上，觀察到為壓縮選定的掃描鏈中的錯誤。這樣，我們說，對於用於選擇P0 ，P1 ，...，PT-1 的每個分區而言，AMC可以容忍K-1個未知數值。此外，如果為了觀察在兩組掃描鏈的交集中的掃描鏈而分配的輸出集合在任何輸出組中不共用任何共用輸出，則最佳化輸出映射B。這樣，這些掃描鏈之間的X-掩蔽效應不可能出現，並且我們可以認為每個鏈是兩組掃描鏈的交集中的唯一的掃描鏈。結果是，在模式M1 中，對於用於選擇的全部分區和用於觀察該鏈的全部輸出而言，在同一移位循環中至少需要T0 +T1 +2個未知數值來掩蔽掃描鏈中的錯誤，其中T0 和T1 是對於分區P0 +P1 而言，AMC可以容忍的未知數值的數量。因此，在該模式下，AMC可以容忍KT-1個未知數值。
輸出映射B是唯一的，並且關於模式M2 進行最佳化。更具體地，輸出映射B定義了以在任何輸出的組中，兩組掃描鏈的交集中的掃描鏈不共用任何共用輸出之方式，觀察每個叢集的三個輸出的唯一集合。結果是，當全部其他掃描鏈在同一移位循環中具有未知數值時，在AMC的三個輸出上可以觀察到為了以模式M2 壓縮而選擇的掃描鏈中的錯誤。因此，我們說在該模式下，AMC可以容忍任意個未知數值。
例如，掃描鏈(0，0，0)以及分別用於分區P0 和P1 的其他8個掃描鏈屬於掃描鏈組G00 和G10 。接下來，三個不交叠的輸出集合(0，0，0)，(1，1，2)和(2，2，1)被分配用於分別觀察掃描鏈組G00 和G10 的交集中的掃描鏈(0，0，0)，(0，0，1)和(0，0，2)。因此，不會發生掃描鏈(0，0，0)，(0，0，1)和(0，0，2)之間的X-掩蔽效應。通過排除這3個掃描鏈，組G00 和G10 中剩餘的6個掃描鏈是非交叠的，並且在每一個掃描鏈的這些組中都可以容忍任意2個未知數值。接下來，可以通過選擇分區P0 或者P1 ，來進一步降低針對掃描鏈(0，0，0)的X-掩蔽效應。為了選擇用於壓縮的掃描鏈(0，0，0)而對分區(P0 或者P1 )做出的選擇可以基於組G00 和G10 組中的剩餘6個掃描鏈中的未知數值，並且需要選擇具有最多2個未知數值的掃描鏈組。由於，每個掃描鏈都可以滿足前面提到的條件，則M1 模式中可以容忍的未知數值的總數等於5。
當為用於每移位循環的壓縮選擇掃描鏈時，ATPG工具按下述順序應用上述準則：(1)產生用於故障集合的測試型式，並且基於對用於每一移位循環的壓縮可以最多選擇一組掃描鏈的假設，決定用於壓縮的掃描單元；(2)對測試型式進行模擬並且決定未知數值的分布；(3)對於每移位循環，選擇對於為壓縮而最初決定的鏈可以使可觀察性最大化並且使X-掩蔽效應最小化的模式。
圖3提供了用於N個質數的組合AMC(N，K，Q，T)的一般性說明，其中N是一個分區中掃描鏈組的數量，K是(待觀察分區)輸出組的數量，Q是用於觀察一個叢集中的掃描鏈的唯一輸出組的數量，T是用於選擇的分區的數量，K≦N，T≦N並且。典型的AMC(10，3，1，2)具有1000個可以在30個輸出觀察的掃描鏈，即壓縮比是33，這樣可以為模式M1 、M2 和M3 下的壓縮分別選擇1000、100和10個掃描鏈。相應地，CUT中的N3 個掃描鏈可以被視為3維陣列(r×c×b)，並且將三元組(x，y，z)分配給在第x行，第y列，第z方塊的掃描鏈，其中x={0，1，2，...，N-1}，y={0，1，2，...，N-1}並且z={0，1，2，...，N-1}。同一方塊和列中的掃描鏈構成了叢集C0 ，C1 ，...，。定義了T個來自第一類型的相互正交的T個分區P0 ，P1 ，...，PT-1 ，使得每個分區指定了從掃描鏈分別到N組掃描鏈{G00 ，G01 ，...，G0，N-1 }，{G10 ，G11 ，...，G1，N-1 }，...，{GT-1,0 ，GT-1,1 ，...，GT-1，N-1 }的映射。相應地，1)每組掃描鏈在每個叢集具有最多一個掃描鏈，並且2)第一分區中的每組掃描鏈與每個區塊中的第二分區中的每個掃描鏈組共用最多一個掃描鏈。結果是，來自每個區塊的最多一個掃描鏈屬於全部分區的同一組。接下來，定義了三種模式M0 ，M1 和M2 ，使得選用於擇全部掃描鏈、一組掃描鏈或者兩個掃描鏈的交集為壓縮。通過將輸出分區為K組輸出O0 ，O1 ，...，OK-1 而構建兩個輸出映射，並且為每個模式最佳化特定期望的屬性。借助K個相互正交的分區建構輸出映射A，使得分區O0 來自第一種類型，而K-1 個分區O1 ，...，OK-1 來自第二種類型。結果是，在模式M0 中，AMC(N，K，Q，T)可以容忍一個未知數值。輸出映射B與模式M1 和M2 相關，並且為每個叢集分配用於觀察的唯一的K輸出集合。如果分配用於觀察一對叢集的一組輸出共用最多一個共用輸出，則輸出映射B被最佳化。輸出映射B由來自第二類型的K個相互正交的分區O0 ，O1 ，...，OK-1 而構成。結果是，對於每個分區P0 ，P1 ，...，PT-1 ，AMC(N，K，Q，T)可以容忍K-1個未知數值。此外，如果分配用於觀察兩組掃描鏈的交集中的掃描鏈的輸出組不共用任何共用輸出時，輸出映射B被最佳化。結果是，在模式M1 中，AMC(N，K，Q，T)可以容忍KT-1個未知數值，並且在模式M2 中，AMC(N，K，Q，T)可以容忍任意個未知數值。
總而言之，在模式M0 下，可以選擇全部N3 個掃描鏈用於壓縮，並且AMC(N，K，Q，T)可以容忍一個未知數值。在模式M1 下，可以選擇與分區P0 ，P1 ，...，PT-1 相關的N2 個掃描鏈的組用於壓縮，並且AMC(N，K，Q，T)可以容忍KT-1個未知數值(每個分區是K-1個未知數值)。在模式M2 下，可以選擇兩組掃描鏈的交集中的N個掃描鏈用於壓縮，並且AMC(N，K，Q，T)可以容忍任何數量的未知數值。
例2
圖4說明了使用單個輸出映射構建組合AMC(N，K，Q，T)，其中N=3，K=3，Q=1並且T=2。由來自第一類型的T個相互正交的分區P0 ，P1 ，...，PT-1 構建輸入選擇器。由來自第二類型的K-1個相互正交的分區O0 ，O1 ，...，OK-1 和來自第一類型的一個分區O0 構建輸出映射。而且，用於選擇的分區P0 ，P1 ，...，PT-1 和用於觀察的O0 ，O1 ，...，OK-1 是相互正交的。這樣，在模式M1 下，每個分區P0 ，P1 ，...，PT-1 可以容忍K-1個未知數值。對於輸出組O0 ，兩組掃描鏈的交集中的任何一對掃描鏈僅共用最多一個共用輸出。結果是，在該模式下，AMC(N，K，Q，T)可以容忍T(K-1)個未知數值。最壞的情況是，當在兩組掃描鏈的交集中存在錯誤和至少一個未知數值的時候。在這種情況下，對於輸出組O0 ，由於兩組的交集中掃描鏈共用一共用輸出，則對於該組輸出，將會掩蔽掉該錯誤。通過排除輸出組O0 ，對於用於每個分區P0 ，P1 ，...，PT-1 的剩餘輸出組O0 ，O1 ，...，OK-1 ，壓縮器還可以容忍至少K-2個未知數值。結果是，考慮到全部分區P0 ，P1 ，...，PT-1 和剩餘的K-1個輸出組O0 ，O1 ，...，OK-1 ，需要至少T(K-1)+1個未知數值來掩蔽錯誤。因此，AMC(N，K，Q，T)可以容忍T(K-1)個未知數值。
總而言之，在模式M0 和M2 下，使用單個輸出映射的AMC(N，K，Q，T)可以分別容忍一個未知數值和任意數量的未知數值。結果是，使用單個輸出映射的AMC(N，K，Q，T)簡化了壓縮器體系結構，但是它比模式M1 下能容忍的未知數值少。
例3
圖5說明了用於組合AMC(N，K，Q，T)的合成程序，其中N=4，K=4，Q=1並且T=3。首先，構建水平、垂直和4階的2個正交的拉丁正方形。因此，N階的水平正方形和垂直正方形包括整數0，1，2...，N-1，這樣每個整數分別出現在陣列的精確一行和精確一列中。同樣，N階的拉丁正方形是大小為N的正方形陣列，包括整數0，1，2...，N-1，這樣每個整數在陣列的每個行和每個列中精確地出現一次。如果一個可以叠加於另一個上時，2個N階的拉丁正方形被稱為正交，並且在陣列的N2 個單元中每一個N2 對整數(考慮順序)精確地出現一次。
接下來，如同在圖5中示出的從左到右並且從頂到底，每個正方形被安排為一個單列，並且構建陣列{4×16}，該陣列被稱為第一陣列。第一陣列{4×16}的每一個列將一個分區定義為來自第二類型的N個組，該組分別與輸出組O0 ，O1 ，O2 和O3 相關。第一陣列{4×16}的行0，1，2和3對應於方塊B0 ，第一陣列{4×16}的行4，5，6和7對應於方塊B1 ，第一陣列{4×16}的行8，9，10和11對應於方塊B2 ，並且第一陣列{4×16}的行12，13，14和15對應於方塊B3 。同樣，第一陣列{4×16}的行0，1，2和3分別對應於方塊B0 的叢集C0 ，C1 ，C2 和C3 。接下來，對於i={1，2，...，N-1}，叢集C4i ，C4i+1 ，....C4i+3 被分配給第一陣列{4×16}的方塊B0 中的行，這樣取模N後具有同樣索引的叢集在對應的單元中包含不同的整數。圖5圖示在叢集和第一陣列{4×16}的行之間的分配關係。結果是，完全地指定了用於模式M1 和M2 的輸出映射。更具體地，由於4個分區相互正交，則第一陣列{4×16}定義了唯一的4輸出集合(至多一個來自每組輸出)，該組被分配用於對每個叢集進行觀察，這樣一對叢集在任何輸出組中僅共用至多1個共用輸出；並且取模N後的具有同樣索引的一對叢集(即兩組掃描鏈的交集中的叢集)，不共用任何共用輸出。此外，第一陣列{4×16}中的第二、第三和第四列分別將掃描鏈的三個相互正交的分區P2 ，P1 和P0 定義為對全部方塊有效的掃描鏈組，即來自第一類型。
最終，定義了用於模式M0 的輸出映射的第二陣列{4×64}是通過以第一陣列{4×16}中的第二、第三和第四列限定了對於輸出組O1 ，O2 和O3 ，觀察叢集中的全部掃描鏈而分配的3個共用輸出；並且第一陣列{4×16}中的第二列限定了對於輸出組O0 在該叢集中為觀察掃描鏈而分配的唯一輸出之方式，將第一陣列{4×16}中的每一行擴展為第二陣列{4×64}中的4行而構建的。換言之，使用四個相互正交的分區構建用於模式M0 的輸出映射，該分區包括來自與輸出組O0 相關的第一類型的一個分區，和來自與輸出組O1 ，O2 和O3 相關的第二類型的3個分區。結果是，分配用於觀察一個叢集中的掃描鏈的輸出集合，在輸出組O0 中是唯一的，在此處被稱為第一類型的輸出，並且在輸出O1 ，O2 和O3 的每個組中共用最多K-Q個共用輸出，在此處被稱為第二類型的輸出。分配用於觀察不同叢集中的掃描鏈的輸出組共用最多Q個來自第一類型的共用輸出和來自第二類型的最多一個共用輸出。換言之，分配用於觀察每個掃描鏈的輸出組包括Q個來自第一類型的輸出，和K-Q個來自第二類型的輸出。結果輸出映射D是唯一的，並且在模式M0 下，AMC可以容忍一個未知數值。當N是奇數時，使用下述公式構建輸出映射D：x，y，(y+z)mod N和(y+2z)mod N，其中N是用於每個分區的掃描鏈組的數量，並且每個公式決定對應的輸出組中的輸出，該輸出組被分配用於觀察掃描鏈(x，y，z)。可以分別使用下述公式構建輸入選擇器：(x+y)mod N，(x+2y)mod N，其中N是用於每個分區的掃描鏈組的數量，並且每個公式決定與該分區相關的掃描鏈組以便選擇掃描鏈(x，y，z)。
總而言之，上述程序中，如果存在至少H個N階的相互正交的拉丁正方形，就可以使用兩個輸出映射合成組合AMC(N，K，Q，T)的非正式證明，該組合AMC在模式M0 下可以容忍一個未知數值，在模式M1 下可以容忍KT-1個未知數值，在模式M2 下可以容忍任意數量的未知數值，其中K≦H+2≦N，T≦H+1並且Q=1。
上述程序是如果存在至少H個N階的相互正交的拉丁正方形，就可以使用單個輸出映射合成組合AMC(N，K，Q，T)的非正式證明，該組合AMC在模式M0 下可以容忍一個未知數值，在模式M1 下可以容忍T(K-1)個未知數值，在模式M2 下可以容忍任意數量的未知數值，其中K+T≦H+1，並且Q=1。
例4
圖6圖示用於組合AMC(N，K，Q，T)的合成程序，其中N=4，K=4，Q=2並且T=3。類似地，基於全部為N階的水平、垂直和2個正交的拉丁正方形構建第一陣列。定義了用於模式M0 的輸出映射的第二陣列{4×64}是通過以在輸出組O0 和O1 中分配用於觀察每個叢集中的掃描鏈的輸出集合是唯一的，並且與輸出組O2 和O3 共用最多K-Q個共用輸出之方式，將第一陣列{4×16}中的每一行(或列)擴展為4行而構建的。換言之，定義了兩個類型的輸出，這樣輸出組O0 和O1 與來自第一類型的2個正交分區相關，並且輸出組O2 和O3 與來自第二類型的2個正交分區相關。因此，一個方塊中的掃描鏈對於第一類型輸出而言共用最多一個輸出。而且，不同叢集中的掃描鏈對相對於第二類型的輸出僅共用最多一個輸出。結果輸出映射F是唯一的，在模式M0 下，AMC可以容忍2個未知數值。當N是奇數時，使用下述公式構建輸出映射F：x，(x+y)mod N，(y+z)mod N和(y+2z)mod N，其中N是用於每個分區的掃描鏈組的數量，並且每個公式決定對應的輸出組中的輸出，該輸出組被分配用於觀察掃描鏈(x，y，z)。
總而言之，上述程序中，如果存在N階的H個相互正交的拉丁正方形，就可以使用兩個輸出映射合成組合AMC(N，K，Q，T)的非正式證明，該組合AMC在模式M0 下可以容忍2個未知數值；在模式M1 下可以容忍KT-1個未知數值；在模式M2 下可以容忍任意數量的未知數值，其中K≦H+2≦N，T≦H+1並且1<Q≦。
上述程序也是如果存在N階的H個相互正交的拉丁正方形，就可以使用單個輸出映射合成組合AMC(N，K，Q，T)的非正式證明，該組合AMC在模式M0 下可以容忍2個未知數值，在模式M1 下可以容忍T(K-1)個未知數值，在模式M2 下可以容忍任意數量的未知數值，其中K≦H+2≦N，K+T≦H+1並且1<Q≦。
例5
圖7圖示構建用於模式M0 的輸出映射，當N=4且K=6時，其可以容忍在一個移位循環中出現兩個未知數值。類似地，基於均為4階的水平正方形和拉丁正方形L(x，y)=x+y構建第一陣列{4×16}。接下來，基於第一陣列{4×16}以為了觀察每個叢集中的掃描鏈而分配的輸出在輸出O0 和O1 的每一個組中是唯一的，被稱為第一類型，並且與輸出組O2 和O3 中的每一個相同，此處被稱為第二類型之方式，構建第二陣列{4×64}。接下來，在此被稱為第三類型的輸出組O4 和O5 是由組合來自第一類型的輸出組O1 ，與來自第二類型的輸出組O2 和O3 中的每一個而構建的。結果是，分區集合O0 ，O1 ，...，O5 相互正交。所得到的輸出映射H是唯一的，並且在模式M0 下，AMC可以容忍2個未知數值。對於，可以使用下述公式構建輸出映射H：x，(x+y)mod N，y，(y+z)mod N和(x+y+z)mod N，(x+2y+z)mod N，其中N是用於每個分區的掃描鏈組的數量，並且每個公式決定對應的輸出組中的輸出，該輸出組被分配用於觀察掃描鏈(x，y，z)。類似地，可以使用下述公式構建多達7個相互正交分區的完整組：{x，(x+y)mod N，z，(z+x)mod N，(x+y+z)mod N，(2x+y+z)mod N}，{y，(y+z)mod N，z，(z+x)mod N，(x+y+z)mod N，(x+y+2z)mod N}，以及{x，(x+y)mod N，y，(y+z}mod N，z，(z+x)mod N，(x+y+z)mod N}。
總而言之，上述程序是在時，對於任何，可以使用相互正交的分區合成用於模式M0 的輸出映射的非正式證明，該輸出映射每個循環可以容忍2個未知數值。
為了建立序向壓縮器，測試回應中的任何單個錯誤需要在至少L個連續移位循環中產生唯一的錯誤指示，其中L是序向壓縮器的延遲，其被定義為將錯誤儲存到序向壓縮器的序向元件中所需要的最大移位周期，該移位周期或者可以直接從積體電路的輸出中觀察到，或者具有兩個或更多到兩個或更多序向元件的反饋回路。因此，構建序向AMC的必須條件是由至少4個相互正交的分區定義輸出映射，這樣三個分區的至少三個子集也是相互排斥的。
例6
圖8圖示當N=3，K=4，Q=2，並且T=2時，有限AMC(N，K，Q，T)的合成。因此，有限AMC(N，K，Q，T)包括三個部分：使用來自第一類型的2個正交分區O0 和O1 和來自第二類型的2個正交分區O2 和O3 基於輸出映射H構建的空間壓縮器，使用來自第三類型的2個正交分區P0 和P1 構建的輸入選擇器，以及長度為N的4個輸出暫存器R0 ，R1 ，R2 和R3 ，上述暫存器連接到空間壓縮器的4個獨立的輸出組O0 ={o00 ，o01 ，o02 }，O1 ={o10 ，o11 ，o12 }，...，O3 ={o30 ，o31 ，o32 }。
基於公式x，(x+y)mod N，y和(y+z)mod N構建空間壓縮器，其中每個公式決定了對應的輸出組中的一個輸出，該輸出組被分配用於觀察掃描鏈(x，y，z)。結果是，有限AMC輸入端的任何單個錯誤將產生唯一的錯誤指示。使用公式(x+y+z)mod N，和(x+2y+z)mod N，構建輸入選擇器，其中每個公式決定了用於選擇掃描鏈的對應分區中的一組掃描鏈。用於選擇的分區P0 和P1 和用於觀察的O0 ，O1 ，...O3 是相互正交的。類似地，在模式M0 中，為壓縮選擇全部掃描鏈，並且AMC(N，K，Q，T)在一個移位循環中可以容忍2個未知數值。在模式M1 中，為壓縮選擇N2 個掃描鏈組，並且AMC(N，K，Q，T)在一個移位循環中可以容忍4個未知數值。在模式M2 中，為壓縮選擇兩組掃描鏈的交集中的N個掃描鏈，並且AMC(N，K，Q，T)在一個移位循環中可以容忍任意數量的未知數值。
由於有限AMC(N，K，Q，T)的不同的K組輸出連接到長度為N的K個輸出暫存器R0 ，R1 ，...，RK-1 ，則可以實作在N個連續移位循環中為壓縮選擇的掃描鏈之間的X-掩蔽效應。因此，每個錯誤具有唯一的提示，則可以在N個連續移位循環中，可以容忍任何未知數值。接下來，通過為選定的移位循環掩蔽全部掃描鏈，或者通過最小化傳入輸出暫存器的未知數值的數量來為壓縮選擇掃描鏈的方式，可以降低跨越多移位循環的X-掩蔽效應。如同所顯示的，串聯連接的輸出暫存器具有一或多個共用反饋回路。在存在兩個或更多共用反饋回路的情況下，需要通過可以為壓縮單獨選擇每個掃描鏈之方式，構建分區從而完全避免X-掩蔽效應。
例7
圖9圖示當N=4，K=4，Q=2，並且T=3時，無限AMC(N，K，Q，T)的合成。類似地，無限AMC(N，K，Q，T)包括：1)使用來自第一類型的2個正交分區O0 和O1 和來自第二類型的2個分別被下述公式限定的正交分區O2 和O3 構建的空間壓縮器，該公式為：x，(x+y)mod N，和(y+z)mod N；2)使用分別由下述公式限定的3個相互排斥的分區P0 ，P1 和P2 的組構建的輸入選擇器，該公式為：z，(x+z)mod N，和(x+y+z)mod N；以及3)K=4，長度為N的4個輸出暫存器R0 ，R1 ，R2 和R3 ，上述暫存器連接到空間壓縮器的4個獨立的輸出組O0 ={o00 ，o01 ，o02 }，O1 ={o10 ，o11 ，o12 }，...，O3 ={o30 ，o31 ，o32 }。用於觀察的全部分區O0 ，O1 ，...O3 和用於選擇的分區P0 ，P1 和P2 是相互正交的。因此，如果可以為壓縮獨立地選擇每個掃描鏈，則分區P0 ，P1 和P2 是充足的。該情況保證了即使當在同一移位循環中，全部其他掃描鏈包括未知數值時，也可以觀察每個掃描鏈。為了實作這個目標，分區P0 ，P1 和P2 必須是彼此排斥。輸出暫存器R0 ，R1 ，R2 和R3 在此被稱為並行暫存器，並且由下述公式定義：對於i={0，1，...，L-1}，其中o i 是對應的輸出組中的第i個輸出，是移位循環t中的並行輸出暫存器的第i位，L是並行輸出暫存器的長度，並且對於i={N，N+1，...，L-1}，o i =0。接下來，長度為L0 和L1 的並行輸出暫存器R4 和R5 的第二集合，分別連接到不同的輸出組O1 和O2 ，這樣N，L0 和L1 是互為質數，即在集合{N，L0 ，L1 }中每對的最大公約數等於1。
總而言之，無限AMC(N，K，Q，T)具有用於壓縮的三種模式M0 ，M1 和M2 。在模式M0 下，選擇多達N3 個掃描鏈用於壓縮。在模式M1 下，選擇與一組掃描鏈及分區P0 ，P1 ...PT-1 相關的多達N2 個掃描鏈用於壓縮。在模式M2 下，選擇兩組或多組掃描鏈的一系列交集和聯合操作所定義的N2 個掃描鏈用於壓縮。接下來，長度為N的K個並行輸出暫存器R0 ，R1 ，R2 和R3 的第一集合被連接到無限AMC(N，K，Q，T)的不同輸出組O0 ，O1 ，...Ok-1 。結果是，無限AMC的輸入端的任何單個錯誤都將為N個移位循環產生唯一的錯誤指示。此外，長度分別為L0 和L1 的並行輸出暫存器R4 和R5 的第二集合分別連接到無限AMC(N，K，Q，T)的不同的輸出組O0 ，O1 ，...，OK-1 ，這樣N，L0 和L1 互質。相應地，AMC的輸入端的任何單個錯誤將為S=60個移位循環產生唯一的錯誤指示，其中S=N L0 L1 。結果是，來自最多S個連續移位循環的測試回應中不可能出現雙錯誤掩蔽效應。因此，無限AMC(N，K，Q，T)的範圍等於SN3 。同樣，由於在壓縮器範圍內每個錯誤具有唯一的指示，則即使當在壓縮器範圍中在測試回應中存在錯誤和一個未知數值時，每個單個的錯誤將產生錯誤指示(最多S個連續移位循環)。
例8
圖10圖示用於合成無限AMC(N，K，Q，T)的第二種方式，其中N=4，K=4，並且Q=2。這種情況下，長度為N的輸出暫存器R4 和R5 的第二集合在此被稱為慢暫存器，慢暫存器與第一集合中的輸出暫存器R0 ，R1 ，R2 和R3 相比，對測試資料的移位分別慢N和N2 倍。慢輸出暫存器連接到輸出組，並且由下述公式定義：對於i={0，1，...，L-1}，當(t mod N)=0時，；當(t mod N)≠0時，其中o i 是對應的輸出組中的第i個輸出，是移位循環t中的慢輸出暫存器的第i位，L是慢輸出暫存器的長度，以及對於i={N，N+1，...，L-1}，o i =0。對於當前的無限AMC(N，K，Q，T)，輸入端的任何單個錯誤將產生用於S=N3 個連續移位循環的唯一錯誤指示。因此，無限AMC(N，K，Q，T)的範圍等於N6 ，並且它被計算為全部輸出暫存器的長度的乘積。
例9
圖11顯示了當N=4，K=4，並且Q=2時，用於合成無限AMC(N，K，Q，T)的第三種方式。在此例中，包括長度分別為L0 和L1 的輸出暫存器R4 和R5 所形成的第二集合在此稱為同位校驗輸出暫存器，這樣N，L0 和L1 互質。因此，每個同位校驗輸出暫存器連接到一組輸出，並且由下述公式定義：對於i={0，1，...，L-1}，，其中o i 是對應的輸出組中的第i個輸出，是移位循環t中的同位校驗輸出暫存器的第i位，L是同位校驗輸出暫存器的長度。結果是，無限AMC輸入端的任何單個錯誤將產生用於S=60個連續移位循環的唯一錯誤指示，計算為N L0 L1 。因此，無限AMC(N，K，Q，T)的範圍等於SN3 。
例10
圖12顯示了當N=4，K=4，並且Q=2時，用於以在10N個連續移位循環中，最小化四位元錯誤的錯誤掩蔽效應之方式，合成無限AMC(N，K，Q，T)的第四種方式。分別地，長度為N的並行輸出暫存器R0 的第一集合，長度為L1 的並行輸出暫存器R1 ，R2 和R3 的第二集合，以及長度為L2 的輸出暫存器R4 和R5 的第三集合，分別連接到N個輸出的不同組。在此被稱為快暫存器的輸出暫存器R5 ，其一次將測試資料移位V=2個位置，並且由下述公式定義：對於i={0，1，...，L-1}，，其中o i 是對應的輸出組中的第i個輸出，是移位循環t中的快輸出暫存器的第i位，L是快輸出暫存器的長度，並且對於i={N，N+1，...，L-1}的o i =0，V={2，3}，V和L是互為質數。結果是，壓縮器的範圍是N4 L1 L2 ，並且最大化了在10N個連續移位循環中產生唯一錯誤指示的雙位元錯誤的數量。
總而言之，長度為的當前類型的輸出暫存器(並行、同位校驗、慢和快)可以連接到同一組輸出，以便增加壓縮器的範圍，並且為偶數個錯誤降低錯誤掩蔽效應。
例11
圖13圖示當N=3並且T=3時，AMC(N，K，Q，T)的模式擴展集合。在模式M0 下，選擇了全部掃描鏈用於壓縮。在模式M1 下，選擇了一組或多組掃描鏈用於壓縮。在模式M2 下，利用多組掃描鏈的一系列交集和聯合操作來定義為壓縮而選擇的掃描鏈。接下來，圖14圖示用於控制區塊的命令的結構，該控制區塊提供了靈活的模式選擇。每個命令可以具有多達3個欄位：模式、間接選擇和直接選擇。在當前的示例中，欄位模式需要多達3位元，並且將被更頻繁使用的例如M0 的模式與其他模式相比需要較少的位元。間接選擇欄位指定了選擇的有限子集，一系列掃描鏈組的交集和聯合操作定義了上述選擇。間接選擇所需的位數取決於有效選擇的數量。模式M1 提供了對每組掃描鏈和兩組掃描鏈的限制集合的獨立選擇。由於可能有9個有效選擇G00 ，G01 ，...，G22 ，則假設多達7對掃描鏈組的選擇，欄位間接選擇將需要至少4位元。此外，可以對特定分區和模式應用直接選擇，參考例如圖13中示出的模式M22 。相應地，直接選擇允許選擇在特定分區中的掃描鏈組的任意集合用於壓縮。用於直接選擇的位數等於與該特定分區相關的掃描鏈組的數量。
接下來，對於一或多個連續移位循環，每個命令可以為有效。此外，每個欄位可以具有不同的範圍。例如，模式欄位可以對整體型式有效，間接選擇欄位對連續循環輪的集合有效，並且直接選擇欄位可以對一個移位循環有效。
總而言之，在測試回應中出現任何數量的未知資料時，當前的模式選擇框架的目標是最小化控制資料容量，並且最大化可觀察性。可以基於CUT的分析，為特定密度及/或未知數值的分布進行模式選擇框架的最佳化。或者，當不能預先決定密度及/或未知數值的分布時，模式選擇框架可以提供靈活機制來最佳化壓縮器電路系統的性能。
當前的示例是基於特定元件，例如：a)使用一或多個特定輸出映射構建空間壓縮器，其關於為壓縮選擇掃描鏈的特定機制來進行最佳化，基於相互正交的分區到掃描鏈組的映射來構建該機制；b)將不同長度及/或不同類型的多個輸出暫存器連接到空間壓縮器的不同輸出組。用於合成空間的當前方法和設備的上述元件、有限和無限AMC(N，K，Q，T)有益於增強可觀察性，並且降低X-掩蔽和錯誤-掩蔽效應，並且允許壓縮模式中的有效診斷。
圖15是設計為實作此處描述的AMC的電子設計自動化系統的資料處理系統100的簡化方塊圖。系統100包括一或多個中央處理單元110，該單元被安排用於執行儲存在程式記憶體101中的電腦程式、存取資料儲存裝置102、存取大型記憶體例如磁碟機106或者其他基於電、磁、全像的長期存取器或者其他大量記憶體，並且被設計用於控制通訊埠103、用戶輸入設備104和顯示器105。電子設計自動化系統包括單獨工作站和由積體電路設計者使用的電腦網路。
對於示例性系統，電子設計自動化使用資料處理資源，該資源包括被實作為儲存在記憶體101中的電腦程式的邏輯。可選地，可以使用本地或者分散式機器中的電腦程式實作該邏輯，以及使用專用硬體或者其他資料處理資源部分地實作該邏輯。在代表性的電子設計自動化系統中邏輯包括邏輯設計工具、邏輯驗證工具、合成工具、佈置工具、選路工具、物理驗證工具等。資源包括此處描述的AMC合成工具。
資料儲存裝置102通常用於儲存電路的機器可讀定義，例如高階語言描述、網路連線表、遮罩定義等。並且在此儲存有各種X-容忍度和走樣(aliasing)度的不同AMC設計。
AMC(N，K，Q，T)分析
圖16圖示例2中的組合AMC(N，3，1，2)相對於Peter Wohl，J.A. Waicukauski和S. Ramnath在Proc. IEEE Internation Test Conference，2007中發表的「Fully X-tolerant combinational scan compression」在可觀察性上的改善。因此，兩個壓縮器都使用用於模式M0 (稱為完全可觀察性模式(full-observability mode))的同一輸出映射。完全X-容忍壓縮器具有第二輸出映射來支援直接可觀察性模式。模擬結果證明當未知數值的密度在百分之0到15之間變化時，在具有類似的硬體成本和控制資料量的情況下，AMC(N，3，1，2)獲得了高出3倍的可觀察性。結果是，可以期待減少測試型式的數量以及更高的對未建模缺陷的測試覆蓋。此外，使用例2中的單個輸出映射簡化了壓縮器體系結構。
圖17圖示相對於基於steiner三階系統S(2，3，M)構建的空間壓縮器，基於例5中的多達7個相互正交的分區構建的空間壓縮器的相對硬體成本。在圖17中，從上到下在每個X座標的5個圖像點對應於從上到下的右側圖例。因此，在每個X座標，最上端的圖像點對應於N=5，最下端的圖像點對應於N=13等。例如，數值0.5意味著AMC空間壓縮器需要比另一個空間壓縮器少兩倍的2輸入XOR閘。AMC空間壓縮器的硬體成本可以由公式VN 2 (N -1)+KN (N -1)計算，其中對於N≦6，V=2，並且對於N=7，V=3。因此，另一空間壓縮器的硬體成本可以由下述公式計算3N 3 -O ，其中O是空間壓縮器輸出的數量。結果是，當K≦6時，AMC空間壓縮器的硬體成本比另一空間壓縮器的硬體成本低百分之之10到30。
圖18分別圖示例6中有限AMC(N，4，2，2)相對於Janusz Rajski和Jerzy Tyszer在Proc. IEEE VLSI Test Symposium 2005發表的「Synthesis of X-tolerant convolutional compactors」在空間壓縮器的壓縮率(輸入數量除以壓縮器的輸出數量)上的改進。因此，對於1000到2000個掃描鏈，有限AMC(N，4，2，2)需要40到51個輸出，而基於steiner三階系統S(2，3，M)構建的空間壓縮器需要78到111個輸出。
圖19圖示例7中的無限AMC(N，4，2，3)相對於Wojciech Rajski和Janusz Rajski在Proc. IEEE VLSI Test Symposium 2006發表的「Modular compactor of test responses」在範圍上的改進。更具體地，當K=4，並且整體長度(觸發器數量)從20變化為110時，在兩種情況下計算兩個壓縮器的範圍之間的比率：情況1)無限AMC的輸出暫存器數量被規定為7，並且情況2)輸出暫存器的數量被規定為9，並且參數S(掃描鏈的最大長度)被規定為100。因此，對於100K到10M(掃描單元)之間的範圍，無限AMC在輸出暫存器中需要40到72個觸發器，而模壓縮器在輸出暫存器中需要73到227個觸發器。
根據Wojciech Rajski和Janusz Rajski在Proc. IEEE VLSI Test Symposium 2006發表的「Modular compactor of test responses」，出現單個錯誤占失敗型式的77%，雙位元錯誤占12%，三位元錯誤占4%，而四位元錯誤占2%。10個及以下的錯誤可以解釋超過所有失敗型式的98%。使用基於字典的方式用於壓縮模式下的因果診斷來得到故障候選的初始列表。總而言之，在測試回應中製造了多於一個錯誤的故障候選需要被包含於字典中。因此，對於單個錯誤，可以通過從對應的失敗的掃描單元回溯CUT啟動來獲得故障候選的初始列表，其可以在壓縮器範圍中被唯一地識別。所建議的壓縮器框架允許從字典中排除雙位元錯誤，因為可以很容易地基於錯誤指示計算失敗的掃描單元的全部可能對的完整列表。基於上述假設，可以將字典的大小降低50%。
圖20圖示例7中對於N={3，4，...，13}的無限AMC(N，4，2，3)的實驗資料。這包括參數N、L1 、L2 和S(移位循環中的壓縮器範圍)的數值、掃描鏈的數量、輸出暫存器R0 ，R1 ，...R5 的整體長度、組合壓縮率和用於模式M0 ，M1 和M2 的10N個移位循環中的四位元錯誤掩蔽的可能性(假設選擇全部掃描鏈、一組掃描鏈和兩組掃描鏈的交集用於壓縮)。圖21圖示用於例10中的無限AMC(N，4，2，3)的同樣的實驗資料。相對於例7，用於例10的四位元錯誤掩蔽的可能性提高了2.2到4.7倍。
接下來，估計失敗的掃描單元的潛在對之數量，該數量可以解釋10N個移位循環內測試回應中的雙位元錯誤。圖22顯示例10中無限AMC(N，4，2，3)的實驗資料。在圖22中，在每個X座標從左到右的6個條對應於從上到下的6個圖例。因此，在每個座標，最左側的條對應於N=3，最右側的條對應於N=13，等等。
因此，可以解釋10N個移位循環中測試回應中的雙位元錯誤的潛在對的最大數量是10。當時，唯一失敗映射的可能性高於90%。用於例7的對應資料是19個潛在對及75%。該實驗證明了所提出的方式對於減少失敗的掃描單元的潛在對之數量的有效性，從而允許在壓縮模式化下的有效診斷。這是第一次為無限時間壓縮器論證這樣的屬性。
可以基於組和叢集共用，為了使AMC空間壓縮器和模壓縮器的硬體成本最小化，來估計自由度。
令L為CUT中的掃描鏈的長度。同樣令輸出暫存器A和B的輸出對的長度互為質數，並且(i，j)是一對掃描鏈，則下述情況就是有效的：
因此，包括在輸出暫存器對之間的掃描鏈對(i，j)的共用組將包含全部掃描鏈並且AB將是L的因數。結果是，確實存在用於模壓縮器的組共用。與此形成對比，通過將至少一個分區的相同的組連接到例7、例8和例10中的不同輸出暫存器的一些序向元件來利用組共用。
令三個輸出暫存器A，B和C的長度是互為質數，並且(i，j)是一對掃描鏈，則下述情況是有效的：
因此，當BC是L的因數時，存在包括在三個輸出暫存器的對(A，B)和(A，C)之間的掃描鏈對(i，j)的共用叢集。結果是，作為例外，在三個輸出暫存器的最多兩對之間存在用於模壓縮器的叢集共用。與此形成對比，下述分區x，y，(x+y)mod N使用三個輸出暫存器之間的叢集共用，用於構建例6，7和10中的AMC。這樣，由固定數值x和y，以及對於{0，1，2，...N-1}的變數z，來定義N個掃描鏈的N 2 個叢集<x，y>。由定義可知，存在於相互正交分區的任意對之間的叢集，以及用於構建AMC的空間壓縮器和輸出選擇器的全部分區都必須相互正交。在三個輸出暫存器之間進行叢集共用的其他情況是在例3、例4和例5中討論的{y，(y+z)mod N，(y+2z)mod N}，{(x+y)mod N，(x+z)mod N，(2x+y+z)mod N}以及{x，(x+y+z)mod N，(2x+y+z)mod N}。
儘管通過參考前面詳細描述的優選實施例和示例揭示本發明，應當理解這些示例意在說明而不是限制。可以預期，本領域的技藝人士可以很容易地想到變形和組合，而上述變形和組合將落在本發明的主旨和下述請求項所定義的範圍中。
100．．．系統
101．．．程式記憶體
102．．．資料儲存裝置
103．．．通訊埠
104．．．用戶輸入裝備
105．．．顯示器
106．．．磁碟機
110．．．中央處理單元
圖1是帶有增強型多模式壓縮器(AMC)的積體電路的方塊圖；
圖2是使用兩個輸出映射的AMC(3，3，1，2)的功能說明；
圖3是對於N個質數的AMC(N，K，Q，T)的映射公式表，其中K≦N，T≦N並且；
圖4是使用單個輸出映射的AMC(3，3，1，2)的功能說明；
圖5圖示用於AMC(4，4，1，2)的合成程序；
圖6圖示用於AMC(4，4，2，3)的合成程序；
圖7圖示用於AMC(4，6，3，0)的合成程序；
圖8是有限AMC(3，4，2，2)的方塊圖；
圖9是無限AMC(4，4，2，3)的方塊圖；
圖10是無限AMC(4，4，2，3)情況2的輸出暫存器的方塊圖；
圖11是無限AMC(4，4，2，3)情況3的輸出暫存器的方塊圖；
圖12是無限AMC(4，4，2，3)情況4的輸出暫存器的方塊圖；
圖13是延伸的模式集合的表格；
圖14圖示用於控制區塊的命令結構；
圖15是執行電子設計自動化的資料處理系統的簡化方塊圖；
圖16顯示出例2中的AMC(N，3，1，2)相對於等效完全X-容忍組合壓縮器在可觀察性態樣的改進的圖表；
圖17顯示出例5中使用了多達7個相互正交的分區構建的空間壓縮器相對於基於Steiner三階系統S(2，3，M)而構建的空間壓縮器的相對硬體成本的圖表；
圖18是例6中的AMC(N，4，2，T)空間壓縮器相對於基於Steiner三階系統S(2，3，M)而構建的空間壓縮器的壓縮率(輸入端數量除以空間壓縮器的輸出端數量)的圖表，其中O 是AMC輸出端數量，N0 N1 N2 和M是AMC及可選擇的空間壓縮器的輸入端數量，N0 =O/4，N1 =(O +1)/4，N2 =(O +2)/4；
圖19示出當K=4時，例7中的有限AMC(N，4，2，3)相對於模壓縮器，在範圍上的改進的圖表；
圖20示出當N={3，4...，13}時，例7中的無限AMC(N，4，2，3)模擬結果的圖表；
圖21是示出當N={3，4...，13}時，例10中的無限AMC(N，4，2，3)模擬結果的圖表；以及
圖22示出當N={3，4...，13}時，解釋了例10中的無限AMC(N，4，2，3)的雙位元錯誤的失敗掃描單元對的分布的圖表。

Claims (20)

  1. 一種資料處理設備，包括：一積體電路，該積體電路包括壓縮測試回應資料的電路系統，該測試回應資料來自受測之該積體電路中的掃描鏈，該電路系統包括：一第一邏輯閘集合，該集合連接到該等掃描鏈；複數個輸出暫存器，該等複數個輸出暫存器經由該第一邏輯閘集合，從該等掃描鏈接收該測試回應資料，該等複數個輸出暫存器包括序向元件和利用儲存在該等輸出暫存器中的資料來處理該測試回應資料的一第二邏輯閘集合，(i)其中一掃描鏈連接到該等複數個輸出暫存器的每個暫存器中的至少一個序向元件上，並且(ii)其中該等掃描鏈的叢集連接到該等複數個輸出暫存器的輸出暫存器上，使得該等叢集為包括至少兩個掃描鏈的該等掃描鏈的一子集，並且使得對於包括來自該等複數個輸出暫存器中的三個暫存器的輸出暫存器三元組而言，該輸出暫存器三元組包括至少一第一對輸出暫存器對和一第二對輸出暫存器對，該第一對和該第二對具有至少一個不同的輸出暫存器對，並且其中在該第一對的該輸出暫存器對之間共享掃描鏈的一第一共用叢集，在該第二對的該輸出暫存器對之間共享掃描鏈的一第二共用叢集。
  2. 根據請求項1的設備，其中在該等複數個輸出暫存器 的暫存器之間共享至少一個掃描鏈的該叢集，使得該等複數個輸出暫存器的一第一暫存器的一序向元件與該等複數個輸出暫存器的一第二暫存器的一序向元件共用一個叢集。
  3. 根據請求項1的設備，其中在連接到該第一複數個輸出暫存器的不同暫存器的該序向元件上的掃描鏈之間共享最多一個該掃描鏈。
  4. 根據請求項1的設備，其中該等複數個輸出暫存器的暫存器具有序向元件的長度，並且該等複數個輸出暫存器的至少兩個暫存器的長度具有不等於1的一最大公約數。
  5. 根據請求項1的設備，其中該等複數個輸出暫存器的至少一個暫存器具有最多一個反饋回路。
  6. 根據請求項1的設備，其中該等複數個輸出暫存器的至少兩個暫存器彼此串聯。
  7. 根據請求項1的設備，其中該等複數個輸出暫存器的至少兩個暫存器彼此串聯，並且該等複數個輸出暫存器的該至少兩個暫存器具有至少一個反饋回路。
  8. 一種方法，包括下列步驟：自包含複數個位元及複數個輸出暫存器的一積體電路壓 縮測試回應資料；將該等複數個輸出暫存器的該等輸出暫存器的序向元件映射到該測試回應資料的位元對應集合，使得該測試回應資料的一位元屬於該等複數個輸出暫存器的一輸出暫存器的序向元件的至少一個對應集合，其中滿足以下至少一個條件：(i)掃描鏈組被連接到該等複數個輸出暫存器的輸出暫存器上，使得該組為包含至少兩個掃描鏈的該等掃描鏈的一子集，並且使得該等掃描鏈組的一相同組被連接到該等複數個輸出暫存器的不同輸出暫存器的序向元件上；以及(ii)該等掃描鏈的叢集被連接到該等複數個輸出暫存器的輸出暫存器上，使得該叢集為包括至少兩個掃描鏈的該等掃描鏈的一子集，並且這樣對於包括來自該等複數個輸出暫存器中的三個輸出暫存器的輸出暫存器三元組而言，該輸出暫存器三元組包括至少一第一對輸出暫存器對和一第二對輸出暫存器對，該第一對和該第二對具有至少一個不同的輸出暫存器對，並且其中在該第一對的該等輸出暫存器對之間共享掃描鏈的一第一共用叢集，且在該第二對的該等輸出暫存器對之間共享掃描鏈的一第二共用叢集。
  9. 根據請求項8的方法，其中在序向元件的一集合的位元對應集合之間共享最多一個位元，序向元件之該集合包括來自該等複數個輸出暫存器的該輸出暫存器的至少一個序向元件。
  10. 根據請求項8的方法，其中(i)該等複數個輸出暫存器的一序向元件中的一錯誤狀態是該位元對應集合中的下述條件的一指示：(1)至少一個未知位元，和(2)奇數個錯誤位元，以及(ii)該等複數個輸出暫存器的一個暫存器的該等序向元件中，錯誤狀態的一最大數量是對該測試回應資料中的位元錯誤的一數量的一估計。
  11. 根據請求項8的方法，其中該測試回應資料中的兩個錯誤位元產生了一錯誤指示，該方法還包括下列步驟：(i)分析該錯誤指示從而計算解釋該錯誤指示的一錯誤位元集合的列表；(ii)將該錯誤位元集合映射到積體電路中一失敗的掃描單元的列表；以及(iii)基於該失敗的掃描單元的列表，獲得用於診斷的故障候選的一初始列表。
  12. 根據請求項8的方法，還包括下列步驟：(i)通過在該積體電路中注入一第一故障，為一測試型式集合計算錯誤指示，(ii)分析錯誤指示從而計算解釋該錯誤指示的錯誤位元集合的列表，以及(iii)基於解釋了該第一故障的該錯誤指示的該錯誤位元 集合的一數量，決定是否將該錯誤指示以及指向第一故障的一指標儲存到一故障字典中。
  13. 根據請求項12的方法，還包括下列步驟：(i)通過在該積體電路中注入一第二故障，來計算用於該測試型式集合的錯誤指示，其中該第一故障和該第二故障在同一扇出自由區域；(ii)分析錯誤指示從而計算解釋該錯誤指示的錯誤位元集合的列表；(iii)量化解釋了該第一故障和該第二故障的該錯誤指示的該錯誤位元集合，以及(iv)基於解釋了該第一故障和該第二故障的該錯誤指示的該錯誤位元集合的該數量，來決定是否將該錯誤指示以及指向同一扇出自由區域的一指標儲存到該故障字典中。
  14. 根據請求項12的方法，其中基於該故障字典，在壓縮模式下獲取用於診斷的故障候選的一初始列表。
  15. 一種電腦實作的方法，包括下列步驟：通過至少在組、叢集和複數個分區之間分割複數個掃描鏈來合成一積體電路的一壓縮器電路，以壓縮從受測之該積體電路的複數個掃描鏈中卸載的測試回應資料，使得對於該等複數個分區的每個分區而言，該等複數個掃描鏈的一掃描鏈屬於至少一個組；以及 經由邏輯閘將該等掃描鏈組連接到複數個輸出暫存器，使得滿足至少一個下述條件：(i)該等掃描鏈組的一組被連接到該等複數個輸出暫存器的不同輸出暫存器的序向元件上，使得該組為包括至少兩個掃描鏈的該等掃描鏈的一子集；並且(ii)該等掃描鏈的叢集被連接到該等複數個輸出暫存器的輸出暫存器上，使得該叢集為包括至少兩個掃描鏈的該等掃描鏈的一子集，並且這樣對於包括來自該等複數個輸出暫存器中的三個輸出暫存器的輸出暫存器三元組而言，該輸出暫存器三元組包括至少一第一對輸出暫存器對和一第二對輸出暫存器對，該第一對和該第二對具有至少一個不同的輸出暫存器對，並且其中在該第一對的輸出暫存器對之間共享掃描鏈的一第一共用叢集，在該第二對的輸出暫存器對之間共享掃描鏈的一第二共用叢集。
  16. 根據請求項15的方法，其中該等複數個輸出暫存器的輸出暫存器具有序向元件的長度，並且至少一對輸出暫存器的長度具有不等於1的最大公約數。
  17. 根據請求項15的方法，其中在該等組之間共享該等叢集中的至少一個叢集，以使該等複數個分區的一第一分區的一第一組與該等複數個分區的一第二分區的一第二組共享一個共用叢集。
  18. 根據請求項15的方法，還包括下列步驟：向該壓縮器電路應用至少一個下述配置：(i)該等複數個輸出暫存器的至少一個輸出暫存器具有最多一個反饋回路，(ii)該等複數個輸出暫存器的至少兩個暫存器彼此串聯，並且(iii)該等複數個輸出暫存器的至少兩個暫存器是：(a)彼此串聯以及(b)具有至少一個反饋回路。
  19. 根據請求項15的方法，還包括下列步驟：為該等複數個掃描鏈的每個掃描鏈分配至少包括(x，y)的一唯一2元組，以及使用至少下述公式：{x，y，(x+y)mod N}，從該等複數個分區中獲取分區，其中(i)每個公式指定定義了該等複數個分區中的一個分區的多達N個組，這樣使得對於至少包括(x，y)的每個掃描鏈，其中x、y都是0到N-1範圍內的整數，該每個公式的一數值為該等複數個分區的該分區定義指定了用於該每個掃描鏈的該等組中的一組，並且(ii)在該等複數個分區的該等組之間共享該等叢集的共用叢集，這樣使得該等複數個分區的一第一分區的每個組與該等複數個分區的一第二分區的每個組共用一或多個該共用叢集。
  20. 根據請求項15的方法，還包括下列步驟：在該測試回應資料中注入多個錯誤位元，從而對壓縮器電路識別注入的該多個錯誤的能力進行量化，且應用下列步 驟中之至少一者以改善壓縮器電路識別注入的該多個錯誤的能力：(i)增加該等複數個分區的分區數量，(ii)增加該等複數個分區中至少一個分區的組的數量，(iii)增加該等複數個輸出暫存器的至少一個輸出暫存器的序向元件的數量，以及(iv)改變(a)和(b)之間的映射，其中(a)為該等複數個分區的一個分區中的該等掃描鏈組，(b)為該等複數個輸出暫存器的一個輸出暫存器中的該等序向元件。
TW98129298A 2008-10-31 2009-08-31 增強型多模式壓縮器的合成設備和方法 TWI471746B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/263,198 US7882409B2 (en) 2007-09-21 2008-10-31 Method and apparatus for synthesis of augmented multimode compactors

Publications (2)

Publication Number Publication Date
TW201022979A TW201022979A (en) 2010-06-16
TWI471746B true TWI471746B (zh) 2015-02-01

Family

ID=42225968

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98129298A TWI471746B (zh) 2008-10-31 2009-08-31 增強型多模式壓縮器的合成設備和方法

Country Status (4)

Country Link
US (2) US7882409B2 (zh)
CN (2) CN101849192B (zh)
TW (1) TWI471746B (zh)
WO (1) WO2010062431A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7882409B2 (en) * 2007-09-21 2011-02-01 Synopsys, Inc. Method and apparatus for synthesis of augmented multimode compactors
US8065651B2 (en) * 2009-01-29 2011-11-22 Synopsys, Inc. Implementing hierarchical design-for-test logic for modular circuit design
US8893061B2 (en) * 2009-01-30 2014-11-18 Synopsys, Inc. Incremental concurrent processing for efficient computation of high-volume layout data
US8065638B2 (en) * 2009-01-30 2011-11-22 Synopsys, Inc. Incremental concurrent processing for efficient computation of high-volume layout data
US8458541B2 (en) * 2011-03-25 2013-06-04 Freescale Semiconductor, Inc. System and method for debugging scan chains
CN102305912B (zh) * 2011-07-29 2014-06-04 清华大学 数据可压缩的低功耗集成电路测试装置及其方法
US10345369B2 (en) 2012-10-02 2019-07-09 Synopsys, Inc. Augmented power-aware decompressor
US9057765B2 (en) 2013-04-12 2015-06-16 International Business Machines Corporation Scan compression ratio based on fault density
CN103901342B (zh) * 2014-03-18 2017-09-29 北京时代民芯科技有限公司 一种基于掩码文件的fpga精确故障注入系统
US10215803B1 (en) * 2014-10-15 2019-02-26 Santiago Remersaro Method and apparatus for concurrent inter-test response compaction and diagnosis
US9551747B2 (en) 2014-12-12 2017-01-24 International Business Machines Corporation Inserting bypass structures at tap points to reduce latch dependency during scan testing
US9557383B2 (en) 2014-12-12 2017-01-31 International Business Machines Corporation Partitioned scan chain diagnostics using multiple bypass structures and injection points
CN104749515B (zh) * 2015-03-31 2017-12-15 中国人民解放军国防科学技术大学 一种基于顺序等分分段式的低功耗扫描测试方法和装置
US10380303B2 (en) 2015-11-30 2019-08-13 Synopsys, Inc. Power-aware dynamic encoding
US10416226B2 (en) 2017-08-03 2019-09-17 Globalfoundries Inc. Test response compaction scheme
US10379159B1 (en) * 2018-07-31 2019-08-13 International Business Machines Corporation Minimization of over-masking in an on product multiple input signature register (OPMISR)
US10371749B1 (en) * 2018-08-31 2019-08-06 International Business Machines Corporation Removal of over-masking in an on product multiple input signature register (OPMISR) test
US10371750B1 (en) 2018-08-31 2019-08-06 International Business Machines Corporation Minimization of over-masking in an on product multiple input signature register (OPMISR)
US10908213B1 (en) 2018-09-28 2021-02-02 Synopsys, Inc. Reducing X-masking effect for linear time compactors
US11422186B1 (en) * 2019-06-20 2022-08-23 Synopsys, Inc. Per-shift X-tolerant logic built-in self-test
TWI730582B (zh) * 2020-01-07 2021-06-11 瑞昱半導體股份有限公司 具有多模式的資料移位運算裝置及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI221976B (en) * 2000-12-15 2004-10-11 Intel Corp Method, apparatus and system for synchronizing data for a test access port
US7370254B2 (en) * 2003-02-13 2008-05-06 Janusz Rajski Compressing test responses using a compactor
US7415678B2 (en) * 2005-11-15 2008-08-19 Synopsys, Inc. Method and apparatus for synthesis of multimode X-tolerant compressor

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3784907A (en) 1972-10-16 1974-01-08 Ibm Method of propagation delay testing a functional logic system
US4503537A (en) 1982-11-08 1985-03-05 International Business Machines Corporation Parallel path self-testing system
US4495629A (en) 1983-01-25 1985-01-22 Storage Technology Partners CMOS scannable latch
US5790562A (en) 1996-05-06 1998-08-04 General Motors Corporation Circuit with built-in test and method thereof
US6557129B1 (en) * 1999-11-23 2003-04-29 Janusz Rajski Method and apparatus for selectively compacting test responses
US6874109B1 (en) 1999-11-23 2005-03-29 Janusz Rajski Phase shifter with reduced linear dependency
US6327687B1 (en) * 1999-11-23 2001-12-04 Janusz Rajski Test pattern compression for an integrated circuit test environment
US6615380B1 (en) 1999-12-21 2003-09-02 Synopsys Inc. Dynamic scan chains and test pattern generation methodologies therefor
US6748564B1 (en) * 2000-10-24 2004-06-08 Nptest, Llc Scan stream sequencing for testing integrated circuits
US20020093356A1 (en) 2000-11-30 2002-07-18 Williams Thomas W. Intelligent test vector formatting to reduce test vector size and allow encryption thereof for integrated circuit testing
US6782501B2 (en) 2001-01-23 2004-08-24 Cadence Design Systems, Inc. System for reducing test data volume in the testing of logic products
US6738939B2 (en) 2001-05-21 2004-05-18 Intel Corporation Method and apparatus for fault tolerant and flexible test signature generator
US6877119B2 (en) * 2001-09-14 2005-04-05 Stmicroelectronics Limited Circuit scan output arrangement
JP2003121498A (ja) * 2001-10-09 2003-04-23 Sony Corp スキャンパス回路、集積回路及び集積回路の検査方法
US6701505B1 (en) 2001-11-30 2004-03-02 Sequence Design, Inc. Circuit optimization for minimum path timing violations
US6745359B2 (en) 2002-06-06 2004-06-01 Logicvision, Inc. Method of masking corrupt bits during signature analysis and circuit for use therewith
US7234092B2 (en) 2002-06-11 2007-06-19 On-Chip Technologies, Inc. Variable clocked scan test circuitry and method
US20040139377A1 (en) * 2003-01-13 2004-07-15 International Business Machines Corporation Method and apparatus for compact scan testing
US7058869B2 (en) * 2003-01-28 2006-06-06 Syntest Technologies, Inc. Method and apparatus for debug, diagnosis, and yield improvement of scan-based integrated circuits
US7509550B2 (en) * 2003-02-13 2009-03-24 Janusz Rajski Fault diagnosis of compressed test responses
US7032148B2 (en) * 2003-07-07 2006-04-18 Syntest Technologies, Inc. Mask network design for scan-based integrated circuits
US7512851B2 (en) * 2003-08-01 2009-03-31 Syntest Technologies, Inc. Method and apparatus for shifting at-speed scan patterns in a scan-based integrated circuit
US7155648B2 (en) * 2003-09-19 2006-12-26 Intel Corporation Linear feedback shift register reseeding
US7055077B2 (en) * 2003-12-23 2006-05-30 Kabushiki Kaisha Toshiba Systems and methods for circuit testing
US7729884B2 (en) * 2004-03-31 2010-06-01 Yu Huang Compactor independent direct diagnosis of test hardware
US7231570B2 (en) 2004-05-26 2007-06-12 Syntest Technologies, Inc. Method and apparatus for multi-level scan compression
US7395473B2 (en) * 2004-12-10 2008-07-01 Wu-Tung Cheng Removing the effects of unknown test values from compacted test responses
US7487420B2 (en) * 2005-02-15 2009-02-03 Cadence Design Systems Inc. System and method for performing logic failure diagnosis using multiple input signature register output streams
US8161338B2 (en) 2005-10-14 2012-04-17 Mentor Graphics Corporation Modular compaction of test responses
CN101405609B (zh) * 2006-02-17 2012-11-14 明导公司 多级测试响应压缩器
TW200824386A (en) * 2006-07-12 2008-06-01 Qualcomm Inc Method and apparatus for optimization of sigcomp UDVM performance
US7882409B2 (en) * 2007-09-21 2011-02-01 Synopsys, Inc. Method and apparatus for synthesis of augmented multimode compactors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI221976B (en) * 2000-12-15 2004-10-11 Intel Corp Method, apparatus and system for synchronizing data for a test access port
US7370254B2 (en) * 2003-02-13 2008-05-06 Janusz Rajski Compressing test responses using a compactor
US7415678B2 (en) * 2005-11-15 2008-08-19 Synopsys, Inc. Method and apparatus for synthesis of multimode X-tolerant compressor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
GIZDARSKI, E.,’Constructing Augmented Multimode Compactors’,In 26th IEEE VLSI Test Symposium, April 27 2008-May 1 2008 JANUSZ RAJSKI et al ., 'X-tolerant Compactor with on-chip registeration and signature-based diagnosis, IEEE Design & Test of Computers', Sep.-Oct. 2007 *

Also Published As

Publication number Publication date
CN201867811U (zh) 2011-06-15
TW201022979A (en) 2010-06-16
US8103926B2 (en) 2012-01-24
US20110093752A1 (en) 2011-04-21
WO2010062431A1 (en) 2010-06-03
CN101849192A (zh) 2010-09-29
US20090083597A1 (en) 2009-03-26
US7882409B2 (en) 2011-02-01
CN101849192B (zh) 2013-10-02

Similar Documents

Publication Publication Date Title
TWI471746B (zh) 增強型多模式壓縮器的合成設備和方法
US7370254B2 (en) Compressing test responses using a compactor
US7949921B2 (en) Method and apparatus for synthesis of augmented multimode compactors
US8707227B2 (en) Method and apparatus for synthesis of multimode x-tolerant compressor
US8914695B2 (en) synthesizing circular decompressors
Mitra et al. X-tolerant signature analysis
US9134378B2 (en) Linear decompressor with two-step dynamic encoding
Bayraktaroglu et al. Deterministic partitioning techniques for fault diagnosis in scan-based BIST
US11232246B2 (en) Layout-friendly test pattern decompressor
Jang et al. Reconfigurable scan architecture for high diagnostic resolution
US20140049281A1 (en) Diagnosis Framework to Shorten Yield Learning Cycles of Advanced Processes
Das Self-testing of cores-based embedded systems with built-in hardware
Cook et al. Diagnosis of multiple faults with highly compacted test responses
Priya et al. A Cellular Automata Based BIST for Detecting NPSFs in High Speed Memories
Hassan Testing of board interconnects using boundary scan architecture
Mrugalski et al. Convolutional compaction-driven diagnosis of scan failures
OPARE MINIMISATION OF TEST APPLICATION TIME IN THE SCAN
MILEWSKI HYPERCOMPRESSION OF TEST DATA
Michael X-TOLERANT SIGNATURE ANALYSIS
Serra et al. One-Dimensional Linear Hybrid Cellular Automata: Their Synthesis, Properties and Applications to Digital Circuits Testing