JP2009171509A - イコライザのテスト回路および集積回路の評価システム - Google Patents

イコライザのテスト回路および集積回路の評価システム Download PDF

Info

Publication number
JP2009171509A
JP2009171509A JP2008010345A JP2008010345A JP2009171509A JP 2009171509 A JP2009171509 A JP 2009171509A JP 2008010345 A JP2008010345 A JP 2008010345A JP 2008010345 A JP2008010345 A JP 2008010345A JP 2009171509 A JP2009171509 A JP 2009171509A
Authority
JP
Japan
Prior art keywords
pseudo
data
equalizer
intersymbol interference
random number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008010345A
Other languages
English (en)
Inventor
Shuichi Takada
秀一 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008010345A priority Critical patent/JP2009171509A/ja
Priority to US12/354,192 priority patent/US20090185609A1/en
Publication of JP2009171509A publication Critical patent/JP2009171509A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31706—Testing of digital circuits involving differential digital signals, e.g. testing differential signal circuits, using differential signals for testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318385—Random or pseudo-random test pattern
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

【課題】量産テストでの使用に適したイコライザのテスト回路および集積回路の評価システムを提供する。
【解決手段】テスト回路１は、擬似乱数データ生成部１１が、擬似乱数データを生成し、重み付け係数生成部１２が、符号間干渉の干渉強度設定用の重み付け係数を生成し、擬似符号間干渉データ生成部１３が、擬似乱数データのビット系列に応じて擬似乱数データに擬似的な符号間干渉を発生させ、重み付け係数により振幅を変化させた擬似符号間干渉データを生成し、ドライバ１４が、生成された擬似符号間干渉データを差動信号として出力する。比較部１５は、イコライザ１００の出力をサンプリング回路２００によりサンプリングしたデータを、符号間干渉発生前の元の擬似乱数データと比較し、カウント部１６が、比較部１５により検出された不一致の数をカウントする。
【選択図】図１

Description

本発明は、イコライザのテスト回路および集積回路の評価システムに関する。
ケーブル伝送路を用いた高速差動信号伝送では、ケーブルで発生する符号間干渉（ＩＳＩ）により高周波の信号ほど減衰が大きくなる。そこで、このケーブルを通過した差動信号を受信する、例えば、集積回路では、内蔵したイコライザにより、減衰した高周波成分を補正し、元の信号波形へ戻すことが行なわれている。
このようなイコライザを内蔵する集積回路の評価を行う場合、イコライザの性能評価を行う必要があり、そのための性能評価方法が提案されている（例えば、特許文献１参照。）。
従来、このようなイコライザの試験を行なう場合、例えば擬似乱数発生器などの高周波の信号発生器から出力される信号を、ケーブル特性を模したケーブルエミュレータ（もしくは実際のケーブル）を介してイコライザへ入力するようにしているため、高速で動作する高周波の信号発生器およびケーブルエミュレータが必要であった。
しかし、高速の信号発生器は非常に高価であり、また、ケーブルエミュレータは伝送線路の劣化を再現するのが非常に困難であるため、集積回路の量産テストでの使用には不向きである、という問題があった。
特開平８−１８１６３８号公報 （第２ページ、図１）
そこで、本発明の目的は、量産テストでの使用に適したイコライザのテスト回路および集積回路の評価システムを提供することにある。
本発明の一態様によれば、擬似乱数データを生成する擬似乱数データ生成手段と、符号間干渉の干渉強度設定用の重み付け係数を生成する重み付け係数生成手段と、前記擬似乱数データのビット系列に応じて前記擬似乱数データに擬似的な符号間干渉を発生させ、前記重み付け係数により振幅を変化させた擬似符号間干渉データを生成する擬似符号間干渉データ生成手段と、前記擬似符号間干渉データを差動信号として出力するドライバと、前記ドライバから出力された前記差動信号に対する前記イコライザの出力データを前記擬似乱数データ生成手段により生成された前記擬似乱数データと比較する比較手段と、前記比較手段により検出された不一致の数をカウントするカウント手段とを備えることを特徴とするイコライザのテスト回路が提供される。
また、本発明の別の一態様によれば、イコライザが内蔵される集積回路の外部に、擬似乱数データを生成する擬似乱数データ生成手段と、符号間干渉の干渉強度設定用の重み付け係数を生成する重み付け係数生成手段と、前記擬似乱数データのビット系列に応じて前記擬似乱数データに擬似的な符号間干渉を発生させ、前記重み付け係数により振幅を変化させた擬似符号間干渉データを生成する擬似符号間干渉データ生成手段とを設け、前記集積回路の内部に、前記ドライバから出力された前記差動信号に対する前記イコライザの出力データを前記擬似乱数データ生成手段により生成された前記擬似乱数データと比較する比較手段と、前記比較手段により検出された不一致の数をカウントするカウント手段とを備え、前記ドライバを前記イコライザに接続して前記イコライザの評価を行うことを特徴とする集積回路の評価システムが提供される。
本発明によれば、イコライザを内蔵する集積回路の量産テストを容易に行うことができる。
以下、本発明の実施例を図面を参照して説明する。
図１は、本発明の実施例１に係るイコライザのテスト回路の構成の例を示すブロック図である。
本実施例のテスト回路１は、入力端子ＩＮＰ、ＩＮＮから入力される差動信号の高周波成分の波形等価を行うイコライザ１００のテストを行う回路であり、擬似乱数データを生成する擬似乱数データ生成部１１と、符号間干渉の干渉強度設定用の重み付け係数を生成する重み付け係数生成部１２と、生成された擬似乱数データのビット系列に応じて擬似乱数データに擬似的な符号間干渉を発生させ、上述の重み付け係数により振幅を変化させた擬似符号間干渉データを生成する擬似符号間干渉データ生成部１３と、生成された擬似符号間干渉データを差動信号として出力するするドライバ１４と、イコライザ１００の出力をサンプリング回路２００によりサンプリングしたデータを擬似乱数データ生成部１１により生成された、元の擬似乱数データと比較する比較部１５と、比較部１５により検出された不一致の数をカウントするカウント部１６と、を備える。
ここで、このテスト回路１は、イコライザ１００およびサンプリング回路２００とともに1つの集積回路に内蔵されるものとする。ドライバ１４の出力ＴＰ、ＴNは、テスト信号により開閉が制御されるスイッチＳＷ１、ＳＷ２を有するテスト回路接続部４００により、テスト時のみイコライザ１００に接続されるものとする。
また、イコライザ１００へ入力される差動信号は、終端部３００の抵抗Ｒ１、Ｒ２により終端電位Ｖｔｅｒｍに接続されるものとする。
擬似符号間干渉データ生成部１３は、擬似乱数データ生成部１１により出力された現在のデータに対して、予め定めたｎビット前までのビット系列に応じた擬似的な符号間干渉を発生させる。
重み付け係数生成部１２は、このビット系列のビット数ｎに応じて、ｎ個の重み付け係数を生成する。
擬似符号間干渉データ生成部１３は、重み付け係数生成部１２で生成されたｎ個の重み付け係数により、符号間干渉による振幅の変化を調整する。
図２に、ビット系列のビット数ｎを１（ｎ＝１）としたときの擬似符号間干渉データ生成部１３の回路構成の例を示す。
図２に示す回路では、擬似乱数データの現在のビットのデータＡ１と、擬似乱数データを１ビット遅延回路Ｚ−１で遅延させた１ビット前のデータＢ１とデータＡ１とが一致しているかどうかを示す信号Ｑ１とを演算回路１３へ入力し、１ビットの重み付け係数αとの演算を行っている。
この演算により、擬似符号間干渉データ生成部１３から出力される擬似符号間干渉データの信号強度Ｐは、現在のビットデータＡ１と１ビット前のデータＢ１の値が同じときは本来の信号強度のままとなり、現在のビットデータＡ１と１ビット前のデータＢ１の値が異なるときは重み付け係数α分減少する。
すなわち、データ値１に対する本来の信号強度をＩ、データ値０に対する本来の信号強度を０とすると、Ａ１＝１のときＢ＝０ならばＰ＝Ｉ−αとなり、Ａ１＝０のときＢ＝１ならばＰ＝αとなる。
この信号強度Ｐは、次に接続されるドライバ１４の出力調整に使用される。これにより、ドライバ１４の出力振幅は、擬似乱数データの現在のビットと１ビット前の信号系列により変化する。現在のビットと１ビット前の信号の間の値の変化が頻繁、すなわち高周波であるほど、ドライバ１４の出力の振幅が減衰する頻度、すなわち符号間干渉の発生頻度も高くなる。
図３は、ドライバ１４の具体的な回路例であるが、ここでは、図２に示した演算部１３１と一体化して形成した回路の例を示す。
入力Ａ１の値により、トランジスタＴ１あるいはＴ２のいずれかが導通して電流源（Ｉ−α）に接続され、入力Ｑ１の値により、トランジスタＴ３あるいはＴ４のいずれかが導通して電流源αに接続される。
ドライバ１４の出力ＴＰには、トランジスタＴ２とＴ４を流れる電流を加算した電流が出力され、出力ＴＮには、トランジスタＴ１とＴ３を流れる電流を加算した電流が出力される。なお、ドライバ１４の出力ＴＰ、ＴＮは、テスト時にはテスト回路接続部４００により終端部３００に接続され、終端電位Ｖｔｅｒｍに接続される。
図４に、図３に示したドライバ１４の出力波形の例を示す。
擬似乱数データ生成部１１から出力される擬似乱数データＡ１の変化が頻繁であると、ドライバ１４の出力ＴＰ、ＴＮの振幅は減衰する。その減衰の程度は、重み付け係数αに依存する。重み付け係数αの値が大きいほど、出力ＴＰ、ＴＮの振幅の減衰も大きくなる。
そこで、ドライバ１４の出力の出力をイコライザ１００へ入力し、重み付け係数αをパラメータとしてカウント部１６から出力されるエラー数を観測すると、重み付け係数αが大きいほど、カウント部１６から出力されるエラー数は増加する。これは、重み付け係数αが大きいほどイコライザ１００へ入力される信号の高周波成分の減少が大きいためイコライザ１００による高周波成分の増幅が不足し、サンプリング回路２００によりサンプリングされたデータが元の擬似乱数データとは異なるデータとなることに由来する。
したがって、重み付け係数αをパラメータとして、カウント部１６から出力されるエラー数を観測することにより、イコライザ１００の等価性能を評価することができる。
図５に、重み付け係数αとカウント部１６から出力されるエラー数の関係にもとづいて、イコライザ１００の等価性能の評価を行ったときの例を示す。
図５（ａ）は、重み付け係数αの規定値α０に対して、エラー数の規定値をＥ０としたときに、カウント部１６でカウントされたエラー数の実測値ＥがＥ０以下（Ｅ≦Ｅ０）であったときの例を示す。この場合は、イコライザ１００の等価性能は良好と判定される。
一方、図５（ｂ）は、重み付け係数αの規定値α０に対して、カウント部１６でカウントされたエラー数の実測値Ｅが規定値Ｅ０より大（Ｅ＞Ｅ０）であったときの例を示す。この場合は、イコライザ１００の等価性能は不良と判定される。
このような本実施例によれば、符号間干渉を擬似的に発生させた擬似符号間干渉データを容易に生成することができ、その符号間干渉による高周波成分の減衰の程度を重み付け係数により任意に設定することができる。したがって、この重み付け係数をパラメータとして、イコライザの等価性能の評価を容易に行うことができる。これにより、イコライザ評価用の高速の信号発生器やケーブルエミュレータが不要となり、テストコストを削減することができる
また、テスト回路をイコライザを内蔵する集積回路に一緒に内蔵することにより、集積回路単体での自己診断が可能であり、イコライザを内蔵する集積回路の量産テストを容易に行うことができる。
実施例１では、符号間干渉に関係するビット系列のビット数ｎをｎ＝１としたときの擬似符号間干渉データ生成部１３の回路構成の例を示したが、本実施例では、ｎ＝２としたときの擬似符号間干渉データ生成部１３Ａの回路構成の例を示す。なお、この場合、重み付け係数生成部１２からは、２個の重み付け係数α、βが出力されるものとする。
図６は、この擬似符号間干渉データ生成部１３Ａの回路構成の例を示すブロック図である。
図６に示す回路では、擬似乱数データの現在のビットのデータＡ１と、擬似乱数データを１ビット遅延回路Ｚ−１で遅延させた１ビット前のデータＢ１と、データＢ１をさらに１ビット遅延回路Ｚ−１で遅延させた２ビット前のデータＣ１との間でのデータの一致度を示す信号Ｑ１およびＱ２を生成し、データＡ１と、信号Ｑ１およびＱ２を演算回路１３１Ａへ入力し、重み付け係数α、βとの演算を行っている。
信号Ｑ１は、データＡ１とデータＢ１との一致度を示し、信号Ｑ２は、データＢ１とデータＣ１との一致度に対するデータＡ１の一致度を示す。すなわち、信号Ｑ１は、現在のビットに対する１ビット前のデータの変化の傾向を示し、信号Ｑ２は、現在のビットに対する１ビット前および２ビット前のデータの変化の傾向を示す。
演算回路１３１Ａは、データＡ１を（Ｉ−α−β）で重み付けし、信号Ｑ１をαで重み付けし、信号Ｑ２をβで重み付けし、その結果を加算する。
この演算により、擬似符号間干渉データ生成部１３Ａから出力される擬似符号間干渉データの信号強度Ｐは、現在のビットのデータＡ１と１ビット前のデータＢ１と２ビット前のデータＣ１の値が同じときは本来の信号強度のままとなり、それぞれの値が異なるときは、その値の変化の度合いにより、重み付け係数α、βおよびα＋β分減少する。
ここで、β＜αと設定すれば、現在のビットのデータに及ぼす２ビット前のデータの影響度を、１ビット前のデータの影響度よりも少なくすることができる。
図７に、図６に示した演算部１３１Ａと一体化して形成した、本実施例のドライバ１４Ａの具体的な回路の例を示す。
入力Ａ１の値により、トランジスタＴ１あるいはＴ２のいずれかが導通して電流源（Ｉ−α−β）に接続され、入力Ｑ１の値により、トランジスタＴ３あるいはＴ４のいずれかが導通して電流源αに接続され、入力Ｑ２の値により、トランジスタＴ５あるいはＴ６のいずれかが導通して電流源βに接続される。
ドライバ１４の出力ＴＰには、トランジスタＴ２とＴ４とＴ６とを流れる電流を加算した電流が出力され、出力ＴＮには、トランジスタＴ１とＴ３とＴ５とを流れる電流を加算した電流が出力される。なお、ドライバ１４の出力ＴＰ、ＴＮは、テスト時にはテスト回路接続部４００により終端部３００に接続され、終端電位Ｖｔｅｒｍに接続される。
図８に、図７に示したドライバ１４Ａの出力波形の例を示す。
図４に示した実施例１のドライバ１４の出力波形と比べると、本実施例では、より複雑な波形を出力することができる。
このような本実施例によれば、現在のビットよりも２ビット前までのデータの変化を現在のビットのデータに影響させることにより、より複雑な擬似的符号間干渉データを発生させることができる。これにより、より精度の高い、イコライザの等価特性の評価を行うことができる。
本実施例では、実施例１で示したテスト回路１を、イコライザが内蔵される集積回路の内部と外部に分割して設け、イコライザの評価を行う集積回路の評価システムの例を示す。
図９に、本実施例の評価システムの構成の例を示す。
本実施例では、イコライザ１００が内蔵される集積回路１０００の内部に、比較部１５と、カウント部１６とを設け、集積回路１０００の外部に、擬似乱数データ生成部１１と、重み付け係数生成部１２と、擬似符号間干渉データ生成部１３と、ドライバ１４と、を設ける。
イコライザ１００のテストを行うときは、ドライバ１４の出力端子ＴＰ、ＴＮを、集積回路１０００の入力端子ＩＮＰ、ＩＮＮにそれぞれ接続し、擬似符号間干渉データ生成部１３で生成され、ドライバ１４で差動信号化された、擬似符号間干渉データをイコライザ１００へ入力する。
テスト回路１の動作自体は、実施例１と同じであるので、ここではその詳細な説明を省略する。
従来の、外付けの信号発生器およびケーブルエミュレータを用いてイコライザの評価を行う方法でも、イコライザが内蔵される集積回路の内部には、比較部と、カウント部とが設けられていた。
そこで、本実施例によれば、このような比較部とカウント部とを搭載した既設計の集積回路であっても、擬似符号間干渉データ生成部で生成される擬似符号間干渉データを用いたイコライザの評価が可能となり、イコライザを内蔵する集積回路の量産テストを容易に行うことができる。
また、擬似乱数データ生成部、重み付け係数生成部、擬似符号間干渉データ生成部およびドライバを搭載しないことにより、イコライザを内蔵する集積回路のチップサイズを小さくすることができる。
本発明の実施例１に係るイコライザのテスト回路の構成の例を示すブロック図。 実施例１の擬似符号間干渉データ生成部の構成の例を示すブロック図。 図２に示す演算部と一体化して形成したドライバの構成の例を示す回路図。 図３に示すドライバの出力波形の例を示す波形図。 重み付け係数とエラー数の関係を示す図。 本発明の実施例２に係る擬似符号間干渉データ生成部の構成の例を示すブロック図。 図６に示す演算部と一体化して形成したドライバの構成の例を示す回路図。 図７に示すドライバの出力波形の例を示す波形図。 本発明の実施例３に係る集積回路の評価システムの構成の例を示すブロック図。
符号の説明
１ テスト回路
１１ 擬似乱数データ生成部
１２ 重み付け係数生成部
１３、１３Ａ 擬似符号間干渉データ生成部
１４、１４Ａ ドライバ
１５ 比較部
１６ カウント部
１３１、１３１Ａ 演算部

Claims (5)

  1. 擬似乱数データを生成する擬似乱数データ生成手段と、
    符号間干渉の干渉強度設定用の重み付け係数を生成する重み付け係数生成手段と、
    前記擬似乱数データのビット系列に応じて前記擬似乱数データに擬似的な符号間干渉を発生させ、前記重み付け係数により振幅を変化させた擬似符号間干渉データを生成する擬似符号間干渉データ生成手段と、
    前記擬似符号間干渉データを差動信号として出力するドライバと、
    前記ドライバから出力された前記差動信号に対する前記イコライザの出力データを前記擬似乱数データ生成手段により生成された前記擬似乱数データと比較する比較手段と、
    前記比較手段により検出された不一致の数をカウントするカウント手段と
    を備えることを特徴とするイコライザのテスト回路。
  2. 前記重み付け係数生成手段が、ｎ個の重み付け係数を生成し、
    前記擬似符号間干渉データ生成手段が、
    前記擬似乱数データの現在のデータに対してｎビット前までのビット系列に応じた擬似的な符号間干渉を発生させ、前記ｎ個の重み付け係数により振幅を調整する
    ことを特徴とする請求項１に記載のイコライザのテスト回路。
  3. 前記重み付け係数生成手段により生成する前記重み付け係数の値を変化させ、その変化に対する前記カウント手段のカウント値の変化特性により前記イコライザの性能を評価することを特徴とする請求項１または２に記載のイコライザのテスト回路。
  4. イコライザが内蔵される集積回路の外部に、
    擬似乱数データを生成する擬似乱数データ生成手段と、
    符号間干渉の干渉強度設定用の重み付け係数を生成する重み付け係数生成手段と、
    前記擬似乱数データのビット系列に応じて前記擬似乱数データに擬似的な符号間干渉を発生させ、前記重み付け係数により振幅を変化させた擬似符号間干渉データを生成する擬似符号間干渉データ生成手段と
    を設け、
    前記集積回路の内部に、
    前記ドライバから出力された前記差動信号に対する前記イコライザの出力データを前記擬似乱数データ生成手段により生成された前記擬似乱数データと比較する比較手段と、
    前記比較手段により検出された不一致の数をカウントするカウント手段と
    を備え、
    前記ドライバを前記イコライザに接続して前記イコライザの評価を行う
    ことを特徴とする集積回路の評価システム。
  5. 前記重み付け係数生成手段により生成する前記重み付け係数の値を変化させ、その変化に対する前記カウント手段のカウント値の変化特性により前記イコライザの性能を評価することを特徴とする請求項４に記載の集積回路の評価システム。
JP2008010345A 2008-01-21 2008-01-21 イコライザのテスト回路および集積回路の評価システム Pending JP2009171509A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008010345A JP2009171509A (ja) 2008-01-21 2008-01-21 イコライザのテスト回路および集積回路の評価システム
US12/354,192 US20090185609A1 (en) 2008-01-21 2009-01-15 Equalizer test circuit and equalizer test signal generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008010345A JP2009171509A (ja) 2008-01-21 2008-01-21 イコライザのテスト回路および集積回路の評価システム

Publications (1)

Publication Number Publication Date
JP2009171509A true JP2009171509A (ja) 2009-07-30

Family

ID=40876485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008010345A Pending JP2009171509A (ja) 2008-01-21 2008-01-21 イコライザのテスト回路および集積回路の評価システム

Country Status (2)

Country Link
US (1) US20090185609A1 (ja)
JP (1) JP2009171509A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090292962A1 (en) * 2008-05-23 2009-11-26 Arm Limited Integrated circuit with inter-symbol interference self-testing
US8259888B2 (en) * 2008-05-23 2012-09-04 Integrated Device Technology, Inc. Method of processing signal data with corrected clock phase offset
US8179952B2 (en) * 2008-05-23 2012-05-15 Integrated Device Technology Inc. Programmable duty cycle distortion generation circuit
US8194721B2 (en) * 2008-05-23 2012-06-05 Integrated Device Technology, Inc Signal amplitude distortion within an integrated circuit
EP2428805A1 (en) * 2010-09-13 2012-03-14 Vetco Gray Controls Limited Simulating an umbilical
EP2924937B1 (en) * 2014-03-26 2016-11-23 IMEC vzw Improvements in test circuits
CN104122497B (zh) * 2014-08-11 2016-09-21 中国科学院自动化研究所 集成电路内建自测试所需测试向量的生成电路及方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330528A (ja) * 1989-06-28 1991-02-08 Hitachi Ltd 等化器及びその性能評価方法
JPH05240919A (ja) * 1992-02-28 1993-09-21 Advantest Corp タイミング制御装置
JPH0887839A (ja) * 1994-09-20 1996-04-02 Hitachi Ltd 磁気記録再生装置
JPH10319096A (ja) * 1997-05-21 1998-12-04 Advantest Corp 半導体試験装置
JP2006060808A (ja) * 2004-08-16 2006-03-02 Samsung Electronics Co Ltd 適応型プリエンファシスデータ伝送をループバックするための方法、及び送信機
JP2006148672A (ja) * 2004-11-22 2006-06-08 Toshiba Corp レシーバ評価回路およびそれを用いた半導体装置
JP2006222809A (ja) * 2005-02-10 2006-08-24 Fujitsu Ltd 適応等化回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022600A (ja) * 1998-07-07 2000-01-21 Fujitsu Ltd 時間領域等化器のトレーニング方法及びディジタルデータ伝送装置
US7124221B1 (en) * 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
DE10136698A1 (de) * 2001-07-27 2003-02-13 Infineon Technologies Ag Vorrichtung zum Entzerren eines Empfangssignals
WO2003073829A2 (en) * 2002-03-01 2003-09-12 Telepulse Technologies Corporation Dynamic time metered delivery
US7627029B2 (en) * 2003-05-20 2009-12-01 Rambus Inc. Margin test methods and circuits
US7308048B2 (en) * 2004-03-09 2007-12-11 Rambus Inc. System and method for selecting optimal data transition types for clock and data recovery
US7295618B2 (en) * 2004-06-16 2007-11-13 International Business Machines Corporation Automatic adaptive equalization method and system for high-speed serial transmission link

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330528A (ja) * 1989-06-28 1991-02-08 Hitachi Ltd 等化器及びその性能評価方法
JPH05240919A (ja) * 1992-02-28 1993-09-21 Advantest Corp タイミング制御装置
JPH0887839A (ja) * 1994-09-20 1996-04-02 Hitachi Ltd 磁気記録再生装置
JPH10319096A (ja) * 1997-05-21 1998-12-04 Advantest Corp 半導体試験装置
JP2006060808A (ja) * 2004-08-16 2006-03-02 Samsung Electronics Co Ltd 適応型プリエンファシスデータ伝送をループバックするための方法、及び送信機
JP2006148672A (ja) * 2004-11-22 2006-06-08 Toshiba Corp レシーバ評価回路およびそれを用いた半導体装置
JP2006222809A (ja) * 2005-02-10 2006-08-24 Fujitsu Ltd 適応等化回路

Also Published As

Publication number Publication date
US20090185609A1 (en) 2009-07-23

Similar Documents

Publication Publication Date Title
US11022639B2 (en) Integrated circuit that injects offsets into recovered clock to simulate presence of jitter in input signal
US7787536B2 (en) Adaptive equalizer apparatus with digital eye-opening monitor unit and method thereof
JP2009171509A (ja) イコライザのテスト回路および集積回路の評価システム
WO2021036220A1 (zh) 一种获取发射机测试参数的方法和装置以及存储介质
US20070223571A1 (en) Decision-feedback equalizer simulator
CN101233714A (zh) 测试通信设备过程中的抖动补偿和生成
KR101497626B1 (ko) 조절 가능한 유한 임펄스 응답 송신기
US20080195363A1 (en) Analogue Signal Modelling Routine for a Hardware Description Language
JPWO2013157195A1 (ja) 多値信号伝送システム
JP2018077212A (ja) 試験測定システム及び判定帰還型イコライザを利用する方法
Oh et al. Hybrid statistical link simulation technique
US8401135B2 (en) Post-equalization amplitude latch-based channel characteristic measurement
CN112073152B (zh) 一种提高chsi接收数据可靠性的fpga抗干扰处理方法
Duan et al. Accurate jitter decomposition in high-speed links
Lingambudi et al. A case study of high-speed serial interface simulation with IBIS-AMI models
JP5298143B2 (ja) 判定帰還型自動等化器評価装置および判定帰還型自動等化器評価方法
US9590774B1 (en) Circuit for introducing signal jitter
Kim et al. Statistical analysis of simultaneous switching output (SSO) impacts on steady state output responses and signal integrity
KR102683781B1 (ko) 아이 오프닝 모니터의 킥백 노이즈 저감이 가능한 통신회로
JP2006148672A (ja) レシーバ評価回路およびそれを用いた半導体装置
CN109217953B (zh) 一种基于分析通道信噪比的降噪方法与系统
TW201804162A (zh) 用來於一網路系統中進行電纜診斷之方法與裝置
JP2021512529A (ja) 通信チャネルの信号インテグリティ診断
Pandey Ensuring high signal quality in PCIe Gen3 channels
Damm Jitter–An Introduction

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111118

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120411