JPH0330528A - 等化器及びその性能評価方法 - Google Patents

等化器及びその性能評価方法

Info

Publication number
JPH0330528A
JPH0330528A JP16395589A JP16395589A JPH0330528A JP H0330528 A JPH0330528 A JP H0330528A JP 16395589 A JP16395589 A JP 16395589A JP 16395589 A JP16395589 A JP 16395589A JP H0330528 A JPH0330528 A JP H0330528A
Authority
JP
Japan
Prior art keywords
equalizer
subscriber line
digital subscriber
line transmission
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16395589A
Other languages
English (en)
Inventor
Osamu Matsubara
松原 修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP16395589A priority Critical patent/JPH0330528A/ja
Publication of JPH0330528A publication Critical patent/JPH0330528A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Filters That Use Time-Delay Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、等化器及びその性能評価方法に関し、例え
ば、サービス総合ディジタル網(I SDN  :  
 Integrated   5ervices   
Digital    Network)の加入者線終
端装置($111終端装置)に含まれるディジタル加入
者線伝送用等化iIL S I  (LargeSca
le  I ntegratlon :大規模集積回路
)等に利用して特に有効な技術に関するものである。
(従来の技術) 電話用のアナログ伝送路を加入者線とするサービス総合
ディジタル網がある。サービス総合ディジタル網は、各
加入者線に対応して設けられる加入者線終端装置を具備
する。これらの加入者線終端装置は、ディジモル加入者
線伝送用等化HLSトを備える。
ディジタル加入者線伝送用等化器LSIは、加入者線の
周波数特性を補正する周波数軸等化器(ルートfイコラ
イザ)と、第6図に例示されるように、複数のタップ係
数器を有し、加入者線に設けられた複数の分岐(B T
 : Bridged  Tap)のエコー等に起因す
る符号量干渉を除去する判定帰還型等化器(BTイコラ
イザ)とを含む。
一方、上記のようなディジタル加入者線伝送用等化器L
SI等の中継器のアイ開口余裕度を評価する一つの方法
として、加入者線等の受信端でナイキスト周波数近傍の
正弦波雑音を!1畳させつつ通信データの誤り率を測定
するいわゆるS/X法がある。
ディジモル加入者線伝送用等化詞LSIについては、例
えば、1981年11月、「アイ・イー・イー・イー(
IEEE)、ナシヨナル・テレコミュニケーション・コ
ンファレンス(NationalTelecoeIwu
unicaLions Conference )  
s準E1.5゜1頁〜第E 1.5.6頁に記載されて
いる。また、S/X法については、例えば、1976年
、NTT(日本電信電話株式会社)発行、「研究実用化
報告!@25巻第1号j第274頁〜第278頁に記載
されている。
〔発明が解決しようとする課題〕
上記に記載されるディジタル加入者線伝送用等化HLS
I等において、そのアイ開口余裕度等の性崗評価は、従
来、例えば、シンクロスコープ等によって実際のアイ開
口度を測定するか、あるいは上記に記載されるようなS
/X法によって行われている。ところが、シンクロスコ
ープ等によるアイ開口度の測定は、人間の目視に依存し
ているため、充分な測定精度が得られず、自動化にも通
しない。また、S/X法を採った場合、通信データの誤
り率を判定するまでに相当の時間を要するとともに、パ
ルス性の信号については、ディジタル加入者線伝送用等
化器LSI等の符号量干渉量をS/X余裕度によって的
確に評価できないという基本的な問題が生じた。
この発明の目的は、ディジタル加入者線伝送用等化器L
SI等のアイ開口余裕度等を的確にかつ効率良く判定し
うる性能評価方法を提供することにある。この発明の伯
の目的は、ディジタル加入者線伝送用等化器LSI等の
試験工数を削減し、その低コスト化を推進することにあ
る。
この発明の前記ならびにその他の目的と新規な特徴は、
この明細書の記述及び添付図面から明らかになるであろ
う。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
すなわち、複数のタップ係数器を含む判定帰還型等化1
等を具備するディジタル加入者線伝送用等化?、 L 
31等に、所定の試験モードにおいて、旦収束した所定
のタップ係数器の補正値に意図的に所定の変動を与える
試験機能を追加し、上記所定のタップ係数器の補正値に
上記所定の変動を与えつつ通信データの瞑り発生の有無
を識別するものである。
〔作 用〕
上記した手段によれば、特別な試験設備を要することな
く、ディジタル加入者線伝送用等化HLS1等のアイ開
口余裕度を的確にかつ効率良く判定できる。その結果、
ディジタル加入者線伝送用等化HLSI等の試験工数を
削減し、その低コスト化を推進することができる。
〔実施例〕
第5図には、この発明が通用されたディジタル加入者線
伝送用等化器LSIの一実施例のブロック図が示されて
いる。また、第1図には、第5図のディジタル加入者線
伝送用等化HLSIに含まれる判定帰還型等化%13 
TEQの一実施例の回路ブロック図が示され、第2図に
は、その動作概念図が示されている。これらの図をもと
に、この実施例のディジタル加入者線伝送用等化器LS
I及び判定帰還型等化BBTEQの構成と動作の概要な
らびにその特徴について説明する。なお、第1図及び第
5図の各ブロックを構成する回路素子は、公知の半導体
集積回路の製造技術によって、特に制限されないが、単
結晶シリコンのような1個の半導体基板上において形成
される。
この実施例のディジタル加入者線伝送用等化器LSIは
、特に制限されないが、電話用のアナログ伝送路を加入
者線とするサービス総合ディジタル網の加入者線終端装
置に含まれる。ディジタル加入者線伝送用等化1Lsl
は、判定帰還型等化11BTEQ (BTイコライザ)
を備え、判定帰還型等化IBTEQは、後述するように
、5個のタップ係数HTAP 1−TAP5を含む、こ
れらのタップ係数型は、ディジタル加入者線伝送用等化
B3Lsrを含む伝送系が所定のトレーニングモードと
されるとき、受信信号の対応するタイムスロットにおけ
る符号量干渉量を経験的に測定し、これに相当する補正
値を保持する。そして、上記伝送系が通常の通信モード
とされるとき、受信信号の対応するタイムスロットにお
いて上記補正値を出力し、対応する符号量干渉を相殺す
る。この実施例において、判定帰還型等化HBTEQは
、特に制限されないが、ディジタル加入者線伝送用等化
HLSIが所定の試験モードとされるとき、第5のタッ
プ係数HTAP5の補正値に意図的に所定の変動を与え
る試験機能を有する。この変動値は、ディジタル加入者
線伝送用等化型LsIのアイ開口余裕度が充分であるか
どうかを判定しうる所定の値とされる。その結果、上記
タップ係数間TAP5の補正値に上記所定の変動を与え
つつ通信データの誤り発生の有無を識別することで、デ
ィジタル加入者線伝送用等化HLSIのアイ開口余裕度
を判定することができる。
第5図において、加入者線終端装置の図示されないハイ
ブリッド回路等を経て伝達される受信信号INは、特に
制限されないが、まずディジタル加入者線伝送用等化1
t、stの前置フィルタPFに入力される。
前置フィルタPFは、符号量干渉量に影響を与えないよ
うな所定の遮断周波数を持つように設計され、受信信号
INの高周波雑音を除去し、また各種の回り込み雑音等
を除去して、自動利得制御型増@HAGCAMPに伝達
する。
自動利得制御型増幅HAGCAMPは、特に制限されな
いが、はぼ平坦な周波数特性を有する可変アッテネータ
を基本構成とする。この可変アッテネータの利得は、デ
ィジタル加入者線伝送用等化HLSIを含む伝送系が所
定のトレーニングモードとされるとき、レベル制御部L
Cから出力されるレベル制御信号1cに従って微小ステ
ップで制御され、これによってルートfイコライザRT
FEQの利得ステップが補間される。自動利得制御型増
幅HAGCAMPは1.特に制限されないが、オフセン
ト補正機能をあわせ持つ。
レベル制御部LCは、ディジタル加入者線伝送用等化1
LsIを含む伝送系が所定のトレーニングモードとされ
るとき、後述する判定帰還型等化HB T E Qによ
って抽出される受信信号のピーク値eOをもとに、所定
のレベル制御信号1cを選択的に形成し、自動利得制御
型増幅器AGcAMPに供給する。これにより、自動利
得制御型増幅器AGCAMP及びルートfイコライザR
TFEQを含む系の全体的な利得が、所定の値となるよ
うに自動的に制御される。
自動利得制御型増幅HAGCAMPの出力信号は、周波
数軸等化器たるルートfイコライザRTFEQの入力端
子に伝達される。ルー)fイコライザRTFEQには、
特に制限されないが、ステップフィルタ制御部SFCか
ら、ステップフィルタ制御信号sfcが供給される・ ルートfイコライザRTFEQは、特に制限されないが
、選択的に有効とされる複数のフィルタを含むステップ
フィルタSFを基本構成とする。
各フィルタは、それぞれの利得が段階的に異なる周波数
特性を有し、また符号量干渉に対する段階的な補正特性
を持つように設計される。
ルートfイコライザRTFEQは、ディジタル加入者線
伝送用等化%LSIを含む伝送系か所定のトレーニング
モードとされるとき、ステップフィルタ制御部SFCか
ら供給されるステップフィルタ制御信号sfcに従って
所定の回路定数を切り換え、等価的に上記複数のフィル
タのいずれかを択一的に有効とする。そして、伝送系が
通常の通信モードとされるとき、自動利得制御型増幅器
AGCAMPを介して伝達される受信信号に対しで、有
効とされるフィルタの周波数特性に応じた所定の周波数
軸等化処理を施す。その結果、加入者線の周波数特性が
補正され、受信信号の符号量干渉量が抑制される。
ルートfイコライザRTFEQの出力信号Srは、時間
軸等化器たる判定帰還型等化HBTEQに供給されると
ともに、ステップフィルタ制御部SFC及びPLL回路
PLLに供給される。
ステップフィルタ制御部SFCは、特に制限されないが
、ディジタル加入者線伝送用等比翼LSIを含む伝送系
が所定のトレーニングモードとされるとき、受信(6号
の各タイムスロットにおける符号量干渉量と対応する重
み付は係数との積和演算を行うことで、受信信号全体の
符号量干渉量を算出する。そして、この符号量干渉量が
最小となろべく、上記ステップフィルタ制御信号sfc
を選択的に形成する。その結果、ルートfイコライザR
T F E QのステップフィルタSFにおいて、最適
フィルタが選択、措定される。
PLL回路PLLは、ルー11イ:lライザRTFEQ
の出力48号Srを受けて、受信信号のクロック成分を
抽出し、クロックパルスCPを形成する。これらのクロ
ックパルスCPは、特に制限されないが、図示されない
A/DI換回路のサンプリングパルスやディジタル信号
処理部等のクロック信号として供される。
判定帰還型等化HBTEQは、特に制限されないが、第
1図に示されるように、その加算入力端子牛に上記ルー
トfイコライザRTFEQの出力信号Srを受ける加減
算器と、上記加減算器の出力信号を受けるレベル判定回
路LVとを備える。
レベル判定回路LVの出力信号は、判定帰還型等化HB
TEQの出力信号すなわちディジタル加入者線伝送用等
化器LSIの出力信号OUTとして送出されるとともに
、5ビツトのシフトレジスタSRに供給される。シフト
レジスタSRの各ピントの出力端子は、対応するタップ
係数ITAPI〜TAP5の入力端子にそれぞれ結合さ
れる。タップ係数11TAP1〜TAP5の出力信号す
なわち補正値t1〜t5は、上記加減算器の対応する減
算入力端子−にそれぞれ供給される。
ディジタル加入者線伝送用等化器LSIを含む伝送系が
所定のトレーニングモードとされるとき、この伝送系に
は、少なくとも5個のタイムスロットに相当する時間間
隔をおいて、論理“l”の試験データが伝達される。こ
れらの試験データは、ディジタル加入者線伝送用等化!
1LsIの判定帰還型等比翼BTEQの入力端子におい
て、第2El!11に例示されるように、タイムスロッ
トTSOにピーク値eOを有する入力信号S r (B
T I N)として伝達される。この入力信号S「には
、さらに上記ピーク値eQに続くタイムスロットTSI
〜TS4において、加入者線の分岐等による複数のエコ
ー成分81〜e4が重畳される。第2図の実施例では、
タイムスロットTS5において重畳されるエコー成分e
5は、特に制限されないが、ゼロレベルとされる。
判定帰還型等化器BTEQのレベル判定回路LVは、受
信信号の極性を判定し、その受信レベルが所定の論理ス
レッシホルトを超えるとき、所定のパルス信号を出力す
る。このパルス信号は、前述のように、判定帰還型等化
器BTEQすなわちディジタル加入者線伝送用等化1i
LsIの出力信号OUTとして送出されるとともに、シ
フトレジスタSRによって順次遅延され、タップ係数H
Tタップ係数i!TAPI−TAP5は、ディジタル加
入者線伝送用等化器LSIを含む伝送系が所定のトレー
ニングモードとされるとき、シフトレジスタSRの対応
するビットの出力信号に従って選択的に起動され、受信
信号の対応するタイムスロットにおけるエコー成分01
〜e5を電圧値として識別し、これを補正1mtl−t
5として保持する。そして、伝送系が通常の通信モード
とされるとき、第2図に例示されるように、シフトレジ
スタSRの対応するピットの出力信号に従って選択的に
起動され、補正値t1〜t5を加減算器の対応する減算
入力端子−に順次入力する。その結果、上記トレーニン
グモードが収束した時点において、受信信号のタイムス
ロットTSI〜TS5に重畳されるエコー成分が相殺さ
れ、出力端子OUTには、実質的な通信データに対応す
るピーク値eQのみが伝達される。
ところで、この実施例の判定帰還型等化器BTEQのシ
フトレジスタSRの第5ビツトの入力端子には、シフト
レジスタSRの第4ビツトの出力信号が入力されるとと
もに、図示されない試験回路から所定の試験制御信号C
sが入力される。この試験制御信号Csは、特に制限さ
れないが、ディジタル加入者線伝送用等化器LSIが所
定の試験モードとされるとき、対応するタイムスロット
TS5に同期して強制的にハイレベルとされる。
このとき、タップ係数HTAP5は、第2図に示される
ように、αなる擬似補正値taを出力し、その補正値L
5に対して相当する変動を与える。
このため、ディジタル加入者線伝送用等化ILs■のア
イパターンは、第2図の右側に示されるように、2α分
だけつぶされ、そのアイ開口度が縮小される。そして、
上記アイ開口度の縮小分がそのアイ開口余裕度を超える
とき、伝送系を介して伝達される通信データに誤りが生
じ始める。つまり、ディジタル加入者線伝送用等化に!
LSIを上記試験モードとし、一旦収束したタップ係数
ITAP5の補正値に選別基準値に相当する変動を与え
つつ、通信データの誤り発生の有無を識別することで、
各ディジタル加入者線伝送用等化!ILS■のアイ開口
余裕度を判定することができる。
以上のように、この実施例のディジタル加入者線伝送用
等花器LSIは、電話用のアナログ伝送路を加入者線と
するサービス総合ディジタル網の加入者線終端装置に含
まれ、加入者線を介して伝達される受信信号に対する周
波数軸及び時間軸の等化処理を施す、ディジタル加入者
線伝送用等化器LsIは、時間軸等花器たる判定帰還型
等化器BTEQを備え、判定帰還型等化=BTEQは、
5個のタップ係数器TAPI〜TAP5を含む。
これらのタップ係数器は、ディジタル加入者線伝送用等
化IILsIを含む伝送系が所定のトレーニングモード
とされるとき、受信信号の対応するタイムスロットの符
号量干渉すなわちエコー成分e1− e 5を経験的に
測定し、これに相当する補正値tl−t5を保持する。
そして、伝送系が通當の通信モードとされるとき、受信
信号の対応するタイムスロットにおいて上記補正値t1
〜t5を順次出力し、対応するエコー成分を相殺する。
この実施例において、判定帰還型等化HBTEQは、デ
ィジタル加入者線伝送用等化1iLsIが所定の試験モ
ードとされるとき、第5のタップ係数器TAP5の補正
値t5に意図的に所定の変動を与える試験機能を有する
。この変動値αは、ディジタル加入者線伝送用等化HL
SIのアイ開口余裕度が充分であるかどうかを判定しう
る所定の値とされる。その結果、上記タップ係数器TA
P5の補正値に上記所定の変動を与えつつ通信データの
誤り発生の有無を識別することで、特別な試験設備を要
することなく、ディジタル加入者線伝送用等化1LsI
のアイ開口余裕度を的確にかつ効率良(判定できる。こ
れにより、ディジタル加入者線伝送用等化器LSIの試
験工数を削減し、その低コスト化を推進できるものであ
る。
以上の本実施例に示されるように、この発明をサービス
総合ディジタル網の加入者線終端装置に含まれるディジ
タル加入者線伝送用等花器LSI等に通用することで、
次のような作用効果が得られる。すなわち、 +11複数のタップ係数器を含む判定帰還型等花器等を
具備するディジタル加入者線伝送用等化HLS1等に、
所定の試験モードにおいて、一旦収束した所定のタップ
係数器の補正値に意図的に所定の変動を与える試験機能
を追加し、上記所定のタップ係数器の補正値に上記所定
の変動を与えつつ通信データの誤り発生の有無を識別す
ることによって、特別な試験設備を要することなく、デ
ィジタル加入者線伝送用等化HLSI等のアイ開口余裕
度を的確にかつ効率良く判定できるという効果が得られ
る。
(2)上記(1)項により、ディジタル加入者線伝送用
等化器LSI等の試験工数を削減し、その低コスト化を
推進できるという効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を通説しない範囲で種々変更可
能であることはいうまでもない0例えば、上記実施例で
は、収束時においてタップ係数器TAP5の補正値をゼ
ロとし、これにαなる擬似補正値t3を重畳させること
で、その補正値t5に変動を与えているが、収束時にお
けるタップ係数11TAP5の補正値は、ゼロである必
要はないし、擬似補正値t3を重畳させるタップ係数器
は、タップ係数11TAP5である必然性もなく、また
複数個であってもよい。判定帰還型等化HBTEQは、
第3図に示されるように、通常の時間軸等化処理に用い
られるHllのタップ係数器TAP1−TAP5に加え
て、擬似補正値を発生させる第6のタップ係数器TAP
6を別個に含むものであってもよい、この場合、トレー
ニングモードにおける試験データは、少なくとも6個の
タイムスロットに相当する時間間隔をお(必要がある。
言うまでもなく、第1図及び第3図の判定帰還型等化1
1BTEQには、任意数のタップ係数器を設けることが
できる。ディジタル加入者線伝送用等化11Ls!は、
第5図に示されるブロックをすべて搭載する必要はない
、また、第5図ならびに第1図及び第3図の各ブロック
におけるディジタル的な処理の一部又は全部は、例えば
ディジタル信号処理装置等によって等価的に実現される
ものであってもよい。さらに、第5図に示されるディジ
タル加入者線伝送用等花器LSIのブロック構成や第1
図及び第3図に示される判定帰還型等化HBTEQの具
体的なブロック構成等、種々の実施形態を採りうる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるサービス総合ディジ
タル網の加入者線終端装置のディジタル加入者線伝送用
等化i%LsIに通用した場合について説明したが、そ
れに限定されるものではなく、例えば、判定帰還型等花
器として単体で構成されるものや同様な判定帰還型等化
器を含む各種の半導体集積回路装置にも通用できる0本
発明は、少なくとも判定帰還型等化器を含む等花器なら
びにこのような等花器を備える半導体集積回路装置に広
く通用できる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによフ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。すなわち、複数のタップ係数器を含む判定帰還型等
化器等を具備するディジタル加入者線伝送用等化HLs
I等に、所定の試験モードにおいて、一旦収束した所定
のタップ係数器の補正値に意図的に所定の変動を与える
試験機能を追加し、上記所定のタップ係数器の補正値に
上記所定の変動を与えつつ通信データの誤り発生の有無
を識別することで、特別な試験設備を要することなく、
ディジタル加入者線伝送用等化11LS1等のアイ開口
余裕度を的確にかつ効率良く判定できる。その結果、デ
ィジタル加入者線伝送用等化11Ls1等の試験工数を
削減し、その低コスト化を推進できる。
【図面の簡単な説明】
第1図は、この発明が通用されたディジタル加入者線伝
送用等化11LsIの判定帰還型等化器の一実施例を示
すブロック図、 第2図は、第1図の判定帰還型等化器の一実施例を示す
動作概念図、 第3図は、この発明が通用されたディジタル加入者線伝
送用等化11LsIの判定帰還型等化器のもう一つの実
施例を示すブロック図、 第4図は、・第3図の判定帰還型等化器の一実施例を示
す動作概念図、 第5図は、第1図又は第3図の判定帰還型等化器を含む
ディジタル加入者線伝送用等化1dLsIの一実施例を
示すブロック図、 第6図は、従来のディジタル加入者線伝送用等化器LS
Iの判定帰還型等化器の一例を示すブロック図である。 BTEQ・・・判定帰還型等化11 (BTイコライザ
)、LV・・・レベル判定回路、SR・・・シフトレジ
スタ、TAPI〜TAP6・・・タップ係数器。 PF・ ・・前置フィルタ、AGCAMP・ ・・自動
利得制御型増幅器、LC・・・レベル制御部、RTFE
Q・・・ルートfイコライザ、SF・・・ステップフィ
ルタ、SFC・・・ステップフィルタ制御部、PLL・
・・PLL回路。 第 1 図 第 図 ρ0 第 図 第 図 e。

Claims (1)

  1. 【特許請求の範囲】 1、複数のタップ係数器を含む判定帰還型等化器を具備
    し、所定の試験モードにおいて、一旦収束した所定のタ
    ップ係数器の補正値を意図的に変動させうることを特徴
    とする等化器。 2、上記判定帰還型等化器は、ディジタル加入者線伝送
    用等化器LSIに含まれるものであることを特徴とする
    特許請求の範囲第1項記載の等化器。 3、複数のタップ係数器を含む判定帰還型等化器を具備
    する等化器において、一旦収束した所定のタップ係数器
    の補正値に所定の変動を与えつつ通信データの誤り発生
    の有無を識別することで、そのアイ開口余裕度を判定す
    ることを特徴とする等化器の性能評価方法。
JP16395589A 1989-06-28 1989-06-28 等化器及びその性能評価方法 Pending JPH0330528A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16395589A JPH0330528A (ja) 1989-06-28 1989-06-28 等化器及びその性能評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16395589A JPH0330528A (ja) 1989-06-28 1989-06-28 等化器及びその性能評価方法

Publications (1)

Publication Number Publication Date
JPH0330528A true JPH0330528A (ja) 1991-02-08

Family

ID=15784000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16395589A Pending JPH0330528A (ja) 1989-06-28 1989-06-28 等化器及びその性能評価方法

Country Status (1)

Country Link
JP (1) JPH0330528A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008533925A (ja) * 2005-03-18 2008-08-21 インターデイジタル テクノロジー コーポレーション チャネル推定強化型lms等化器
JP2009171509A (ja) * 2008-01-21 2009-07-30 Toshiba Corp イコライザのテスト回路および集積回路の評価システム
WO2009128114A1 (ja) * 2008-04-14 2009-10-22 株式会社アドバンテスト 半導体試験装置および試験方法
JP2012517170A (ja) * 2009-02-06 2012-07-26 インターナショナル・ビジネス・マシーンズ・コーポレーション 面積および電力消費量が削減されたdfeのための回路および方法
JP2012151808A (ja) * 2011-01-21 2012-08-09 Anritsu Corp 判定帰還型自動等化器評価装置および判定帰還型自動等化器評価方法
JP2015177514A (ja) * 2014-03-18 2015-10-05 日本電気株式会社 伝送マージン判定システムおよび伝送マージン判定方法
JP2018077212A (ja) * 2016-08-15 2018-05-17 テクトロニクス・インコーポレイテッドTektronix,Inc. 試験測定システム及び判定帰還型イコライザを利用する方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008533925A (ja) * 2005-03-18 2008-08-21 インターデイジタル テクノロジー コーポレーション チャネル推定強化型lms等化器
JP2009171509A (ja) * 2008-01-21 2009-07-30 Toshiba Corp イコライザのテスト回路および集積回路の評価システム
US8384406B2 (en) 2008-04-14 2013-02-26 Advantest Corporation Semiconductor test apparatus and test method
KR101107417B1 (ko) * 2008-04-14 2012-01-19 가부시키가이샤 어드밴티스트 반도체 시험장치 및 시험방법
WO2009128114A1 (ja) * 2008-04-14 2009-10-22 株式会社アドバンテスト 半導体試験装置および試験方法
TWI401454B (zh) * 2008-04-14 2013-07-11 Advantest Corp 半導體測試裝置與測試方法
JP2012517170A (ja) * 2009-02-06 2012-07-26 インターナショナル・ビジネス・マシーンズ・コーポレーション 面積および電力消費量が削減されたdfeのための回路および方法
US9008169B2 (en) 2009-02-06 2015-04-14 International Business Machines Circuits and methods for DFE with reduced area and power consumption
US9444437B2 (en) 2009-02-06 2016-09-13 International Business Machines Corporation Circuits and methods for DFE with reduced area and power consumption
US9806699B2 (en) 2009-02-06 2017-10-31 International Business Machines Corporation Circuits and methods for DFE with reduced area and power consumption
JP2012151808A (ja) * 2011-01-21 2012-08-09 Anritsu Corp 判定帰還型自動等化器評価装置および判定帰還型自動等化器評価方法
JP2015177514A (ja) * 2014-03-18 2015-10-05 日本電気株式会社 伝送マージン判定システムおよび伝送マージン判定方法
JP2018077212A (ja) * 2016-08-15 2018-05-17 テクトロニクス・インコーポレイテッドTektronix,Inc. 試験測定システム及び判定帰還型イコライザを利用する方法

Similar Documents

Publication Publication Date Title
US7254198B1 (en) Receiver system having analog pre-filter and digital equalizer
US8442099B1 (en) Crosstalk cancellation for a common-mode channel
US7826568B2 (en) Far-end crosstalk (FEXT) canceller
US7590077B2 (en) Canceller device and data transmission system
EP0577901B1 (en) Adaptive equalization system and method
US20030048840A1 (en) Adaptive equalizer
EP1429470A2 (en) Transceiver with accelerated echo canceller convergence
US9071328B2 (en) Transceiver with automatic detection of unshielded twisted pair or shielded twisted pair cabling
CN101488780B (zh) 消除传输端口间干扰的网络装置及其方法
JPS6231227A (ja) 適応等化器及びその方法
KR101687929B1 (ko) 다운스트림 벡터링 시스템들을 위한 이득 적응
US7688968B1 (en) Adaptive analog echo/next cancellation
JPH0330528A (ja) 等化器及びその性能評価方法
US8054873B2 (en) Joint phased training of equalizer and echo canceller
US6782043B1 (en) Method and apparatus for estimating the length of a transmission line
JPH04369932A (ja) エコーキャンセラ、および、それを用いた伝送装置
US20210014087A1 (en) Receiver with selectable digital equalization filter options
JPS5892119A (ja) 線路等化器
US6856684B1 (en) Device and method for echo compensation in a two-wire full duplex channel transmission method
US8040943B1 (en) Least mean square (LMS) engine for multilevel signal
US8064510B1 (en) Analog encoder based slicer
CN114731317B (zh) 用于确定通信信道的逆脉冲响应的方法
CN114401020B (zh) 基于多维维纳霍夫方程的高速非理想信道自适应补偿方法
US11239900B2 (en) Interference canceller and method for cancelling interference
TWI411241B (zh) 消除傳輸埠間干擾之網路裝置及其相關方法