JPS5892119A - 線路等化器 - Google Patents
線路等化器Info
- Publication number
- JPS5892119A JPS5892119A JP56189341A JP18934181A JPS5892119A JP S5892119 A JPS5892119 A JP S5892119A JP 56189341 A JP56189341 A JP 56189341A JP 18934181 A JP18934181 A JP 18934181A JP S5892119 A JPS5892119 A JP S5892119A
- Authority
- JP
- Japan
- Prior art keywords
- equalizer
- overequalization
- line
- echo
- impulse response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
- H04B3/14—Control of transmission; Equalising characterised by the equalising network used
- H04B3/143—Control of transmission; Equalising characterised by the equalising network used using amplitude-frequency equalisers
- H04B3/145—Control of transmission; Equalising characterised by the equalising network used using amplitude-frequency equalisers variable equalisers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はディジタル伝送における線路等化器に係り、特
にディジタル電話システムの如く広い線路長分布をもち
かつ、信号の主経路に対し１個ないし複数個の分岐路（
エコー路）を持つ伝送路に好適な線路等化器の構成法に
関する。
にディジタル電話システムの如く広い線路長分布をもち
かつ、信号の主経路に対し１個ないし複数個の分岐路（
エコー路）を持つ伝送路に好適な線路等化器の構成法に
関する。
通常のペアケーブル、あるいは同軸線などの伝送線路は
線路の表皮効果に起因して、周波数が高くなるに従って
減衰量が増加する、いわゆるＪｒ特性を持つ。従って、
このような線路で信号を伝送する場合、中継器あるいは
受信器の入力部で上記７７％性を補償して平坦な周波数
特性となるように、上記７７特性の逆特性を有する等化
器を設ける。又、ＪＴ特性が変動する場合はその変動を
検出して等化器の特性を制御する可変等化器が使用され
る。
線路の表皮効果に起因して、周波数が高くなるに従って
減衰量が増加する、いわゆるＪｒ特性を持つ。従って、
このような線路で信号を伝送する場合、中継器あるいは
受信器の入力部で上記７７％性を補償して平坦な周波数
特性となるように、上記７７特性の逆特性を有する等化
器を設ける。又、ＪＴ特性が変動する場合はその変動を
検出して等化器の特性を制御する可変等化器が使用され
る。
しかし、分岐タップ（以下ＢＴと略す。）が付加された
線路では、伝送路の特性が複雑となるため、ｖ／’７＠
性補償のだめの等化器（以下ＪＴ等化器と略す）の他に
ＢＴ付線路用の自動等化器（以下ＢＴ等化器と略す。）
が必要となる。
線路では、伝送路の特性が複雑となるため、ｖ／’７＠
性補償のだめの等化器（以下ＪＴ等化器と略す）の他に
ＢＴ付線路用の自動等化器（以下ＢＴ等化器と略す。）
が必要となる。
Ｊｔ等化器とＢＴ等化器を組み合わせた従来の等化器に
２いては、線路長に対応するＪＴ等化器を設置し、ＢＴ
の影響に対しては独立にＢＴ等化器を設置していたが、
そのような方式の第一の問題点は、３００〜４００ｍ以
上の長いＢＴの数が２本以上に増加するとインパルス広
答の時間領域の広がりが大きいためＢＴ等化器の構成が
複雑、高価となることである。すなわちこの種の自動等
化器はインパルス応答長に比例した複数の遅嬌素子を縦
続接続し、各遅延素子のタップ出力に定数を乗じそれを
加算する構成をとるため、インパルス応答の時間領域が
広がると、それに応じてタップ数、定数を乗する掛算器
の数が多くなるからである。
２いては、線路長に対応するＪＴ等化器を設置し、ＢＴ
の影響に対しては独立にＢＴ等化器を設置していたが、
そのような方式の第一の問題点は、３００〜４００ｍ以
上の長いＢＴの数が２本以上に増加するとインパルス広
答の時間領域の広がりが大きいためＢＴ等化器の構成が
複雑、高価となることである。すなわちこの種の自動等
化器はインパルス応答長に比例した複数の遅嬌素子を縦
続接続し、各遅延素子のタップ出力に定数を乗じそれを
加算する構成をとるため、インパルス応答の時間領域が
広がると、それに応じてタップ数、定数を乗する掛算器
の数が多くなるからである。
第２の問題点は伝送するナイキスト周波数付近でその挿
入損がピークをもつようなりＴの数が４本以上に増加す
るとＢＴが付加されたことによって生じるエコーの波高
値が本来の主パルスより大きくなるため、ＢＴ等化器の
タップ係数の紋末が困難となるばかりでなく、タイミン
グ抽出等の動作が著しく阻害される。
入損がピークをもつようなりＴの数が４本以上に増加す
るとＢＴが付加されたことによって生じるエコーの波高
値が本来の主パルスより大きくなるため、ＢＴ等化器の
タップ係数の紋末が困難となるばかりでなく、タイミン
グ抽出等の動作が著しく阻害される。
本発明の目的はＪＴ等化器とＢＴ等化器を有機的に制御
し、■７７等化器出力のインパルス応答長を短かくし遅
延素子の段数が少ないＢＴ等化器とする。■ＢＴによる
エコー波高値が主パルスを越えないようにし、ＢＴ等化
器の収束を確実にする。線路等化器を実現することを提
供することにある。
し、■７７等化器出力のインパルス応答長を短かくし遅
延素子の段数が少ないＢＴ等化器とする。■ＢＴによる
エコー波高値が主パルスを越えないようにし、ＢＴ等化
器の収束を確実にする。線路等化器を実現することを提
供することにある。
以下図面を用いて本発明の詳細な説明する。
第１図は本発明の基本原理を示す図である。電話線等に
用いられているベアケーブル（０，４ｍｍφ）５ｋｍに
対してａ）５ｋｍ用、ｂ）５．６ｋｍ用、Ｃ）６．１ｋ
ｍ用のν１”等化器により等化を行なった場合のインパ
ルス応答を示している。なおりＴ条件として５００ｍの
ＢＴを４本、上記５ｋｍのペアケーブルに等間隔に接続
されている。ａ）、ｂ）、ｃ）の順で実際の線路より長
い線路用のＪＴ等化器を用いて等化を行なっている。こ
のように実際の線路より長い線路用の１７等化（以下Ｊ
Ｔ了過化と略す）を行なうことによりインパルスレスポ
ンス長は短くなり、かつ主パルスとエコーの波高値の比
は改善されていることがわかる。すなわちＪＴ等化器を
退勢化に制御することにより前記の目的■、■が同時に
達成できる。
用いられているベアケーブル（０，４ｍｍφ）５ｋｍに
対してａ）５ｋｍ用、ｂ）５．６ｋｍ用、Ｃ）６．１ｋ
ｍ用のν１”等化器により等化を行なった場合のインパ
ルス応答を示している。なおりＴ条件として５００ｍの
ＢＴを４本、上記５ｋｍのペアケーブルに等間隔に接続
されている。ａ）、ｂ）、ｃ）の順で実際の線路より長
い線路用のＪＴ等化器を用いて等化を行なっている。こ
のように実際の線路より長い線路用の１７等化（以下Ｊ
Ｔ了過化と略す）を行なうことによりインパルスレスポ
ンス長は短くなり、かつ主パルスとエコーの波高値の比
は改善されていることがわかる。すなわちＪＴ等化器を
退勢化に制御することにより前記の目的■、■が同時に
達成できる。
以下本発明の実施例を図面を用いて説明する。
第２図は本発明のブロック構成を示す図である。
入力端子１より主線路のＪＴｔｆｊ性及びこれに接続さ
れたＢＴＫよる歪特性に′より、きわめて歪んだ信号が
ＪＴ等化器２に加えられる。ＪＴ等化器は４のＩＴ了過
化制御回路により適切なＪＴ了過化状態に制御され、３
のＢＴ等化器に入力される。
れたＢＴＫよる歪特性に′より、きわめて歪んだ信号が
ＪＴ等化器２に加えられる。ＪＴ等化器は４のＩＴ了過
化制御回路により適切なＪＴ了過化状態に制御され、３
のＢＴ等化器に入力される。
２のｖ／Ｔ等化器は前述した如く、インパルスレスポン
ス長を短くしかつＢＴによるエコー成分を押え主パルス
の振幅を大きくする働きをもつ。３のＢＴ等化器はＢＴ
によるエコーを完全に等化する働きのほか、ＪＴ等化器
による等化誤差（ＢＴが接続されない場合でも、主線路
が異なった種類のケーブル等の多段接続により構成され
ている際にはＪｆ特性も完全に等化されない。この際の
等化誤差のことを示すものであ：る。）をも補償する。
ス長を短くしかつＢＴによるエコー成分を押え主パルス
の振幅を大きくする働きをもつ。３のＢＴ等化器はＢＴ
によるエコーを完全に等化する働きのほか、ＪＴ等化器
による等化誤差（ＢＴが接続されない場合でも、主線路
が異なった種類のケーブル等の多段接続により構成され
ている際にはＪｆ特性も完全に等化されない。この際の
等化誤差のことを示すものであ：る。）をも補償する。
４のＪＴ４等化制御回路は６すなわち汀等化器出力ある
いはＢＴ等化器の内部状態等からＪＴ了過化が最適に行
なわれているかどうかを判定し、この結果を、ＪＴ等化
器゛に帰還し最適Ｊ１過等化状態に制御する。
いはＢＴ等化器の内部状態等からＪＴ了過化が最適に行
なわれているかどうかを判定し、この結果を、ＪＴ等化
器゛に帰還し最適Ｊ１過等化状態に制御する。
以下さらに詳細に各ブロックの構成法について詳細説明
を行なう。ただし、ＪＴ等化器についてはボーデ型ある
いはさらにそれをモディファイした公知例により実現で
きるのでその説明を省略するが第３図に示した如く周波
数が高くなるに従って増幅度が大きくなる特性をも°ち
、この特性の傾きは外部信号により可変となるＪＴ等化
器とする。
を行なう。ただし、ＪＴ等化器についてはボーデ型ある
いはさらにそれをモディファイした公知例により実現で
きるのでその説明を省略するが第３図に示した如く周波
数が高くなるに従って増幅度が大きくなる特性をも°ち
、この特性の傾きは外部信号により可変となるＪＴ等化
器とする。
第４図はＢＴ等化器の構成を示したものである。
自動等゛化器にはフィードバック型の動作を行なうもの
とフィードフＡワード型の動作を行なうものの二種類が
知られているがＢＴ等化器としては前者の方が適してい
る。これは第１図に示したようにＢＴによるエコーは主
パルスよりも決りして前に現われないため、主パルスを
判定してから擬似エコーをつくることかで睡、これを全
体のインパルス応答から差し引く時間的な余裕があるた
・めである。第４図に示した自動等化器は判定帰還型の
フィードバック型のものであり従来から知られている公
知例であるが本発明の最重要項目であるｓｎ過等化の制
御方法と関係しているため、その動作を簡単に説明する
。図中１３は入力端子ｄからの信号から１９の出力を引
く減算器、１７はシフトレジスタ、１９は可変係数器、
１４は識別器、１５は減算器、１６は比収器、１８は゛
乗算器を示す。今、入力端６から第５図に示されるよう
なＡ退勢化された信号が入力されてきたとする。１３の
減算器で第６図に示されるような擬似エコーを差し引け
ば主パルスのみが残りこれを判定すれば正しいデータが
僅号嘔れる。このためには第４図における−し上の可変
係数器の値が第５図に示した２０−１〜２０−Ｍの値を
とる必要がある。詳しい説明は省略するが１遣の可変係
数器には適当な等化器のトレーニング等により第５図に
示した如く入力インパルスレスポンスが設定されＢＴに
よるエコーを等化できるような構成となっている。
とフィードフＡワード型の動作を行なうものの二種類が
知られているがＢＴ等化器としては前者の方が適してい
る。これは第１図に示したようにＢＴによるエコーは主
パルスよりも決りして前に現われないため、主パルスを
判定してから擬似エコーをつくることかで睡、これを全
体のインパルス応答から差し引く時間的な余裕があるた
・めである。第４図に示した自動等化器は判定帰還型の
フィードバック型のものであり従来から知られている公
知例であるが本発明の最重要項目であるｓｎ過等化の制
御方法と関係しているため、その動作を簡単に説明する
。図中１３は入力端子ｄからの信号から１９の出力を引
く減算器、１７はシフトレジスタ、１９は可変係数器、
１４は識別器、１５は減算器、１６は比収器、１８は゛
乗算器を示す。今、入力端６から第５図に示されるよう
なＡ退勢化された信号が入力されてきたとする。１３の
減算器で第６図に示されるような擬似エコーを差し引け
ば主パルスのみが残りこれを判定すれば正しいデータが
僅号嘔れる。このためには第４図における−し上の可変
係数器の値が第５図に示した２０−１〜２０−Ｍの値を
とる必要がある。詳しい説明は省略するが１遣の可変係
数器には適当な等化器のトレーニング等により第５図に
示した如く入力インパルスレスポンスが設定されＢＴに
よるエコーを等化できるような構成となっている。
従ってＪＴ了過化制御回路の第１番目の実施例としては
第４図の１９−Ｍの可変係数器の値が所定レベル、たと
えば主パルスの０．１％以下となるようにＪＴ等化器へ
帰還する手法が掲げられる。
第４図の１９−Ｍの可変係数器の値が所定レベル、たと
えば主パルスの０．１％以下となるようにＪＴ等化器へ
帰還する手法が掲げられる。
Ｊ７過等化制御回路の第２の実施例を第７図に示した。
６の入力端子には第２図のＪＴ等化器出力が接続される
。この値が２１のレベル検出回路により１ビツト毎に主
パルスの波高値が検出され、パルスがあるとき（データ
が００ときを除く）のみ、２２の比［器により２３０基
準電圧源の電圧Ｖｒｅｆより小さいときはアップパルス
、逆のときはダウンパルスが送出される。このアップダ
ウンパル虫は、／Ｔ等化器のＪＴｑ性の頑きをアップま
たはダウンするように帰還される。アップ、ダウンパル
スが平均して同じ頻度で送出される時が適切なＪ１過等
化状態となる。この際、重要な点は２３０基準電圧を何
Ｖにするかという問題である。
。この値が２１のレベル検出回路により１ビツト毎に主
パルスの波高値が検出され、パルスがあるとき（データ
が００ときを除く）のみ、２２の比［器により２３０基
準電圧源の電圧Ｖｒｅｆより小さいときはアップパルス
、逆のときはダウンパルスが送出される。このアップダ
ウンパル虫は、／Ｔ等化器のＪＴｑ性の頑きをアップま
たはダウンするように帰還される。アップ、ダウンパル
スが平均して同じ頻度で送出される時が適切なＪ１過等
化状態となる。この際、重要な点は２３０基準電圧を何
Ｖにするかという問題である。
通常はレベル検出器は識別レベルの２倍で行なうことが
多いが、逆にこのようにレベル検出器の基準電圧を定め
、／Ｔ等化のゲインを制御することによりＪｆ過等化状
態とすることが可能となる。第８図はＪＴ等化器のゲイ
ン制御を行なった結果を櫨々の線路条件に対して示した
ものである。各図ともたて軸はインパ゛ルスレスポンス
長、横軸はエコーピークレベル／主パルスピークレベル
の比ヲ示している。プロットした点の上に示された数字
々に長い線路用へと変化させたとき、インパルスレスポ
ンス長とエコー／主パルスの比がどのように変化するか
を示したものである。国語はＢＴが１本、０４）は２本
、主線路長は２．４ｋｍである。これらの結果を■イン
パルスレスポンス長を３ビビツト以下、■エコー／主パ
ルスの比を０．５以下、という２つの条件を満足するも
のを最適過等化条件を満足すると定義するとこあ条件を
満すために前記、基準電圧源の値を３ｖ付近に選べば良
いことがわかる。
多いが、逆にこのようにレベル検出器の基準電圧を定め
、／Ｔ等化のゲインを制御することによりＪｆ過等化状
態とすることが可能となる。第８図はＪＴ等化器のゲイ
ン制御を行なった結果を櫨々の線路条件に対して示した
ものである。各図ともたて軸はインパ゛ルスレスポンス
長、横軸はエコーピークレベル／主パルスピークレベル
の比ヲ示している。プロットした点の上に示された数字
々に長い線路用へと変化させたとき、インパルスレスポ
ンス長とエコー／主パルスの比がどのように変化するか
を示したものである。国語はＢＴが１本、０４）は２本
、主線路長は２．４ｋｍである。これらの結果を■イン
パルスレスポンス長を３ビビツト以下、■エコー／主パ
ルスの比を０．５以下、という２つの条件を満足するも
のを最適過等化条件を満足すると定義するとこあ条件を
満すために前記、基準電圧源の値を３ｖ付近に選べば良
いことがわかる。
第１図ＦｉＢＴ付線路を各種のＪｆ等化器で等化器で等
化したときのインパルス応答を示す図、第２図は本発明
の実施例のブロック図、第３図は本発明に用いられるＪ
Ｔ等化器の特性を示す図、第４図は本発明に用いられる
自動等化器を示す図、第５図、第６図は第４図を説明す
るのに用いるインパルス応答及びエコー波形を示す図、
第７図は本発明に用いる。／Ｔ了過化制御回路の一実施
例を示す図、第８図（ａ）（ｂ）はいずれもＪＴ等化器
の特性の測定結果を示す図である。 １・・・入力端子、２・・・Ｖ／ｆ等化ａ、３・・・Ｂ
Ｔ等化器、４・・・Ｖ／ｆ過等過料化制御器・・・出力
端子、６・・・ｖ／ｆ等化器出力端子、７・・・、／ｆ
過等化出力端子。 ° １３・・・減算器、１４・・・識別器、１５・・・
減算器、１６・・・比較器、１７・・・ディジタルシフ
トレジスタ、１８・・・乗算器、１９・・・可変係数器
、２０・・・可変係数器出力、２１・・・レベル検出器
％ ２２・・・比較器、２３・・・基準電圧源 代理人弁理士 薄 １）利 幸 寥 １１ｇ ０２４ ６ １１ Ｅ） １２１４１６１８２０タイム
スＯｖｈ 真５図 ｆｆ１５１ｆＬＨ１Ｊ ｉ４１」 ５ 負５囚 ’ｆｔｌす 手続補正書（方式） 事件の表示 昭和 ５６年特許願第 １８９３４１、発明の名称 線路等化４ 補１１ミをする者 ′５１θ’ＣＩ式会ン１ ［１立 製 作 所ＩＬ
表 古 −巳 ｆｆ１ 勝 茂代 理
人 補正の対象 明細書全文
化したときのインパルス応答を示す図、第２図は本発明
の実施例のブロック図、第３図は本発明に用いられるＪ
Ｔ等化器の特性を示す図、第４図は本発明に用いられる
自動等化器を示す図、第５図、第６図は第４図を説明す
るのに用いるインパルス応答及びエコー波形を示す図、
第７図は本発明に用いる。／Ｔ了過化制御回路の一実施
例を示す図、第８図（ａ）（ｂ）はいずれもＪＴ等化器
の特性の測定結果を示す図である。 １・・・入力端子、２・・・Ｖ／ｆ等化ａ、３・・・Ｂ
Ｔ等化器、４・・・Ｖ／ｆ過等過料化制御器・・・出力
端子、６・・・ｖ／ｆ等化器出力端子、７・・・、／ｆ
過等化出力端子。 ° １３・・・減算器、１４・・・識別器、１５・・・
減算器、１６・・・比較器、１７・・・ディジタルシフ
トレジスタ、１８・・・乗算器、１９・・・可変係数器
、２０・・・可変係数器出力、２１・・・レベル検出器
％ ２２・・・比較器、２３・・・基準電圧源 代理人弁理士 薄 １）利 幸 寥 １１ｇ ０２４ ６ １１ Ｅ） １２１４１６１８２０タイム
スＯｖｈ 真５図 ｆｆ１５１ｆＬＨ１Ｊ ｉ４１」 ５ 負５囚 ’ｆｔｌす 手続補正書（方式） 事件の表示 昭和 ５６年特許願第 １８９３４１、発明の名称 線路等化４ 補１１ミをする者 ′５１θ’ＣＩ式会ン１ ［１立 製 作 所ＩＬ
表 古 −巳 ｆｆ１ 勝 茂代 理
人 補正の対象 明細書全文
Claims (1)
- ｌ 空き回線用の分岐タップを有する伝送線路を介して
ディジタル通信を行なう端末の線路等化器の構成におい
て、線路ＪＴ％性を補正するｖ’Ｔ等化器とこれに縦続
し分岐タップによるエコー分をとり除く自動等化器及び
これらが最適な等化配分で動作するように制御を行なう
制御回路により構成されたことを特徴とする線路等化器
。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56189341A JPS5892119A (ja) | 1981-11-27 | 1981-11-27 | 線路等化器 |
| US06/444,227 US4500999A (en) | 1981-11-27 | 1982-11-24 | Line equalizer |
| GB08233620A GB2112609B (en) | 1981-11-27 | 1982-11-25 | Line equalizer |
| CA000416321A CA1190613A (en) | 1981-11-27 | 1982-11-25 | Line equalizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56189341A JPS5892119A (ja) | 1981-11-27 | 1981-11-27 | 線路等化器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5892119A true JPS5892119A (ja) | 1983-06-01 |
Family
ID=16239709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56189341A Pending JPS5892119A (ja) | 1981-11-27 | 1981-11-27 | 線路等化器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4500999A (ja) |
| JP (1) | JPS5892119A (ja) |
| CA (1) | CA1190613A (ja) |
| GB (1) | GB2112609B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60187137A (ja) * | 1984-03-07 | 1985-09-24 | Fujitsu Ltd | 等化器制御方式 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60248031A (ja) * | 1984-05-24 | 1985-12-07 | Nec Corp | 自動等化器 |
| JPS60260222A (ja) * | 1984-06-07 | 1985-12-23 | Nec Corp | 適応可変スイツチトキヤパシタフイルタ |
| YU47270B (sh) * | 1986-10-31 | 1995-01-31 | Siemens Aktiengesellschaft Berlin I Minhen | Adaptivni korektor frekvencijskog domena za digitalne radio relejne sisteme |
| EP0467412A3 (en) * | 1990-07-20 | 1993-04-28 | Fujitsu Limited | Line equalizer for digital signals |
| US5517523A (en) * | 1993-06-16 | 1996-05-14 | Motorola, Inc. | Bridge-tap equalizer method and apparatus |
| US6044110A (en) * | 1996-08-15 | 2000-03-28 | Lsi Logic Corporation | Method and apparatus for transmission line equalization |
| US7894514B2 (en) * | 2005-09-29 | 2011-02-22 | Alcatel-Lucent Usa Inc. | Receiver techniques for wireless communication |
| JP4941515B2 (ja) * | 2009-07-02 | 2012-05-30 | 富士通株式会社 | 受信回路、オフセット調整方法、及び送受信システム |
| US9264187B1 (en) * | 2014-10-09 | 2016-02-16 | Intel Corporation | Measuring bit error rate during runtime of a receiver circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS518777B1 (ja) * | 1971-03-25 | 1976-03-19 | ||
| US3879664A (en) * | 1973-05-07 | 1975-04-22 | Signatron | High speed digital communication receiver |
| GB2036509B (en) * | 1978-10-27 | 1983-01-26 | Kokusai Denshin Denwa Co Ltd | Automatic phase and amplitude equalisation of fm signals |
| US4253184A (en) * | 1979-11-06 | 1981-02-24 | Bell Telephone Laboratories, Incorporated | Phase-jitter compensation using periodic harmonically related components |
| DE3000856A1 (de) * | 1980-01-11 | 1981-07-16 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Adaptive entzerrereinrichtung |
| US4422175A (en) * | 1981-06-11 | 1983-12-20 | Racal-Vadic, Inc. | Constrained adaptive equalizer |
-
1981
- 1981-11-27 JP JP56189341A patent/JPS5892119A/ja active Pending
-
1982
- 1982-11-24 US US06/444,227 patent/US4500999A/en not_active Expired - Lifetime
- 1982-11-25 GB GB08233620A patent/GB2112609B/en not_active Expired
- 1982-11-25 CA CA000416321A patent/CA1190613A/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60187137A (ja) * | 1984-03-07 | 1985-09-24 | Fujitsu Ltd | 等化器制御方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4500999A (en) | 1985-02-19 |
| GB2112609A (en) | 1983-07-20 |
| GB2112609B (en) | 1985-07-17 |
| CA1190613A (en) | 1985-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4349889A (en) | Non-recursive filter having adjustable step-size for each iteration | |
| US5157690A (en) | Adaptive convergent decision feedback equalizer | |
| US4539675A (en) | Echo canceller | |
| US8031765B1 (en) | Feedforward equalizer for DFE based detector | |
| US7203233B2 (en) | Adaptive coefficient signal generator for adaptive signal equalizers with fractionally-spaced feedback | |
| US7006564B2 (en) | Adaptive equalizer | |
| US5210774A (en) | Adaptive equalization system and method for equalizing a signal in a dce | |
| US4872184A (en) | Digital automatic line equalizer with means for controlling tap gains of transversal filter based on mean power of output from the filter | |
| US5517527A (en) | Adaptive equalizer for ISDN U-interface transceiver | |
| JP2008518561A (ja) | Ｄｏｃｓｉｓ２．０のためのｄｆｅからｆｆｅへの等化係数変換方法 | |
| KR19990077047A (ko) | 노이즈 임펄스 영향 감소 방법, 수신기, 및 전송기 | |
| US5880645A (en) | Analog adaptive equalizer with gain and filter correction | |
| US4520489A (en) | Decision feedback equalizing apparatus | |
| JPS5892119A (ja) | 線路等化器 | |
| GB1248639A (en) | Data transmission method and system | |
| EP0529585A2 (en) | Channel impulse response estimator for MLSE receiver for rapidly changing channels | |
| EP0122637B1 (en) | Automatic adaptive equalizer | |
| US6782043B1 (en) | Method and apparatus for estimating the length of a transmission line | |
| US8054873B2 (en) | Joint phased training of equalizer and echo canceller | |
| US5670916A (en) | Adaptive equalizer circuit including multiple equalizer units | |
| US6181791B1 (en) | Apparatus and method for reducing local interference in subscriber loop communication system | |
| US8040943B1 (en) | Least mean square (LMS) engine for multilevel signal | |
| AU634090B2 (en) | System for reproducing timing clock signal | |
| US8571095B2 (en) | Equalization filter and distortion compensating method | |
| JPH0330528A (ja) | 等化器及びその性能評価方法 |