JPS60260222A - 適応可変スイツチトキヤパシタフイルタ - Google Patents
適応可変スイツチトキヤパシタフイルタInfo
- Publication number
- JPS60260222A JPS60260222A JP59116929A JP11692984A JPS60260222A JP S60260222 A JPS60260222 A JP S60260222A JP 59116929 A JP59116929 A JP 59116929A JP 11692984 A JP11692984 A JP 11692984A JP S60260222 A JPS60260222 A JP S60260222A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- filter
- switched capacitor
- capacitor filter
- variable switched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
- H04L25/03885—Line equalisers; line build-out devices adaptive
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の属する技術分野）
本発明はスイッチ、キャパシタおよび演算増幅器（μ下
、オペアンプと称す）を有するスイッチトキャパシタフ
ィルタ（μ下、ＳＣＦ’と称す）に関し、特に、フィル
タ特性を可変できる適応可変８０Ｆに関する。
、オペアンプと称す）を有するスイッチトキャパシタフ
ィルタ（μ下、ＳＣＦ’と称す）に関し、特に、フィル
タ特性を可変できる適応可変８０Ｆに関する。
（従来技術）
適応可変ＳＣＦの代表的な応用例として、ディジタル伝
送路において用いられる自動線路等化器がある。ＳＣＦ
はＬＳＩ（大規模集積回路）化が容易でおるため、自動
線路等化器の小形化を目的として、８０Ｆを用いた１チ
ツプ自動線路等化器が、昭和５゛７年電子通信学会総合
全国大会′論文集の第５３４頁に所載の石川１本村、笹
用の論文［ＳＣＦ自動等化ＬＳＩの設計］に提案されて
いる。
送路において用いられる自動線路等化器がある。ＳＣＦ
はＬＳＩ（大規模集積回路）化が容易でおるため、自動
線路等化器の小形化を目的として、８０Ｆを用いた１チ
ツプ自動線路等化器が、昭和５゛７年電子通信学会総合
全国大会′論文集の第５３４頁に所載の石川１本村、笹
用の論文［ＳＣＦ自動等化ＬＳＩの設計］に提案されて
いる。
第１図（ａ）を参照すると、可変ＳＣＦは、演算増幅器
１と、キャパシタ２と、両端にスイッチ８１１ ｔ ”
１ｌｌＳ１ＢおよびＳ１４がそれぞれ慎続されたキャパ
シタ３１，３２．３３および３４’を並列接続した第１
のキャパシタ群３と１両端にスイッチＳ１□。
１と、キャパシタ２と、両端にスイッチ８１１ ｔ ”
１ｌｌＳ１ＢおよびＳ１４がそれぞれ慎続されたキャパ
シタ３１，３２．３３および３４’を並列接続した第１
のキャパシタ群３と１両端にスイッチＳ１□。
Ｓ Ｓ およびＳ１４がそれぞれ接続されたキャノく１
２？ １３ シタ４１，４２，４３および４４を並列接続した第２の
キャパシタ群４と、両端にスイッチＳ□１ｔＳ１２ｔＳ
およびＳ１４がそれぞれ接続されたキャノくシタ３ ５１．５２，５３および５４を並タリ接続した第３のキ
ャパシタ群５と、スイッチＳ０およびＳ２とから構成さ
れている。スイッチＳ、およびＳ２はそれぞれ第１図（
ｂ）に示すクロックφ、およびφ２により開閉し、クロ
ックφ１およびφ２が高レベルのときに両スイッチは閉
じ、低レベルのときに開く。クロックφ１およびφ２は
互いに高レベルの期間が恵なり合わない同一周期の信号
でめる。スイッチ８１１〜Ｓ はそれぞれ接続されたキ
ャノ（／夕を選択す４ るためのものであり、キャノ（シタの選択は、選択した
いキャパシタに接続されたスイッチに高レベルの選択信
号を供給してスイッチを閉じることにより行なう。この
ような、可変ＳＣＥ’により得られる可変特性は離散的
となるため、キャノくフタ選択切替時に大きな波形歪を
生じるという欠点があり、データ伝送における誤り率の
劣化の原因となる。例えば、２線式伝送では送信モード
と受信モードとが交互に行なわれるため、受信モード時
にレベル検出を行い、送信モード時（８ＣＦを用いたび
等化器未使用時）に各キャユくシタ群内のキャパシタの
選択切替えを行うことができる。このため、キャパシタ
選択切替え時に発生する波形歪の影響を受けない。しか
しながら、４線式伝送では送信モードと受信モードとが
同時に行なわれるため、８ＣＦ Ｊ７’等化器は常時使
用状態にあり、キャパシタ選択切替え時の波形歪の影響
を避けることができない。
２？ １３ シタ４１，４２，４３および４４を並列接続した第２の
キャパシタ群４と、両端にスイッチＳ□１ｔＳ１２ｔＳ
およびＳ１４がそれぞれ接続されたキャノくシタ３ ５１．５２，５３および５４を並タリ接続した第３のキ
ャパシタ群５と、スイッチＳ０およびＳ２とから構成さ
れている。スイッチＳ、およびＳ２はそれぞれ第１図（
ｂ）に示すクロックφ、およびφ２により開閉し、クロ
ックφ１およびφ２が高レベルのときに両スイッチは閉
じ、低レベルのときに開く。クロックφ１およびφ２は
互いに高レベルの期間が恵なり合わない同一周期の信号
でめる。スイッチ８１１〜Ｓ はそれぞれ接続されたキ
ャノ（／夕を選択す４ るためのものであり、キャノ（シタの選択は、選択した
いキャパシタに接続されたスイッチに高レベルの選択信
号を供給してスイッチを閉じることにより行なう。この
ような、可変ＳＣＥ’により得られる可変特性は離散的
となるため、キャノくフタ選択切替時に大きな波形歪を
生じるという欠点があり、データ伝送における誤り率の
劣化の原因となる。例えば、２線式伝送では送信モード
と受信モードとが交互に行なわれるため、受信モード時
にレベル検出を行い、送信モード時（８ＣＦを用いたび
等化器未使用時）に各キャユくシタ群内のキャパシタの
選択切替えを行うことができる。このため、キャパシタ
選択切替え時に発生する波形歪の影響を受けない。しか
しながら、４線式伝送では送信モードと受信モードとが
同時に行なわれるため、８ＣＦ Ｊ７’等化器は常時使
用状態にあり、キャパシタ選択切替え時の波形歪の影響
を避けることができない。
（発明の目的）
本発明の目的は上述の欠点全除去した適応可変スイッチ
トキャパシタフィルタを提供することにある。
トキャパシタフィルタを提供することにある。
（発明の構成）
本発明のフィルタは、入力端子と、出力端子と。
それぞれ制動信号に基づいて複数のキャパシタのうちの
少なくとも１′）が選択され選択された該キャパシタに
対応してフィルタ特性が変化し！￥ｉ１記入力輸入力端
子力信号が眸見られる第１および第２の可変スイッチト
キャパシタフィルタと、閉状態で前記第１の可変スイッ
テトキャパシタフィルタからの第１の出力信号管直接ま
たはサンプルホールド手段を介して前記出力端子に伝送
し開状態で該第１の出力信号を遮断する第１のスイッチ
ング手段と、閉状態で前記第２の可変スイッチトキャパ
シタフィルタからの第２の出力信号を直接または前記サ
ンプルホールド手段を介して前記出力端子に伝送し開状
態で該！Ｊ２の出力信号を遮断する第２のスイッチング
手段とを備え、１１記第１の可変スイッチトキャパシタ
フイルタの前記キャノ（シタの選択は前記第１および第
２のスイッチング手段がそれぞれ開および閉状態のとき
に行ない、前記＄２の可変スイッチトキャパシタフイル
タの前記キャパシタの選択は前記第１および第２のスイ
ッチング手段がそれぞれ閉および開状態のときに行なう
。
少なくとも１′）が選択され選択された該キャパシタに
対応してフィルタ特性が変化し！￥ｉ１記入力輸入力端
子力信号が眸見られる第１および第２の可変スイッチト
キャパシタフィルタと、閉状態で前記第１の可変スイッ
テトキャパシタフィルタからの第１の出力信号管直接ま
たはサンプルホールド手段を介して前記出力端子に伝送
し開状態で該第１の出力信号を遮断する第１のスイッチ
ング手段と、閉状態で前記第２の可変スイッチトキャパ
シタフィルタからの第２の出力信号を直接または前記サ
ンプルホールド手段を介して前記出力端子に伝送し開状
態で該！Ｊ２の出力信号を遮断する第２のスイッチング
手段とを備え、１１記第１の可変スイッチトキャパシタ
フイルタの前記キャノ（シタの選択は前記第１および第
２のスイッチング手段がそれぞれ開および閉状態のとき
に行ない、前記＄２の可変スイッチトキャパシタフイル
タの前記キャパシタの選択は前記第１および第２のスイ
ッチング手段がそれぞれ閉および開状態のときに行なう
。
（実施例）
次に本発明について図面を参照して詳細に説明する。
第２図（ａ）は本発明の一実施例を示す図である。
本実施例は１．入力端子１０１と、出力端子１０４と、
それぞれ制御信号に基づいて複数のキャパシタのうちの
少なくとも１つが選択され選択された該キャパシタに対
応してフィルタ特性が変化し入力端子１０１から入力信
号が与えられる第１および第２の可変スイッチトキャパ
シタフイルタ１０２および１０３と、閉状態で第ｌの可
変スイッチトキャパシタフィルタ１０２からの第１の出
力信号を出力端子１０４に伝送し開状態で該第１の出力
信号を遮断するスイッチＳＡと、閉状態で第２の可変ス
イッチトキャパシタフイルタ１０３からの第２の出力（
Ｗ号を出力端子１０４に伝送し開状態で該第２の出力信
号を遮断するスイッチＳＢとから構成される。
それぞれ制御信号に基づいて複数のキャパシタのうちの
少なくとも１つが選択され選択された該キャパシタに対
応してフィルタ特性が変化し入力端子１０１から入力信
号が与えられる第１および第２の可変スイッチトキャパ
シタフイルタ１０２および１０３と、閉状態で第ｌの可
変スイッチトキャパシタフィルタ１０２からの第１の出
力信号を出力端子１０４に伝送し開状態で該第１の出力
信号を遮断するスイッチＳＡと、閉状態で第２の可変ス
イッチトキャパシタフイルタ１０３からの第２の出力（
Ｗ号を出力端子１０４に伝送し開状態で該第２の出力信
号を遮断するスイッチＳＢとから構成される。
ここで、フィルタ１０２および１０３は第１図（ａ）と
同様の回路構成を有する。スイッチＳＡおよびＳＢはそ
れぞれ第２図（ｂ）に示す信号φえおよびφ８により開
閉し、信号φいおよびφ８が高レベルのときに閉じ、低
レベルのとき開く。スイッチ８□１〜Ｓ□、によるフィ
ルタ１０２内のキャパシタの選択はスイッチＳＡが開状
態のとき行なわれ、スイッチ８□１〜Ｓ１４ によるフ
ィルタ１０３内のキャパシタの選択はスイッチＳＢが開
状態のとき行なわれる。すなわち、キャパシタ選択切替
えによる過度現象は出力端子１０４には現われない。
同様の回路構成を有する。スイッチＳＡおよびＳＢはそ
れぞれ第２図（ｂ）に示す信号φえおよびφ８により開
閉し、信号φいおよびφ８が高レベルのときに閉じ、低
レベルのとき開く。スイッチ８□１〜Ｓ□、によるフィ
ルタ１０２内のキャパシタの選択はスイッチＳＡが開状
態のとき行なわれ、スイッチ８□１〜Ｓ１４ によるフ
ィルタ１０３内のキャパシタの選択はスイッチＳＢが開
状態のとき行なわれる。すなわち、キャパシタ選択切替
えによる過度現象は出力端子１０４には現われない。
第３図は本発明を自動線路等化部に適用したときの一例
を示す図である。本等化器は、折り逐えし除去用プレフ
ィルタと、第１図（ａ）と同様の回路構成を有し線路損
失を等化する自動等化部（Ｊ７ＡＧＣ）１０８および１
０９と、それぞれ第３図（ｂ）の信号φ、およびφ８で
開閉制御されるスイッチＳＡおよびＳＢと、サンプルホ
ールド回路１０７と、波形整形を行ないデータの符号量
干渉を小さくするためのロールオフフィルタ１０６とか
ら構成される。自動等化部１０８および１０９の一部を
構成するキャパシタを選択切替えすることにより特性可
変を行う。スイッチＳＡおよびスイッチＳＢの動作は第
２図（ａ）のスイッチＳＡおよびＳＢと同じである。本
等化器の動作のタイミングを示す第３図（ｂ）を参照す
ると、等化部１０８および１０９の出力はキャパシタ選
択切替え後に大きな変動が生じいるが、これらはサンプ
ルホールド回路１・０７の出力には取り出されない。す
なわち、変動が十分に収束したあと対応するスイッチが
閉しる・ （ 第４図は信号生成回路と第３図スイッチＳＡおよびＳＢ
とサンプヶホールド（ロ）路１０７の詳細を示す図で
ある。スイッチＳＡはキャパシタ４００゜スイッチＳ□
□□およびＳ工２□ で構成され、スイッチＳＢはキャ
パシタ４０１．スイッチＳ１□、およびＳ□２２で構成
される。信号生成回路１１０は、信号φ□、φ２．φ、
およびφ８が入力され論理和ゲート２００および２０１
からそれぞれ信号φ、１□およびφ１１２を、論理積ゲ
ー）３００および３０１がらそれぞれ信号φ およびφ
□２２ を出方する。すなゎ２１ ち、信号φＡおよびφ３が高レベルのときはφ１１□＝
φ φ ＝φ φ ＝φおよびφ１□２＝φ２となり信
号ｉｔ 、１１！ １’ １２１ ２ φ□およびφ８が低レベルのときはφ□□、＝（高レベ
ル）、φ□０． ＝ （高レベル）、φ、２□−（低レ
ベル）およびφ１□２＝（低レベル）となる。スイッチ
ＳＳ２．Ｓ０１□、Ｓ１□２９Ｓ１２１および８□２□
はそれぞれ信号φ１゜φ２．φ１□□、φ□１２．φ１
２１ およびφ１２□により開閉制御される。
を示す図である。本等化器は、折り逐えし除去用プレフ
ィルタと、第１図（ａ）と同様の回路構成を有し線路損
失を等化する自動等化部（Ｊ７ＡＧＣ）１０８および１
０９と、それぞれ第３図（ｂ）の信号φ、およびφ８で
開閉制御されるスイッチＳＡおよびＳＢと、サンプルホ
ールド回路１０７と、波形整形を行ないデータの符号量
干渉を小さくするためのロールオフフィルタ１０６とか
ら構成される。自動等化部１０８および１０９の一部を
構成するキャパシタを選択切替えすることにより特性可
変を行う。スイッチＳＡおよびスイッチＳＢの動作は第
２図（ａ）のスイッチＳＡおよびＳＢと同じである。本
等化器の動作のタイミングを示す第３図（ｂ）を参照す
ると、等化部１０８および１０９の出力はキャパシタ選
択切替え後に大きな変動が生じいるが、これらはサンプ
ルホールド回路１・０７の出力には取り出されない。す
なわち、変動が十分に収束したあと対応するスイッチが
閉しる・ （ 第４図は信号生成回路と第３図スイッチＳＡおよびＳＢ
とサンプヶホールド（ロ）路１０７の詳細を示す図で
ある。スイッチＳＡはキャパシタ４００゜スイッチＳ□
□□およびＳ工２□ で構成され、スイッチＳＢはキャ
パシタ４０１．スイッチＳ１□、およびＳ□２２で構成
される。信号生成回路１１０は、信号φ□、φ２．φ、
およびφ８が入力され論理和ゲート２００および２０１
からそれぞれ信号φ、１□およびφ１１２を、論理積ゲ
ー）３００および３０１がらそれぞれ信号φ およびφ
□２２ を出方する。すなゎ２１ ち、信号φＡおよびφ３が高レベルのときはφ１１□＝
φ φ ＝φ φ ＝φおよびφ１□２＝φ２となり信
号ｉｔ 、１１！ １’ １２１ ２ φ□およびφ８が低レベルのときはφ□□、＝（高レベ
ル）、φ□０． ＝ （高レベル）、φ、２□−（低レ
ベル）およびφ１□２＝（低レベル）となる。スイッチ
ＳＳ２．Ｓ０１□、Ｓ１□２９Ｓ１２１および８□２□
はそれぞれ信号φ１゜φ２．φ１□□、φ□１２．φ１
２１ およびφ１２□により開閉制御される。
したがって、信号φえが高レベルのとき等化部１０８の
出力がサンプルされ、等化部１０９の出力は単にキャパ
シタ４０１に蓄えられるだけである。信号φ８が高レベ
ルのときはこの逆となる。
出力がサンプルされ、等化部１０９の出力は単にキャパ
シタ４０１に蓄えられるだけである。信号φ８が高レベ
ルのときはこの逆となる。
（発明の効果）
以上、本発明には、キャパシタ選択切替え時に生じる過
渡現象の影響を除去できるという効果がある。
渡現象の影響を除去できるという効果がある。
第１図は本発明に用いる可変スイッチトキャパシタフィ
ルタを説明するための□□□、第２図は本発明の一実施
例を説明するだめの図、第３図は本発明の一応用例を説
明するための図および第４図は第３図の一部の詳細を示
す図である。 図において、１・・・用演算増幅器、２，３１〜３４゜
４１〜４４．５１〜５４，４００，４０１・・・・・・
キャパシタ、３、４．５・・・・・・キャパシタ群、１
ｏ１・・・・・・入力端子、１０２．１０３ ・・・・
・・可変スイッチトキャパシタフイ／’夕、１０４・・
・・・・出力端子、１０５・・・・・・プレフィルタ、
１ｏ６・旧・・ロールオフフィルタ、１０８゜１０９・
・・・−・等化部、１１０・・団−信号生成回路、２０
０、２０１・・・・・・論理和ゲート、３００，３０１
・・・・・・論理積ゲート。 を奴ノ 黛４梠
ルタを説明するための□□□、第２図は本発明の一実施
例を説明するだめの図、第３図は本発明の一応用例を説
明するための図および第４図は第３図の一部の詳細を示
す図である。 図において、１・・・用演算増幅器、２，３１〜３４゜
４１〜４４．５１〜５４，４００，４０１・・・・・・
キャパシタ、３、４．５・・・・・・キャパシタ群、１
ｏ１・・・・・・入力端子、１０２．１０３ ・・・・
・・可変スイッチトキャパシタフイ／’夕、１０４・・
・・・・出力端子、１０５・・・・・・プレフィルタ、
１ｏ６・旧・・ロールオフフィルタ、１０８゜１０９・
・・・−・等化部、１１０・・団−信号生成回路、２０
０、２０１・・・・・・論理和ゲート、３００，３０１
・・・・・・論理積ゲート。 を奴ノ 黛４梠
Claims (1)
- 入力端子と、出力端子と、それぞれ制御信号に基づいて
複数のキャパシタのうちの少なくとも１つが選択され選
択された該キャパシタに対応してフィルタ特性が変化し
前記入力端子から入力信号が与えられる第１および第２
の可変スイッチトキャパシタフィルタと、閉状態で前記
第１の可変スイッチトキャパシタフィルタからの第１の
出力信号を直接またはサンプルホールド手段を介して前
記出力端子に伝送し開状態で該第１の出力信号を遮断す
る第１のスイッチング手段と、閉状態で前記第２の可変
スイッチトキャパシタフイルタからの第２の出力信号を
直接または前記サンプルホールド手段を介して前記出力
端子に伝送し開状態で該第２の出力信号を遮断する第２
のスイッチング手段とを備え、前記第１の可変スイッチ
トキャパシタフィルタの前記キャパシタの選択は前記第
１および第２のスイッチング手段がそれぞれ開および閉
状態のときに行ない、前記第うの可変スイッチトキャパ
シタフィルタの前記キャパシタの選択は前記第１および
第２°のスイッチング手段がそれぞれ閉および開状態の
ときに行なうことを特徴とする適応可変スイッチトキャ
パシタフイルタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59116929A JPS60260222A (ja) | 1984-06-07 | 1984-06-07 | 適応可変スイツチトキヤパシタフイルタ |
| DE8585106958T DE3586015D1 (de) | 1984-06-07 | 1985-06-05 | Filter mit geschalteten kapazitaeten und regelbarer filtercharakteristik. |
| EP85106958A EP0164108B1 (en) | 1984-06-07 | 1985-06-05 | Variable switched-capacitor filter capable of changing the filter characteristic thereof |
| US06/742,156 US4607231A (en) | 1984-06-07 | 1985-06-06 | Variable switched-capacitor filter capable of changing the filter characteristic thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59116929A JPS60260222A (ja) | 1984-06-07 | 1984-06-07 | 適応可変スイツチトキヤパシタフイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60260222A true JPS60260222A (ja) | 1985-12-23 |
| JPH0244416B2 JPH0244416B2 (ja) | 1990-10-03 |
Family
ID=14699181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59116929A Granted JPS60260222A (ja) | 1984-06-07 | 1984-06-07 | 適応可変スイツチトキヤパシタフイルタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4607231A (ja) |
| EP (1) | EP0164108B1 (ja) |
| JP (1) | JPS60260222A (ja) |
| DE (1) | DE3586015D1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0793553B2 (ja) * | 1983-11-18 | 1995-10-09 | 株式会社日立製作所 | スイッチド・キャパシタ・フィルタ |
| JPS61198909A (ja) * | 1985-02-28 | 1986-09-03 | Nec Corp | スイツチトキヤパシタ自動線路等化器 |
| IT1186377B (it) * | 1985-11-20 | 1987-11-26 | Sgs Microelettronica Spa | Dispositivo per minimizzare le capacita' parassite di giunzione di un transistor pnp verticale a collettore isolato |
| US4805126A (en) * | 1985-11-26 | 1989-02-14 | Rodems James D | Electronic compensation network |
| US4849662A (en) * | 1986-04-14 | 1989-07-18 | Crystal Semiconductor Corporation | Switched-capacitor filter having digitally-programmable capacitive element |
| JP2726413B2 (ja) * | 1986-12-25 | 1998-03-11 | 株式会社東芝 | 振幅比較回路 |
| JP2592449B2 (ja) * | 1987-02-27 | 1997-03-19 | 株式会社日立製作所 | 波形等化器 |
| FR2623670B1 (fr) * | 1987-11-24 | 1990-03-09 | Trt Telecom Radio Electr | Circuit analogique pour modem en bande de base |
| FI84539C (fi) * | 1990-02-08 | 1991-12-10 | Telenokia Oy | Basstation foer ett radiosystem. |
| FI84540C (fi) * | 1990-02-08 | 1991-12-10 | Telenokia Oy | Foerfarande och anordning foer identifiering av en oevervakningssignal pao basstationen i ett radiotelefonsystem. |
| DE4127501A1 (de) * | 1990-09-07 | 1992-03-12 | Telefunken Systemtechnik | Verfahren zur erkennung der frequenzablage bei digitalen nachrichtenuebertragungen |
| FI86935C (fi) * | 1991-03-21 | 1992-10-26 | Telenokia Oy | Foerfarande foer identifiering av en oevervakningssignal pao basstation i radiotelefonsystemet |
| US5604458A (en) * | 1993-02-05 | 1997-02-18 | Yozan Inc. | Scaler circuit |
| JP3023434B2 (ja) * | 1993-02-05 | 2000-03-21 | 株式会社鷹山 | スケーラ回路 |
| GB9302881D0 (en) * | 1993-02-12 | 1993-03-31 | Pilkington Micro Electronics | Programmable switched capacitor circuit |
| US5844941A (en) * | 1995-07-20 | 1998-12-01 | Micro Linear Corporation | Parallel adaptive equalizer circuit |
| US5805006A (en) * | 1997-04-28 | 1998-09-08 | Marvell Technology Group, Ltd. | Controllable integrator |
| US6169764B1 (en) * | 1998-03-19 | 2001-01-02 | Plato Labs, Inc. | Analog adaptive line equalizer |
| GB2360427B (en) * | 2000-03-14 | 2004-02-04 | Power X Ltd | Data transmission driver device |
| EP1447950A1 (en) * | 2003-02-14 | 2004-08-18 | Vrije Universiteit Brussel | Low voltage adaptive equalizer |
| US20060087287A1 (en) * | 2004-10-27 | 2006-04-27 | Maxwell Technologies, Inc. | Voltage monitoring for connected electrical energy storage cells |
| US7656226B2 (en) * | 2006-03-31 | 2010-02-02 | Intel Corporation | Switched capacitor equalizer with offset voltage cancelling |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH625373A5 (ja) * | 1978-12-18 | 1981-09-15 | Centre Electron Horloger | |
| JPS5892119A (ja) * | 1981-11-27 | 1983-06-01 | Hitachi Ltd | 線路等化器 |
-
1984
- 1984-06-07 JP JP59116929A patent/JPS60260222A/ja active Granted
-
1985
- 1985-06-05 DE DE8585106958T patent/DE3586015D1/de not_active Expired - Fee Related
- 1985-06-05 EP EP85106958A patent/EP0164108B1/en not_active Expired
- 1985-06-06 US US06/742,156 patent/US4607231A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0164108A3 (en) | 1988-01-07 |
| US4607231A (en) | 1986-08-19 |
| JPH0244416B2 (ja) | 1990-10-03 |
| DE3586015D1 (de) | 1992-06-17 |
| EP0164108A2 (en) | 1985-12-11 |
| EP0164108B1 (en) | 1992-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60260222A (ja) | 適応可変スイツチトキヤパシタフイルタ | |
| EP0483945B1 (en) | Analog acquisition system including a high speed timing generator | |
| JPS6276310A (ja) | 低域通過フィルタ | |
| CA2047557A1 (en) | Received data adjusting device | |
| EP0114475B1 (en) | Improvements in or relating to sample-and-hold circuits | |
| JPS6162241A (ja) | スイツチトキヤパシタ自動線路等化器 | |
| JPS62118644A (ja) | 高速アナログ・エコ−・キヤンセラ− | |
| CN111683025B (zh) | 一种均衡器参数调试方法及设备、介质 | |
| AU6003500A (en) | Optical regenerator for high bit-rate otdm signals | |
| US5251238A (en) | Circuit arrangement and method for the regeneration and synchronization of a digital signal | |
| JPH0324087B2 (ja) | ||
| US5568070A (en) | Multiplexer w/ selective switching for external signals | |
| US4342927A (en) | CMOS Switching circuit | |
| US5446728A (en) | Method and arrangement for use in the elimination of echoes in a subscriber line circuit | |
| JPS5870298A (ja) | チヤネルボコ−ダ方式による通話伝送装置 | |
| EP0167234B1 (en) | An adaptive hybrid | |
| US5565803A (en) | Digital input threshold switching circuit | |
| US3413418A (en) | Time-division multiplex telephone system with insertion loss equalization | |
| Nakayama et al. | A single-chip SC line equalizer system for full duplex multi-bit rate digital transmission | |
| SU1279080A2 (ru) | Передающее устройство дл системы св зи статистического уплотнени | |
| GB1395944A (en) | Adaptive equalizer | |
| Zhang et al. | A generalized structure of blind adaptive frequency-shift filter for signal extraction | |
| SU1256211A2 (ru) | Устройство дл синхронного накоплени кодовых комбинаций двоичных сигналов | |
| SU1145461A1 (ru) | Дискретный заградительный фильтр | |
| Shnidman | Optimum phase equalization of filters for digital signals |