JPS585040A - 時分割双方向伝送の受信回路方式 - Google Patents
時分割双方向伝送の受信回路方式Info
- Publication number
- JPS585040A JPS585040A JP10225581A JP10225581A JPS585040A JP S585040 A JPS585040 A JP S585040A JP 10225581 A JP10225581 A JP 10225581A JP 10225581 A JP10225581 A JP 10225581A JP S585040 A JPS585040 A JP S585040A
- Authority
- JP
- Japan
- Prior art keywords
- input
- transmission
- receiving circuit
- signal
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Bidirectional Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は時分割双方向伝送の受信回路方式に関するもの
である。本発明は電話加入者線における双方向時分割伝
送装置に利用することができる。
である。本発明は電話加入者線における双方向時分割伝
送装置に利用することができる。
従来の時分割双方向伝送の送信受信回路方式を第１図に
示す。第１図において、１は送信信号入力端子、２は送
信クロック信号入力端子、３は送信回路、４は整合終端
抵抗、５は送信回路出力部。
示す。第１図において、１は送信信号入力端子、２は送
信クロック信号入力端子、３は送信回路、４は整合終端
抵抗、５は送信回路出力部。
６はトランス、７は伝送回路、８はスイッチ、９は受信
回路、 １０は可変減衰器、１１は等化増幅器、１２
は自動利得制御部、１３は時定数回路。
回路、 １０は可変減衰器、１１は等化増幅器、１２
は自動利得制御部、１３は時定数回路。
１４は受信等化信号出力端子、１５は送信受信制御信号
の如く構成されており、送信時には送信受信制御信号１
５の送信指示命令により、送信信号入力端子１より送信
信号は送信回路３よジ伝送線路７に送出されるが、送信
回路出力部５に接続されているスイッチ８は開くので送
信信号は受信回路９には入力されない。受信時には送信
受信制御信号１５の受信指示命令により送信信号入力端
子１の送信信号は無信号となって＄−先送信回路３の出
力は零レベルとなり、スイッチ８は閉じるので伝送線路
７よりの受信信号は送信回路出方部５から受信回路９に
入力され等化増幅されて受信等化信号出力端子１４に出
力される。
の如く構成されており、送信時には送信受信制御信号１
５の送信指示命令により、送信信号入力端子１より送信
信号は送信回路３よジ伝送線路７に送出されるが、送信
回路出力部５に接続されているスイッチ８は開くので送
信信号は受信回路９には入力されない。受信時には送信
受信制御信号１５の受信指示命令により送信信号入力端
子１の送信信号は無信号となって＄−先送信回路３の出
力は零レベルとなり、スイッチ８は閉じるので伝送線路
７よりの受信信号は送信回路出方部５から受信回路９に
入力され等化増幅されて受信等化信号出力端子１４に出
力される。
しかしながら、第１図の回路ではスイッチ８が受信信号
の信号路に入っているために２例えばスイッチ８ｖｉ−
リレーの如くの機械式スイッチで構成する場合には高速
動作が難しく、ｌたアナログＩＣスイッチで構成する場
合には導通抵抗の凌動による受信信号のレベル変動や低
電源電圧動作での信号歪の発生等により受信信号の受信
等化特性を劣化させるような欠点があった。
の信号路に入っているために２例えばスイッチ８ｖｉ−
リレーの如くの機械式スイッチで構成する場合には高速
動作が難しく、ｌたアナログＩＣスイッチで構成する場
合には導通抵抗の凌動による受信信号のレベル変動や低
電源電圧動作での信号歪の発生等により受信信号の受信
等化特性を劣化させるような欠点があった。
本発明の目的は従来の技術の上記欠点を改善して受信回
路の受信等化特性を改善することにあり。
路の受信等化特性を改善することにあり。
その特徴は。
送信回路の出力端と、受信回路の入力端とが共通の伝送
路に接続され、該送信回路と受信回路とが送信受信制御
信号に従って時分割的に切換えられ、該受信回路が、入
力端に接続される可変減衰器と、その出力に接続され受
信等化信号出力端子に出力信号を提−供する等化増幅器
と、受信等化信号出力端子に３けるレベルに従って前記
可変減衰器の減衰量を制御する自動利得制御部とを有す
るごとき９時分割双方向伝送の受信回路方式において、
前記等化増幅器の出力と受信等化信号出力端子との間に
、第１人力及び第２人力ｔ−Ｗし該入力が前記送信受信
制御信号に従って切換えられる入力選択器がもうけられ
、前記第１人力は前記等化増幅器の出力に接続され、前
記第２人力は予じめ定められる電位に接続され、送信受
信制御信号の受信指示期間には第１人力が選択され送信
指示期間には第２人力が選択されるごとき時分割双方向
伝送の受信回路方式にある。以下図面により実施例を説
明する。
路に接続され、該送信回路と受信回路とが送信受信制御
信号に従って時分割的に切換えられ、該受信回路が、入
力端に接続される可変減衰器と、その出力に接続され受
信等化信号出力端子に出力信号を提−供する等化増幅器
と、受信等化信号出力端子に３けるレベルに従って前記
可変減衰器の減衰量を制御する自動利得制御部とを有す
るごとき９時分割双方向伝送の受信回路方式において、
前記等化増幅器の出力と受信等化信号出力端子との間に
、第１人力及び第２人力ｔ−Ｗし該入力が前記送信受信
制御信号に従って切換えられる入力選択器がもうけられ
、前記第１人力は前記等化増幅器の出力に接続され、前
記第２人力は予じめ定められる電位に接続され、送信受
信制御信号の受信指示期間には第１人力が選択され送信
指示期間には第２人力が選択されるごとき時分割双方向
伝送の受信回路方式にある。以下図面により実施例を説
明する。
第２図は本発明の実施例であって、２１は送信信号入力
端子、２２は送信クロック信号入力端子。
端子、２２は送信クロック信号入力端子。
２３は送信回路、２４は整合終端抵抗、２５は送信回路
出力部、２６はトランス、２７は伝送線路。
出力部、２６はトランス、２７は伝送線路。
２８は受信回路、２９は可変減衰器、 ３０は等化増
幅器、３１は入力選択増幅器、３２は第１正相入力、３
３は第２正相入力、３４は自動利得制御部、３５は時定
数回路、３６は受信等化信号出力端子、３７は送信受信
制御信号である。
幅器、３１は入力選択増幅器、３２は第１正相入力、３
３は第２正相入力、３４は自動利得制御部、３５は時定
数回路、３６は受信等化信号出力端子、３７は送信受信
制御信号である。
時分割双方向伝送では、１組の伝送線路を時分割で送信
及び受信を繰り返して使用する。第２図の信号の流れを
説明すると、送信信号入力端子２１ に入力された送信
信号は送信クロック信号入力端子２２の送信クロック信
号によって整形され。
及び受信を繰り返して使用する。第２図の信号の流れを
説明すると、送信信号入力端子２１ に入力された送信
信号は送信クロック信号入力端子２２の送信クロック信
号によって整形され。
低インピーダンス出力の送信回路２３から整合終端抵抗
２４を経てトランス２６に送られ伝送線路２７ に送出
される〇一方伝送線路２７より送られてくる受信信号は
、トランス２６を経て送信回路出力部２５で分岐されて
受信回路２８に入力される。受信回路２８では伝送線路
２７による信号の減衰を補償するため自動利得制御系を
構成しており、受信信号の振幅を検出して振幅大なる時
には。
２４を経てトランス２６に送られ伝送線路２７ に送出
される〇一方伝送線路２７より送られてくる受信信号は
、トランス２６を経て送信回路出力部２５で分岐されて
受信回路２８に入力される。受信回路２８では伝送線路
２７による信号の減衰を補償するため自動利得制御系を
構成しており、受信信号の振幅を検出して振幅大なる時
には。
自動利得制御部３４の内の時定数回路３５ヲ充電させて
可変減衰器２９の減衰量を大きくして等化増幅器３０に
送り込むこと・、・ζよって受信回路２８の利得を下げ
、振幅小なる時には時定数回路３５を放電させて可変減
衰器２９の減衰量を小さくし受信回路２８の利得を上げ
ることによって、受信等化信号出力端子３６の信号レベ
ルを常に一定にする。
可変減衰器２９の減衰量を大きくして等化増幅器３０に
送り込むこと・、・ζよって受信回路２８の利得を下げ
、振幅小なる時には時定数回路３５を放電させて可変減
衰器２９の減衰量を小さくし受信回路２８の利得を上げ
ることによって、受信等化信号出力端子３６の信号レベ
ルを常に一定にする。
送信時を考えると、前述した如く送信信号は送信クロッ
ク信号に従って送信回路２３より整合終端抵抗２４．ト
ランス２６を経て伝送線路２７に送出される。それと同
時に送信回路出力部２５ より受信回路２８にも送信信
号が入力される。一般に受信時には受信信号は伝送線路
損失によって微少レベル信号となっており、受信回路２
８は自動利得制御部３２によって高利得に保持されてい
る。
ク信号に従って送信回路２３より整合終端抵抗２４．ト
ランス２６を経て伝送線路２７に送出される。それと同
時に送信回路出力部２５ より受信回路２８にも送信信
号が入力される。一般に受信時には受信信号は伝送線路
損失によって微少レベル信号となっており、受信回路２
８は自動利得制御部３２によって高利得に保持されてい
る。
このような状態の時大レベルの送信信号が入力されると
、受信回路２８は入力選択増幅器３１が無いと、自動利
得制御部３４の内の時定数回路３５が一般に充電時定数
が小さいために、すばやく応答し受信回路２８の利得を
下げてしまう。ところが逆に時定数７回路３５の放電時
定数は一般に大きいため、送信から受信に切替わった時
受信信号レベルが小はいにもかかわらず、受信回路２８
の利得は急には大きくなれず受信信号の正しい等化が行
われないことになる。そこで一種の演算増幅器でその入
力部を多数所有し、各入力を制御信号によって選択切替
え制御するような１例えば逆相入力を１個、正相入力を
２個持ち、２つ諷正相入カの各々の定電流源部を制御し
て導通または非導通とすることによって、２つの正相入
力のうちの１つを選択するような入力選択器である入力
選択増幅器３１を導入すると、該入力選択増幅器３１は
送信受信制御信号３７によって制御され、送信指示命令
がくると該入力選択増幅器３１の受信回路制御信号入力
である第２正相入力が選択出力され。
、受信回路２８は入力選択増幅器３１が無いと、自動利
得制御部３４の内の時定数回路３５が一般に充電時定数
が小さいために、すばやく応答し受信回路２８の利得を
下げてしまう。ところが逆に時定数７回路３５の放電時
定数は一般に大きいため、送信から受信に切替わった時
受信信号レベルが小はいにもかかわらず、受信回路２８
の利得は急には大きくなれず受信信号の正しい等化が行
われないことになる。そこで一種の演算増幅器でその入
力部を多数所有し、各入力を制御信号によって選択切替
え制御するような１例えば逆相入力を１個、正相入力を
２個持ち、２つ諷正相入カの各々の定電流源部を制御し
て導通または非導通とすることによって、２つの正相入
力のうちの１つを選択するような入力選択器である入力
選択増幅器３１を導入すると、該入力選択増幅器３１は
送信受信制御信号３７によって制御され、送信指示命令
がくると該入力選択増幅器３１の受信回路制御信号入力
である第２正相入力が選択出力され。
例えば受信回路制御信号として相対的な零レベルを設定
すれば該入力選択増幅器３１の出方は零レベルとなり、
受信指示命令がくると受信信号入力である第１正相入方
が選択出方される。従って送信時には送信回路出方部２
５より受信回路２８に入力された送信信号は自動利得制
御部３４に°は到”達できず、自動利得制御部３４の入
力は受信回路２８の入力レベルに関係なく常に零レベル
信号となジ、受信回路２８の利得はほぼ受信時に設定さ
れた値に保持され次の受信に備えることができる。
すれば該入力選択増幅器３１の出方は零レベルとなり、
受信指示命令がくると受信信号入力である第１正相入方
が選択出方される。従って送信時には送信回路出方部２
５より受信回路２８に入力された送信信号は自動利得制
御部３４に°は到”達できず、自動利得制御部３４の入
力は受信回路２８の入力レベルに関係なく常に零レベル
信号となジ、受信回路２８の利得はほぼ受信時に設定さ
れた値に保持され次の受信に備えることができる。
一方受信時には、送信信号入力端子２１に入力される送
信信号は送信受信制御信号３７によって無信号に制御さ
れているため、送信回路２３の出力は零レベルであり、
また送信回路出方は低インピーダンスであるため、伝送
線路２７よりの受信信号はトランス２６を経て整合終端
抵抗２４でインピーダンス整合されて受信され、送信回
Ｎ−ｍカ部２５より受信回路２８ Ｖｃ入大刀れる。受
信時には入力選択増幅器３１は受信信号入力である第１
正相入力を選択出方するため、受信回路２８は自動利得
制御部ｇ部３４を含んだ正常なループを形成して受信動
作を行い、受信信号を正しく等化して受信等化信号出力
端子３６に出力する。
信信号は送信受信制御信号３７によって無信号に制御さ
れているため、送信回路２３の出力は零レベルであり、
また送信回路出方は低インピーダンスであるため、伝送
線路２７よりの受信信号はトランス２６を経て整合終端
抵抗２４でインピーダンス整合されて受信され、送信回
Ｎ−ｍカ部２５より受信回路２８ Ｖｃ入大刀れる。受
信時には入力選択増幅器３１は受信信号入力である第１
正相入力を選択出方するため、受信回路２８は自動利得
制御部ｇ部３４を含んだ正常なループを形成して受信動
作を行い、受信信号を正しく等化して受信等化信号出力
端子３６に出力する。
以上説明したように、実施例では時分割双方向伝送の送
信受信回路において、受信回路に入力選択増幅器を導入
することにより、送信回路出力部と受信回路入力部を直
結した状態で受信回路を構成しても送信時に受信回路の
制御利得の急変を阻止することができ、また受信信号の
信号路にスイッチ金倉まないので信号劣化を抑えること
ができ。
信受信回路において、受信回路に入力選択増幅器を導入
することにより、送信回路出力部と受信回路入力部を直
結した状態で受信回路を構成しても送信時に受信回路の
制御利得の急変を阻止することができ、また受信信号の
信号路にスイッチ金倉まないので信号劣化を抑えること
ができ。
さらに萱た入力選択増幅器は受信回路で使用する等化増
幅器等の他の増幅器と同一技術で達成できるため選択回
路を含む受信回路全体ｆ ＬＳＩ化できるという利点を
もっている。
幅器等の他の増幅器と同一技術で達成できるため選択回
路を含む受信回路全体ｆ ＬＳＩ化できるという利点を
もっている。
本発明は１時分割双方向伝送における受信回路に入力選
択増幅器を導入することによって、容易に信号劣化を抑
えた時分割双方向伝送の送信受信回路を構成でき１例え
ば加入者線の時分割双方向伝送装置に利用することがで
きる。
択増幅器を導入することによって、容易に信号劣化を抑
えた時分割双方向伝送の送信受信回路を構成でき１例え
ば加入者線の時分割双方向伝送装置に利用することがで
きる。
第１図は従来の時分割双方向伝送の送信受信回路の構成
図、第２図は本発明による時分割双方向伝送システムの
構成図である。各図において、ｌは送信信号入力端子、
２は送信クロック信号久方端子、３は送信回路、４は整
合終端抵抗、５は送信回路出力部、６はトランス、７は
伝送線路、８はスイッチ、９は受信回路、 １０は可
変減衰器。 １１ は等化増幅器、１２は自動利得制御部、１３は時
定数回路、 １４は受信等化信号出力端子、１５は送
信受信制御信号、２１は送信信号入力端子。 ２２は送信クロック信号入力端子、２３は送信回路、２
４は整合終端抵抗、２５は送信回路出方部。 ２６はトランス、２７は伝送線路、２８／ｌｉ受信回路
。 ２９は可変減衰器、３０は等化増幅器、３１は入力選択
増幅器、３２は第１正相入力、３３は第２正相入力、３
４は自動利得制御部、３５は時定数回路、３６は受信等
化信号出力端子、３７は送信受信制御信号である。 手続補正書（自発） 昭和５１年４月１日 特許庁長官 島 １）春 樹 殿 １、事件の表示 昭和５６年特 許顕部１０２２５５号 ２、発明の名称 時分割双方向伝送の受信回路方式 ３、補正をする者 事件との関係 特許出願人 名 称 （０２９）沖電気工業株式会社（他１名） （２）明細書第６頁第１８〜１９行の「自動利得制御部
３２」を「自動利得制御部３４」と補正する。 （３）同第１０頁第１〜２行の「時分割双方向伝送シス
テム」を「時分割双方向伝送の送信受信回路」と補正す
る。 以上
図、第２図は本発明による時分割双方向伝送システムの
構成図である。各図において、ｌは送信信号入力端子、
２は送信クロック信号久方端子、３は送信回路、４は整
合終端抵抗、５は送信回路出力部、６はトランス、７は
伝送線路、８はスイッチ、９は受信回路、 １０は可
変減衰器。 １１ は等化増幅器、１２は自動利得制御部、１３は時
定数回路、 １４は受信等化信号出力端子、１５は送
信受信制御信号、２１は送信信号入力端子。 ２２は送信クロック信号入力端子、２３は送信回路、２
４は整合終端抵抗、２５は送信回路出方部。 ２６はトランス、２７は伝送線路、２８／ｌｉ受信回路
。 ２９は可変減衰器、３０は等化増幅器、３１は入力選択
増幅器、３２は第１正相入力、３３は第２正相入力、３
４は自動利得制御部、３５は時定数回路、３６は受信等
化信号出力端子、３７は送信受信制御信号である。 手続補正書（自発） 昭和５１年４月１日 特許庁長官 島 １）春 樹 殿 １、事件の表示 昭和５６年特 許顕部１０２２５５号 ２、発明の名称 時分割双方向伝送の受信回路方式 ３、補正をする者 事件との関係 特許出願人 名 称 （０２９）沖電気工業株式会社（他１名） （２）明細書第６頁第１８〜１９行の「自動利得制御部
３２」を「自動利得制御部３４」と補正する。 （３）同第１０頁第１〜２行の「時分割双方向伝送シス
テム」を「時分割双方向伝送の送信受信回路」と補正す
る。 以上
Claims (2)
- （１）送信回路の出力端と受信回路の入力端とが共通の
伝送路に接続され、該送信回路と受信回路とが送信受信
制御信号に従って時分割的に切換えられ、該受信回路が
、入力端に接続される可変減衰器と、その出力に接続さ
れ受信等化信号出力端子に出力信号を提供する等化増幅
器と、受信等化信号出力端子におけるレベルに従って前
記可変減衰器の減衰量を制御する自動利得制御部とを有
するごとき１時分割双方向伝送の受信回路方式に３いて
、前記等化増幅器の出力と受信等化信号出力端子との間
に、第１人力及び第２人力を有し該入力が前記送信受信
制御信号に従って切換えられる入力選択器がもうけられ
、前記第１人力は前記等化増幅器の出力に接続され、前
記第２人力は予じめ定められる電位に接続され、送信受
信ｆｌｔｌＪ ＃信号の受信指示期間には第１人力が選
択され送信指示期間には第２人力が選択されることを特
徴とする。 時分割双方向伝送の受信回路方式。 - （２）前記入力選択器が少なくとも２個の正相入力をも
つ演算増幅器であり、各正相入力が各々第１人力及び第
２人力であることを特徴とする特許請求の範囲第１項の
時分割双方向伝送の受信回路方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10225581A JPS585040A (ja) | 1981-07-02 | 1981-07-02 | 時分割双方向伝送の受信回路方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10225581A JPS585040A (ja) | 1981-07-02 | 1981-07-02 | 時分割双方向伝送の受信回路方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS585040A true JPS585040A (ja) | 1983-01-12 |
| JPS6354260B2 JPS6354260B2 (ja) | 1988-10-27 |
Family
ID=14322480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10225581A Granted JPS585040A (ja) | 1981-07-02 | 1981-07-02 | 時分割双方向伝送の受信回路方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS585040A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58123254A (ja) * | 1982-01-19 | 1983-07-22 | Nec Corp | 時分割方式双方向伝送装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009267943A (ja) * | 2008-04-28 | 2009-11-12 | Toshiba Corp | 鉄道車両用伝送装置及び鉄道車両用伝送システム |
-
1981
- 1981-07-02 JP JP10225581A patent/JPS585040A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58123254A (ja) * | 1982-01-19 | 1983-07-22 | Nec Corp | 時分割方式双方向伝送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6354260B2 (ja) | 1988-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5913153A (en) | Mobile station without a transmission/reception duplexer | |
| US3973089A (en) | Adaptive hybrid circuit | |
| US4554417A (en) | Tandem adaptive echo canceler arrangement | |
| JP3023705B2 (ja) | 予備チャンネル切替え装置および方法 | |
| JPS585040A (ja) | 時分割双方向伝送の受信回路方式 | |
| EP0298719B1 (en) | Loudspeaking telephone with a variable gain circuit | |
| US4065646A (en) | Power converter | |
| JPS60248031A (ja) | 自動等化器 | |
| US3875350A (en) | Self-balancing hybrid circuit | |
| US2319717A (en) | Transmission control in two-way signal wave transmission systems | |
| US4605822A (en) | Active equalization circuit | |
| USRE21835E (en) | D mitchell | |
| US2251276A (en) | Circuits for directionally controlling signal transmission in twoway signal transmission systems | |
| US1812169A (en) | Selective program service system | |
| JP4180943B2 (ja) | 信号レベル切替回路 | |
| KR200214405Y1 (ko) | 중계시스템의 입력신호 바이패스 장치 | |
| JPH0474899B2 (ja) | ||
| US2510975A (en) | Transmission control in two-way signaling systems | |
| US2043417A (en) | Signaling system | |
| US1617482A (en) | Intermediate telegraph set for duplex lines | |
| JP3290823B2 (ja) | 無線通信システム | |
| JP3010797B2 (ja) | 送受信装置 | |
| USRE29189E (en) | Self-balancing hybrid circuit | |
| JPS61257029A (ja) | 半二重通信用通信機 | |
| JPS577655A (en) | General multiple address transmission system |