JPH06338798A - 低域通過フィルタ装置 - Google Patents
低域通過フィルタ装置Info
- Publication number
- JPH06338798A JPH06338798A JP3014876A JP1487691A JPH06338798A JP H06338798 A JPH06338798 A JP H06338798A JP 3014876 A JP3014876 A JP 3014876A JP 1487691 A JP1487691 A JP 1487691A JP H06338798 A JPH06338798 A JP H06338798A
- Authority
- JP
- Japan
- Prior art keywords
- low
- input
- multiplexer
- voltage
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
Landscapes
- Networks Using Active Elements (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】高速に多数の入力信号を選択的に低域通過瀘波
できる低域通過フィルタ装置を提供する。 【構成】多数のアナログ波形をサンプリングするマルチ
プレクサを設け、一連のアナログサンプル入力電圧を取
り込む。このマルチプレクサの出力は、直列接続抵抗素
子及び分路容量素子から成る入力ＲＣ回路網を含むアク
ティブ低域通過フィルタで瀘波される。マルチプレクサ
が新しいアナログ信号をサンプリングするために状態を
切り替える間に、直列抵抗素子は一時的に短絡されて出
力電圧を高速変化させた後、短絡を解除して通常の低域
通過動作に戻る。 【効果】マルチプレクサの切り替えが、低域通過フィル
タのスルーレートに制限されず高速のチャンネル切り替
えができる。
できる低域通過フィルタ装置を提供する。 【構成】多数のアナログ波形をサンプリングするマルチ
プレクサを設け、一連のアナログサンプル入力電圧を取
り込む。このマルチプレクサの出力は、直列接続抵抗素
子及び分路容量素子から成る入力ＲＣ回路網を含むアク
ティブ低域通過フィルタで瀘波される。マルチプレクサ
が新しいアナログ信号をサンプリングするために状態を
切り替える間に、直列抵抗素子は一時的に短絡されて出
力電圧を高速変化させた後、短絡を解除して通常の低域
通過動作に戻る。 【効果】マルチプレクサの切り替えが、低域通過フィル
タのスルーレートに制限されず高速のチャンネル切り替
えができる。
Description
【０００１】
【産業上の利用分野】本発明は、多チャンネル・アナロ
グ信号取り込み装置に使用して好適な低域通過フィルタ
装置に関する。
グ信号取り込み装置に使用して好適な低域通過フィルタ
装置に関する。
【０００２】
【従来技術】アナログ信号取り込み装置においては、複
数の異なるアナログ信号の各々を、順次、アナログデジ
タル変換器（ＡＤＣ）の入力端に切り替え入力するデジ
タル制御マルチプレクサを用いて連続的に高速サンプリ
ングすることにより複数の異なるアナログ信号の波形デ
ータが同時に取り込まれる。ＡＤＣは、各波形のＤＣ電
圧レベルをこれに比例した大きさのデジタルデータに変
換するためのものであり、このデジタルデータは取り込
み装置のランダムアクセスメモリ（ＲＡＭ）内に記憶さ
れる。
数の異なるアナログ信号の各々を、順次、アナログデジ
タル変換器（ＡＤＣ）の入力端に切り替え入力するデジ
タル制御マルチプレクサを用いて連続的に高速サンプリ
ングすることにより複数の異なるアナログ信号の波形デ
ータが同時に取り込まれる。ＡＤＣは、各波形のＤＣ電
圧レベルをこれに比例した大きさのデジタルデータに変
換するためのものであり、このデジタルデータは取り込
み装置のランダムアクセスメモリ（ＲＡＭ）内に記憶さ
れる。
【０００３】
【発明が解決しようとする問題点】サンプリングされた
波形が雑音を含んでいる場合、通常６０Ｈｚ以上で６０
ｄＢ以上の減衰特性を有する低域通過フィルタによりマ
ルチプレクサ出力内の高周波成分を除去することが望ま
しいが、このようなフィルタでは、２個の隣接するサン
プル信号間の電圧差が比較的大きい場合、信号が変化し
て１２ビットの精度に落ち着くまでに通常３００ｍ秒に
及ぶ時間を要する。このため、マルチプレクサをチャン
ネルからチャンネルと切り替える走査周波数は、通常、
フィルタのスルーレートによって約３チャンネル／秒に
限定される。これでは遅すぎて殆どの交流波形は適切な
サンプリングが行えない。
波形が雑音を含んでいる場合、通常６０Ｈｚ以上で６０
ｄＢ以上の減衰特性を有する低域通過フィルタによりマ
ルチプレクサ出力内の高周波成分を除去することが望ま
しいが、このようなフィルタでは、２個の隣接するサン
プル信号間の電圧差が比較的大きい場合、信号が変化し
て１２ビットの精度に落ち着くまでに通常３００ｍ秒に
及ぶ時間を要する。このため、マルチプレクサをチャン
ネルからチャンネルと切り替える走査周波数は、通常、
フィルタのスルーレートによって約３チャンネル／秒に
限定される。これでは遅すぎて殆どの交流波形は適切な
サンプリングが行えない。
【０００４】したがって、本発明の目的は、高速に多数
の入力信号を選択的に低域通過瀘波できる低域通過フィ
ルタ装置を提供することである。
の入力信号を選択的に低域通過瀘波できる低域通過フィ
ルタ装置を提供することである。
【０００５】
【課題を解決するするための手段及び作用】本発明によ
れば、多数のアナログ波形をサンプリングするマルチプ
レクサを設け、一連のアナログサンプル入力電圧を取り
込む。このマルチプレクサの出力は、直列接続抵抗素子
及び分路容量素子から成る入力ＲＣ回路網を含むアクテ
ィブ低域通過フィルタで瀘波される。マルチプレクサが
新しいアナログ信号をサンプリングするために状態を切
り替える間に、直列抵抗素子は一時的に短絡されて出力
電圧を高速変化させた後、短絡を解除して通常の低域通
過動作に戻る。フィルタの出力はラッチ手段を介してデ
ータ取り込み装置に入力される。入力クロック信号に同
期してマルチプレクサを切り替え、抵抗素子を短絡・短
絡解除し、ラッチ手段を操作する制御手段も設けられ
る。例えば毎秒３チャンネルのマルチプレクサ入力信号
走査周波数を許容する典型的フィルタ回路に対して、抵
抗素子の一時短絡を採用すればマルチプレクサ走査周波
数は毎秒数１００チャンネル以上にまで上げることがで
きる。
れば、多数のアナログ波形をサンプリングするマルチプ
レクサを設け、一連のアナログサンプル入力電圧を取り
込む。このマルチプレクサの出力は、直列接続抵抗素子
及び分路容量素子から成る入力ＲＣ回路網を含むアクテ
ィブ低域通過フィルタで瀘波される。マルチプレクサが
新しいアナログ信号をサンプリングするために状態を切
り替える間に、直列抵抗素子は一時的に短絡されて出力
電圧を高速変化させた後、短絡を解除して通常の低域通
過動作に戻る。フィルタの出力はラッチ手段を介してデ
ータ取り込み装置に入力される。入力クロック信号に同
期してマルチプレクサを切り替え、抵抗素子を短絡・短
絡解除し、ラッチ手段を操作する制御手段も設けられ
る。例えば毎秒３チャンネルのマルチプレクサ入力信号
走査周波数を許容する典型的フィルタ回路に対して、抵
抗素子の一時短絡を採用すればマルチプレクサ走査周波
数は毎秒数１００チャンネル以上にまで上げることがで
きる。
【０００６】更に、本発明によれば、抵抗素子が短絡さ
れたとき分路容量素子を選択的に開放するスイッチ手段
が設けられる。これによって、フィルタの帯域幅を拡張
し、フィルタの高入力インピーダンスを維持しながら高
周波の入力信号を通過させることができる。このフィル
タを用いると、低周波入力信号に対して低域通過モー
ド、高周波入力信号に対して全域通過モードでフィルタ
を動作させ、低周波入力信号と高周波入力信号を交互に
取り込むこともできる。
れたとき分路容量素子を選択的に開放するスイッチ手段
が設けられる。これによって、フィルタの帯域幅を拡張
し、フィルタの高入力インピーダンスを維持しながら高
周波の入力信号を通過させることができる。このフィル
タを用いると、低周波入力信号に対して低域通過モー
ド、高周波入力信号に対して全域通過モードでフィルタ
を動作させ、低周波入力信号と高周波入力信号を交互に
取り込むこともできる。
【０００７】
【実施例】第４図に示した周知のパタワース（ソレン・
キー）型フィルタ１０は、入力電圧Ｖｉに応じて低域通
過瀘波された出力信号Ｖｏを発生する。フィルタ１０
は、その非反転入力端にＲＣ回路網を介してフィルタ入
力信号Ｖｉを受ける。このＲＣ回路網は、１対の直列接
続された抵抗Ｒ１、Ｒ２及び非反転入力端と接地間に接
続された分路コンデンサＣ１から成る。フィルタ１０の
出力は増幅器１２の出力電圧Ｖｏであり、この電圧は抵
抗Ｒ３及びＲ４を介して増幅器１２の反転入力端に帰還
される。抵抗Ｒ４の抵抗値は可変である。
キー）型フィルタ１０は、入力電圧Ｖｉに応じて低域通
過瀘波された出力信号Ｖｏを発生する。フィルタ１０
は、その非反転入力端にＲＣ回路網を介してフィルタ入
力信号Ｖｉを受ける。このＲＣ回路網は、１対の直列接
続された抵抗Ｒ１、Ｒ２及び非反転入力端と接地間に接
続された分路コンデンサＣ１から成る。フィルタ１０の
出力は増幅器１２の出力電圧Ｖｏであり、この電圧は抵
抗Ｒ３及びＲ４を介して増幅器１２の反転入力端に帰還
される。抵抗Ｒ４の抵抗値は可変である。
【０００８】コンデンサＣ１がある定常状態電圧に充電
されるとき、抵抗Ｒ１、Ｒ２を通過する微少電流により
抵抗Ｒ１、Ｒ２の両端に微小オフセット電圧降下（Ｖｏ
ｆｆ＝Ｖ１＋Ｖ２）が生じ、コンデンサＣの増幅器非反
転入力端側の電圧は（Vi-Voff）になる。帰還抵抗Ｒ４
は、抵抗Ｒ３、Ｒ４を通って増幅器１２の反転入力端に
流入する定常状態電流が同様の電圧降下を抵抗Ｒ３、Ｒ
４の両端に生じせしめるように調節される。増幅器１２
の入力インピーダンスがＲ３＋Ｒ４に比べて大であり、
且つ増幅器１２の公称利得が大であれば、増幅器１２の
反転入力端の定常状態電圧と略等しい。
されるとき、抵抗Ｒ１、Ｒ２を通過する微少電流により
抵抗Ｒ１、Ｒ２の両端に微小オフセット電圧降下（Ｖｏ
ｆｆ＝Ｖ１＋Ｖ２）が生じ、コンデンサＣの増幅器非反
転入力端側の電圧は（Vi-Voff）になる。帰還抵抗Ｒ４
は、抵抗Ｒ３、Ｒ４を通って増幅器１２の反転入力端に
流入する定常状態電流が同様の電圧降下を抵抗Ｒ３、Ｒ
４の両端に生じせしめるように調節される。増幅器１２
の入力インピーダンスがＲ３＋Ｒ４に比べて大であり、
且つ増幅器１２の公称利得が大であれば、増幅器１２の
反転入力端の定常状態電圧と略等しい。
【０００９】増幅器１２の出力端は、コンデンサＣ２を
介して抵抗Ｒ１、Ｒ２の中間点にも接続される。フィル
タ１０の伝達関数は、次式のごとくこの回路の出力イン
ピーダンス（Ｘｏ）を入力インピーダンス（Ｘｉｎ）で
割ったものである。
介して抵抗Ｒ１、Ｒ２の中間点にも接続される。フィル
タ１０の伝達関数は、次式のごとくこの回路の出力イン
ピーダンス（Ｘｏ）を入力インピーダンス（Ｘｉｎ）で
割ったものである。
【００１０】Xo/Xin=[(R1R2C2)C1]*(-1) x[s*(2)+((R1+R2)/(R1R2C2)s+(1/R1R2C2)C1]*(-1) ｎ*（ｍ）は、ｎのｍ乗を表す。この式は、次式のよう
なＲＬＣフィルタの伝達関数と等価である。 XoXin=[1/LC]/[s*(2)+(Ro/L)s+(1/LC)] ここで、Ro=R1+R2, L=(R1R2C2),C=C1=C2である。減衰は
４０ｄＢ/ｄｅｃ（即ち１２ｄＢ／ｏｃｔ）、回路の帯
域幅、即ち−３ｄＢ減衰（Vo=0.707Vin) 周波数ωp
は、 ωp=(1/LC)*(1/2)[1-RoRoC)4L]*(1/2)ラシ゛アン/s または、Ro,L,Cを［１］式に代入すれば、 ωp=(1/R1R2C1C2)*(1/2)[R1+R2)*(2)C1/4(R1R2C2)]*(1/
2)ラシ゛アン/s
なＲＬＣフィルタの伝達関数と等価である。 XoXin=[1/LC]/[s*(2)+(Ro/L)s+(1/LC)] ここで、Ro=R1+R2, L=(R1R2C2),C=C1=C2である。減衰は
４０ｄＢ/ｄｅｃ（即ち１２ｄＢ／ｏｃｔ）、回路の帯
域幅、即ち−３ｄＢ減衰（Vo=0.707Vin) 周波数ωp
は、 ωp=(1/LC)*(1/2)[1-RoRoC)4L]*(1/2)ラシ゛アン/s または、Ro,L,Cを［１］式に代入すれば、 ωp=(1/R1R2C1C2)*(1/2)[R1+R2)*(2)C1/4(R1R2C2)]*(1/
2)ラシ゛アン/s
【００１１】フィルタ入力電圧ＶｉがあるＤＣレベルか
ら他のＤＣレベルへ変化するとき、抵抗Ｒ１、Ｒ２に電
流が流れコンデンサＣ１を充電又は放電すると共に、抵
抗Ｒ１を流れる電流がコンデンサＣ２を充電又は放電す
る。両コンデンサの充放電には時間を要するので、出力
電圧Ｖｏの変化は、入力電圧Ｖｉの変化に遅れて追従す
る。出力電圧Ｖｏが入力電圧に対応する定常状態レベル
に達するに足る十分な時間、入力電圧Ｖｉが定常状態電
圧に維持されれば、コンデンサＣ１の両端電圧は、Ｖｉ
−Ｖｏｆｆに保たれ、コンデンサＣ２の両端電圧はＶ１
に落ち着く。
ら他のＤＣレベルへ変化するとき、抵抗Ｒ１、Ｒ２に電
流が流れコンデンサＣ１を充電又は放電すると共に、抵
抗Ｒ１を流れる電流がコンデンサＣ２を充電又は放電す
る。両コンデンサの充放電には時間を要するので、出力
電圧Ｖｏの変化は、入力電圧Ｖｉの変化に遅れて追従す
る。出力電圧Ｖｏが入力電圧に対応する定常状態レベル
に達するに足る十分な時間、入力電圧Ｖｉが定常状態電
圧に維持されれば、コンデンサＣ１の両端電圧は、Ｖｉ
−Ｖｏｆｆに保たれ、コンデンサＣ２の両端電圧はＶ１
に落ち着く。
【００１２】入力電圧Ｖｉが、第１のＤＣ電圧レベルか
ら第２の電圧レベルへ急峻に変化するとき、出力電圧Ｖ
ｏは時定数Ｒ１Ｃ１で決まるスルーレートで第２ＤＣ電
圧レベルに対応するレベルまで上昇又は下降する。
ら第２の電圧レベルへ急峻に変化するとき、出力電圧Ｖ
ｏは時定数Ｒ１Ｃ１で決まるスルーレートで第２ＤＣ電
圧レベルに対応するレベルまで上昇又は下降する。
【００１３】Ｒ１及びＣ１の値が６０Ｈｚ・６０ｄＢ減
衰特性に選ばれる典型的な例では、出力電圧が１２ビッ
トの精度（１／４０９６）内の安定な値にまで変化して
落ち着くまでに３００ｍ秒のオーダーの時間を要する。
衰特性に選ばれる典型的な例では、出力電圧が１２ビッ
トの精度（１／４０９６）内の安定な値にまで変化して
落ち着くまでに３００ｍ秒のオーダーの時間を要する。
【００１４】第２図は、入力電圧Ｖｉの変化に対してか
なりスルーレートを増加させることができる本発明に使
用する低域通過フィルタ２０の回路図である。フィルタ
２０は、第４図の従来のバタワース型フィルタ１０の対
応する要素と同様に相互接続された演算増幅器１２、抵
抗Ｒ１〜Ｒ４、及びコンデンサＣ１、Ｃ２から成る。但
し、これらの要素に加えて、フィルタ２０は、小抵抗Ｒ
５を抵抗Ｒ１に選択的に並列接続するためのスイッチ手
段ＳＷ１と、他の小抵抗Ｒ６を抵抗Ｒ１、Ｒ２に選択的
に並列接続するためのスイッチ手段ＳＷ２とを有する。
更に、フィルタ２０は、選択的に増幅器１２の出力電圧
Ｖｏを直接反転入力端に接続して抵抗Ｒ３、Ｒ４を側路
するためのスイッチ手段ＳＷ３と、コンデンサＣ１を増
幅器１２の反転入力端から選択的に切り離すためのスイ
ッチ手段ＳＷ４を有する。スイッチ手段ＳＷ１〜ＳＷ４
は、入力デジタル信号に応じて切り替え状態が制御され
る（スイッチＳＷ１〜ＳＷ３は端子Ａが低のとき閉成さ
れ、スイッチＳＷ４は端子Ｂが低のとき閉成される）高
速電子スイッチであることが望ましい。
なりスルーレートを増加させることができる本発明に使
用する低域通過フィルタ２０の回路図である。フィルタ
２０は、第４図の従来のバタワース型フィルタ１０の対
応する要素と同様に相互接続された演算増幅器１２、抵
抗Ｒ１〜Ｒ４、及びコンデンサＣ１、Ｃ２から成る。但
し、これらの要素に加えて、フィルタ２０は、小抵抗Ｒ
５を抵抗Ｒ１に選択的に並列接続するためのスイッチ手
段ＳＷ１と、他の小抵抗Ｒ６を抵抗Ｒ１、Ｒ２に選択的
に並列接続するためのスイッチ手段ＳＷ２とを有する。
更に、フィルタ２０は、選択的に増幅器１２の出力電圧
Ｖｏを直接反転入力端に接続して抵抗Ｒ３、Ｒ４を側路
するためのスイッチ手段ＳＷ３と、コンデンサＣ１を増
幅器１２の反転入力端から選択的に切り離すためのスイ
ッチ手段ＳＷ４を有する。スイッチ手段ＳＷ１〜ＳＷ４
は、入力デジタル信号に応じて切り替え状態が制御され
る（スイッチＳＷ１〜ＳＷ３は端子Ａが低のとき閉成さ
れ、スイッチＳＷ４は端子Ｂが低のとき閉成される）高
速電子スイッチであることが望ましい。
【００１５】端子Ａが高、端子Ｂが低のとき、スイッチ
ＳＷ１〜ＳＷ３は開放、スイッチＳＷ４は閉成される。
この状態では、フィルタ２０は、第４図のバタワース型
フィルタと同様の低域通過フィルタとして働く。そこ
で、端子Ａが低になると、スイッチＳＷ１〜ＳＷ３は閉
成される。このとき、抵抗Ｒ５、Ｒ６が抵抗Ｒ１、Ｒ２
に比較して無視できる程度に小さければ、コンデンサＣ
１、Ｃ２は入力電圧レベルの任意のステップ変化に応答
して急速に充電または放電する。なぜなら、抵抗Ｒ１、
Ｒ２による制限がなくなるので、比較的大きい充放電電
流がコンデンサＣ１、Ｃ２に働くからである。コンデン
サＣ１及びＣ２がある定常状態電圧レベルにまで放電ま
たは充電されたとき、入力電圧Ｖｉより抵抗Ｒ６の無視
できる程小さい電圧降下分だけ低い電圧が増幅器１２の
非反転入力端子に現れる。
ＳＷ１〜ＳＷ３は開放、スイッチＳＷ４は閉成される。
この状態では、フィルタ２０は、第４図のバタワース型
フィルタと同様の低域通過フィルタとして働く。そこ
で、端子Ａが低になると、スイッチＳＷ１〜ＳＷ３は閉
成される。このとき、抵抗Ｒ５、Ｒ６が抵抗Ｒ１、Ｒ２
に比較して無視できる程度に小さければ、コンデンサＣ
１、Ｃ２は入力電圧レベルの任意のステップ変化に応答
して急速に充電または放電する。なぜなら、抵抗Ｒ１、
Ｒ２による制限がなくなるので、比較的大きい充放電電
流がコンデンサＣ１、Ｃ２に働くからである。コンデン
サＣ１及びＣ２がある定常状態電圧レベルにまで放電ま
たは充電されたとき、入力電圧Ｖｉより抵抗Ｒ６の無視
できる程小さい電圧降下分だけ低い電圧が増幅器１２の
非反転入力端子に現れる。
【００１６】スイッチＳＷ１〜ＳＷ３が閉成されたと
き、フィルタ回路２０のスルーレートは激増するが、同
時にフィルタ回路２０の帯域幅も増大（約１／Ｒ６Ｃ１
まで）するので回路２０は高周波信号を阻止しなくな
る。しかし、出力電圧Ｖｏが入力電圧の変化に応じて定
常状態値に達した後、再びスイッチＳＷ１〜ＳＷ３を開
放すれば、回路２０は再度低域通過フィルタとして動作
するようになる。したがって、スイッチＳＷ１〜ＳＷ３
を入力電圧の変化直後に短時間閉成した後、開放すれ
ば、フィルタ回路はその出力を入力電圧変化に即応させ
た後、引き続き低域通過フィルタとして働く。
き、フィルタ回路２０のスルーレートは激増するが、同
時にフィルタ回路２０の帯域幅も増大（約１／Ｒ６Ｃ１
まで）するので回路２０は高周波信号を阻止しなくな
る。しかし、出力電圧Ｖｏが入力電圧の変化に応じて定
常状態値に達した後、再びスイッチＳＷ１〜ＳＷ３を開
放すれば、回路２０は再度低域通過フィルタとして動作
するようになる。したがって、スイッチＳＷ１〜ＳＷ３
を入力電圧の変化直後に短時間閉成した後、開放すれ
ば、フィルタ回路はその出力を入力電圧変化に即応させ
た後、引き続き低域通過フィルタとして働く。
【００１７】ＤＣ入力電圧Ｖｉの変化に対して出力電圧
Ｖｏが定常状態ＤＣレベルに達するに足る時間、スイッ
チＳＷ１〜ＳＷ３が閉成され続ければ、増幅器１２の出
力電圧Ｖｏは、スイッチＳＷ１〜ＳＷ３が再度開放され
る時点で殆ど過渡応答を示さない。その理由は、スイッ
チ切替え時のコンデンサＣ１、Ｃ２の各両端間電圧はご
く僅かしか変化しないからである。スイッチＳＷ１〜Ｓ
Ｗ３が閉成されているとき、定常状態出力電圧Ｖｏ及び
コンデンサＣ１の両端間電圧はＶｉになり、コンデンサ
Ｃ２の両端間電圧は略０になる。スイッチＳＷ１〜ＳＷ
３が開放されると、定常状態出力電圧ＶｏはやはりＶｉ
であるが、コンデンサＣ１の両端電圧はＶｉ−Ｖｏｆｆ
になり、コンデンサＣ２の両端電圧は抵抗Ｒ１の電圧降
下に等しい電圧Ｖ１に落ち着く。電圧Ｖｏｆｆ及びＶ１
が比較的小さければ、スイッチＳＷ１〜ＳＷ３の開放後
のコンデンサＣ１、Ｃ２の各両端電圧は殆ど変動せず、
したがって、出力電圧Ｖｏも殆ど変動しない。
Ｖｏが定常状態ＤＣレベルに達するに足る時間、スイッ
チＳＷ１〜ＳＷ３が閉成され続ければ、増幅器１２の出
力電圧Ｖｏは、スイッチＳＷ１〜ＳＷ３が再度開放され
る時点で殆ど過渡応答を示さない。その理由は、スイッ
チ切替え時のコンデンサＣ１、Ｃ２の各両端間電圧はご
く僅かしか変化しないからである。スイッチＳＷ１〜Ｓ
Ｗ３が閉成されているとき、定常状態出力電圧Ｖｏ及び
コンデンサＣ１の両端間電圧はＶｉになり、コンデンサ
Ｃ２の両端間電圧は略０になる。スイッチＳＷ１〜ＳＷ
３が開放されると、定常状態出力電圧ＶｏはやはりＶｉ
であるが、コンデンサＣ１の両端電圧はＶｉ−Ｖｏｆｆ
になり、コンデンサＣ２の両端電圧は抵抗Ｒ１の電圧降
下に等しい電圧Ｖ１に落ち着く。電圧Ｖｏｆｆ及びＶ１
が比較的小さければ、スイッチＳＷ１〜ＳＷ３の開放後
のコンデンサＣ１、Ｃ２の各両端電圧は殆ど変動せず、
したがって、出力電圧Ｖｏも殆ど変動しない。
【００１８】本発明の好適実施例では、スイッチＳＷ１
〜ＳＷ４は、高速、低漏洩の光学的絶縁ＭＯＳＦＥＴス
イッチから成るが、他の実施例ではリレーの如き他のス
イッチ手段であってもよい。抵抗Ｒ５、Ｒ６は、スイッ
チＳＷ１、ＳＷ２に付随した微小固有容量によるリンギ
ングを減衰させるためのものである。
〜ＳＷ４は、高速、低漏洩の光学的絶縁ＭＯＳＦＥＴス
イッチから成るが、他の実施例ではリレーの如き他のス
イッチ手段であってもよい。抵抗Ｒ５、Ｒ６は、スイッ
チＳＷ１、ＳＷ２に付随した微小固有容量によるリンギ
ングを減衰させるためのものである。
【００１９】このように回路２０は、端子Ａに“低”制
御電圧を一時的に印加してスイッチＳＷ１〜ＳＷ３を閉
じることにより、入力電圧の変化に対して高速スルーモ
ードで動作し、出力電圧が定常状態に達したとき端子Ａ
に“高”制御電圧を印加してスイッチＳＷ１〜ＳＷ３を
再度開放することにより低域通過フィルタとして動作す
る。また、コンデンサＣ１を増幅器１２の反転入力端か
ら選択的に切り離すスイッチＳＷ４は、端子Ｂに“高”
制御電圧を印加することにより開放できる。スイッチＳ
Ｗ４の開放時にスイッチＳＷ１〜ＳＷ３が閉成されてい
ると、回路２０は、非常に広帯域の“全域通過（オール
パス）”モードで動作する。この全域通過モードでは、
入力電圧Ｖｉは増幅器１２の非反転入力端に直接印加さ
れ、増幅器出力電圧Ｖｏは反転入力端に直接印加され
て、回路２０の利得が１に維持される。よって、スイッ
チＳＷ４は回路２０の帯域幅を選択的に増大させる役目
をする。
御電圧を一時的に印加してスイッチＳＷ１〜ＳＷ３を閉
じることにより、入力電圧の変化に対して高速スルーモ
ードで動作し、出力電圧が定常状態に達したとき端子Ａ
に“高”制御電圧を印加してスイッチＳＷ１〜ＳＷ３を
再度開放することにより低域通過フィルタとして動作す
る。また、コンデンサＣ１を増幅器１２の反転入力端か
ら選択的に切り離すスイッチＳＷ４は、端子Ｂに“高”
制御電圧を印加することにより開放できる。スイッチＳ
Ｗ４の開放時にスイッチＳＷ１〜ＳＷ３が閉成されてい
ると、回路２０は、非常に広帯域の“全域通過（オール
パス）”モードで動作する。この全域通過モードでは、
入力電圧Ｖｉは増幅器１２の非反転入力端に直接印加さ
れ、増幅器出力電圧Ｖｏは反転入力端に直接印加され
て、回路２０の利得が１に維持される。よって、スイッ
チＳＷ４は回路２０の帯域幅を選択的に増大させる役目
をする。
【００２０】第２図は、複数の入力電圧信号Ｖｉｎを順
次サンプリング・瀘波する、フィルタ回路２０を応用し
た本発明による回路３０を示す。回路３０は、一組のバ
ッファ増幅器３２を有する。各バッファ増幅器３２は、
個々の入力信号Ｖｉを受け、緩衝された出力信号をマル
チプレクサ（ＭＵＸ）３４の個々の入力端に供給する。
選択された１入力であるマルチプレクサ３４の出力は、
第１図のフィルタ回路と同様のフィルタ回路２０に入力
電圧Ｖｉとして入力される。フィルタ回路２０の出力Ｖ
ｏはサンプルホールド（Ｓ／Ｈ）回路３６に入力され
る。典型的な例では、Ｓ／Ｈ回路３６に保持されたラッ
チ出力Ｖｏ´は、これをデジタル信号に変換する手段及
びこの変換出力を記憶する手段を有するＡＤＣ／記憶装
置４０に入力される。
次サンプリング・瀘波する、フィルタ回路２０を応用し
た本発明による回路３０を示す。回路３０は、一組のバ
ッファ増幅器３２を有する。各バッファ増幅器３２は、
個々の入力信号Ｖｉを受け、緩衝された出力信号をマル
チプレクサ（ＭＵＸ）３４の個々の入力端に供給する。
選択された１入力であるマルチプレクサ３４の出力は、
第１図のフィルタ回路と同様のフィルタ回路２０に入力
電圧Ｖｉとして入力される。フィルタ回路２０の出力Ｖ
ｏはサンプルホールド（Ｓ／Ｈ）回路３６に入力され
る。典型的な例では、Ｓ／Ｈ回路３６に保持されたラッ
チ出力Ｖｏ´は、これをデジタル信号に変換する手段及
びこの変換出力を記憶する手段を有するＡＤＣ／記憶装
置４０に入力される。
【００２１】制御回路３８は、マルチプレクサ３４の切
り替え制御入力信号、フィルタ回路２０のＡ、Ｂ制御入
力信号、Ｓ／Ｈ回路３６のサンプリング制御入力信号及
びＡＤＣ４０の入力イネーブル制御信号を、クロック信
号Ｖｃ及び全域通過モード制御信号Ｖｓに同期して発生
する。動作を説明すれば、制御回路３８は、各入力クロ
ック信号Ｖｃのパルスの後縁でマルチプレクサ３４の状
態を切り替え、マルチプレクサ３４が各入力信号を順番
に走査してフィルタ回路２０へ順次各入力信号（チャン
ネル）を入力するようになす。クロック信号Ｖｃはフィ
ルタ回路２０のＡ入力端にも印加される。全域通過信号
Ｖｓが低のとき、制御回路３８は、フィルタ回路２０の
Ｂ入力端を低状態に維持し、フィルタ回路２０のＡ入力
端にクロック信号Ｖｃを印加する。上述したように、Ａ
入力端が低になると、フィルタ回路２０は、その出力Ｖ
ｏを高速に入力電圧レベルの変化に追従させる高速スル
ーモードになり、Ａ端子が高になると、低域通過モード
になる。したがって、クロック信号Ｖｃの負方向縁を受
けてフィルタ回路２０は高速変化し、クロック信号Ｖｃ
の正方向エッジを受けると入力信号を低域瀘波する。ク
ロック信号Ｖｃの負方向パルスの幅は、フィルタ回路２
０が、マルチプレクサ３４のチャンネル切り替えによっ
て生じる入力電圧の予期し得るステップ変化の大きさに
対して完全に追従できるように調整される。
り替え制御入力信号、フィルタ回路２０のＡ、Ｂ制御入
力信号、Ｓ／Ｈ回路３６のサンプリング制御入力信号及
びＡＤＣ４０の入力イネーブル制御信号を、クロック信
号Ｖｃ及び全域通過モード制御信号Ｖｓに同期して発生
する。動作を説明すれば、制御回路３８は、各入力クロ
ック信号Ｖｃのパルスの後縁でマルチプレクサ３４の状
態を切り替え、マルチプレクサ３４が各入力信号を順番
に走査してフィルタ回路２０へ順次各入力信号（チャン
ネル）を入力するようになす。クロック信号Ｖｃはフィ
ルタ回路２０のＡ入力端にも印加される。全域通過信号
Ｖｓが低のとき、制御回路３８は、フィルタ回路２０の
Ｂ入力端を低状態に維持し、フィルタ回路２０のＡ入力
端にクロック信号Ｖｃを印加する。上述したように、Ａ
入力端が低になると、フィルタ回路２０は、その出力Ｖ
ｏを高速に入力電圧レベルの変化に追従させる高速スル
ーモードになり、Ａ端子が高になると、低域通過モード
になる。したがって、クロック信号Ｖｃの負方向縁を受
けてフィルタ回路２０は高速変化し、クロック信号Ｖｃ
の正方向エッジを受けると入力信号を低域瀘波する。ク
ロック信号Ｖｃの負方向パルスの幅は、フィルタ回路２
０が、マルチプレクサ３４のチャンネル切り替えによっ
て生じる入力電圧の予期し得るステップ変化の大きさに
対して完全に追従できるように調整される。
【００２２】Ｓ／Ｈ回路３６は、そのクロック入力の負
方向パルス縁でフィルタ回路２０の出力電圧Ｖｏをサン
プリングし、その出力Ｖｏ´として保持する。このよう
なＳ／Ｈ回路は当該分野で周知であるので詳述はしな
い。制御回路３８は、フィルタ回路２０が入力信号変化
に対して応答変化するに足る時間だけクロックパルスＶ
ｃを遅延させ、この遅延クロックパルスを用いてＳ／Ｈ
回路３６をクロック駆動する。制御回路３８は、Ｓ／Ｈ
回路３６がＶｏ信号を確実にサンプリングするに足る時
間だけ更にクロックパルスＶｃを遅延させ、この遅延ク
ロックパルスをＡＤＣ４０のイネーブル入力端ＥＮに印
加する。この遅延クロックパルスの各負方向縁でＡＤＣ
４０がイネーブルされ、その時点の入力信号Ｖｏ´がサ
ンプリング・変換・記憶される。
方向パルス縁でフィルタ回路２０の出力電圧Ｖｏをサン
プリングし、その出力Ｖｏ´として保持する。このよう
なＳ／Ｈ回路は当該分野で周知であるので詳述はしな
い。制御回路３８は、フィルタ回路２０が入力信号変化
に対して応答変化するに足る時間だけクロックパルスＶ
ｃを遅延させ、この遅延クロックパルスを用いてＳ／Ｈ
回路３６をクロック駆動する。制御回路３８は、Ｓ／Ｈ
回路３６がＶｏ信号を確実にサンプリングするに足る時
間だけ更にクロックパルスＶｃを遅延させ、この遅延ク
ロックパルスをＡＤＣ４０のイネーブル入力端ＥＮに印
加する。この遅延クロックパルスの各負方向縁でＡＤＣ
４０がイネーブルされ、その時点の入力信号Ｖｏ´がサ
ンプリング・変換・記憶される。
【００２３】したがって、フィルタ回路２０へのＢ入力
が低に保持されているとき、ＡＤＣ４０に入力されるＳ
／Ｈ回路３６の出力Ｖｏ´は一連のＤＣ電圧レベルであ
り、各電圧レベルはマルチプレクサ３４の１入力信号が
低域瀘波された信号のサンプルの大きさを表わす。マル
チプレクサ３４のサンプリング周波数は、低域通過モー
ドのフィルタ回路２０のスルーレートによって制限され
るのではなく、高速スルーモードのフィルタ回路２０の
スルーレート（低域通過モードより数桁分速い）によっ
て制限されるので、かなり高速になし得る。
が低に保持されているとき、ＡＤＣ４０に入力されるＳ
／Ｈ回路３６の出力Ｖｏ´は一連のＤＣ電圧レベルであ
り、各電圧レベルはマルチプレクサ３４の１入力信号が
低域瀘波された信号のサンプルの大きさを表わす。マル
チプレクサ３４のサンプリング周波数は、低域通過モー
ドのフィルタ回路２０のスルーレートによって制限され
るのではなく、高速スルーモードのフィルタ回路２０の
スルーレート（低域通過モードより数桁分速い）によっ
て制限されるので、かなり高速になし得る。
【００２４】フィルタ回路２０は、Ａ入力が低、Ｂ入力
が高のとき、全域通過モードになる。制御信号Ｖｓが高
のとき、制御回路３８はクロック入力信号の状態に無関
係にＡ端子を低、Ｂ端子を高に保持することにより、フ
ィルタ回路２０を全域通過モードに維持する。全域通過
モードは、入力信号Ｖｉが高周波信号であり、フィルタ
回路２０の低域通過瀘波動作が望ましくない場合、且つ
フィルタ回路２０の高入力インピーダンスを維持する必
要がある場合に利用することができる。入力信号Ｖｉの
周波数がフィルタ回路２０の遮断周波数より高いときに
全域通過制御信号Ｖｓを高にし、入力信号Ｖｉの周波数
がフィルタ回路２０の遮断周波数より低のときＶｓを低
にすることにより、マルチプレクサ３４がチャンネル間
を走査している間に必要に応じて低周波入力信号中の高
周波雑音を阻止したり、高周波入力信号を通過させたり
するためにフィルタ動作をオンオフさせることができ
る。即ち、回路３０は、全域通過信号Ｖｓを適切に制御
することにより、高周波入力信号及び低周波入力信号の
両方の入り混ざった複数の入力信号の組を同時に走査し
て選択的に低域瀘波することができる。
が高のとき、全域通過モードになる。制御信号Ｖｓが高
のとき、制御回路３８はクロック入力信号の状態に無関
係にＡ端子を低、Ｂ端子を高に保持することにより、フ
ィルタ回路２０を全域通過モードに維持する。全域通過
モードは、入力信号Ｖｉが高周波信号であり、フィルタ
回路２０の低域通過瀘波動作が望ましくない場合、且つ
フィルタ回路２０の高入力インピーダンスを維持する必
要がある場合に利用することができる。入力信号Ｖｉの
周波数がフィルタ回路２０の遮断周波数より高いときに
全域通過制御信号Ｖｓを高にし、入力信号Ｖｉの周波数
がフィルタ回路２０の遮断周波数より低のときＶｓを低
にすることにより、マルチプレクサ３４がチャンネル間
を走査している間に必要に応じて低周波入力信号中の高
周波雑音を阻止したり、高周波入力信号を通過させたり
するためにフィルタ動作をオンオフさせることができ
る。即ち、回路３０は、全域通過信号Ｖｓを適切に制御
することにより、高周波入力信号及び低周波入力信号の
両方の入り混ざった複数の入力信号の組を同時に走査し
て選択的に低域瀘波することができる。
【００２５】第３図は、第２図の制御回路３８の一例で
ある。この制御回路３８は、クロック信号パルスＶｃの
後縁のデジタル符号化された計数値を発生するカウンタ
４２を有する。制御回路３８は、また、Ｓ／Ｈ回路３６
のサンプリング制御入力へ印加される遅延クロック信号
を発生する第１信号遅延手段４４及びＡＤＣ４０のイネ
ーブル入力端ＥＮに印加される更に遅延された遅延クロ
ック信号を発生する第２遅延手段４６を有する。マルチ
プレクサ４８は、その制御入力端に印加された全域通過
信号Ｖｓが低か高かによってフィルタ回路２０のＡ入力
端にクロック信号Ｖｃまたは論理０（低）信号を選択的
に印加する。全域通過信号Ｖｓは直接フィルタ回路２０
のＢ入力端にも印加される。
ある。この制御回路３８は、クロック信号パルスＶｃの
後縁のデジタル符号化された計数値を発生するカウンタ
４２を有する。制御回路３８は、また、Ｓ／Ｈ回路３６
のサンプリング制御入力へ印加される遅延クロック信号
を発生する第１信号遅延手段４４及びＡＤＣ４０のイネ
ーブル入力端ＥＮに印加される更に遅延された遅延クロ
ック信号を発生する第２遅延手段４６を有する。マルチ
プレクサ４８は、その制御入力端に印加された全域通過
信号Ｖｓが低か高かによってフィルタ回路２０のＡ入力
端にクロック信号Ｖｃまたは論理０（低）信号を選択的
に印加する。全域通過信号Ｖｓは直接フィルタ回路２０
のＢ入力端にも印加される。
【００２６】以上、本発明の好適実施例について説明し
たが、本発明の要旨を逸脱することなしに多くの変形・
変更を行ない得ることは当業者には明らかであろう。例
えば、フィルタの帯域通過特性を設定するために種々の
直列抵抗および並列コンデンサ回路網を用いる多くの低
域通過フィルタは周知であり、これ等の多くのフィルタ
は、本発明の手法に従って選択的に直列抵抗を短絡し並
列コンデンサがフィルタ入力電圧の変化に応じて高速に
充放電できるようにすることによりそのスルーレートを
増大させることができる。
たが、本発明の要旨を逸脱することなしに多くの変形・
変更を行ない得ることは当業者には明らかであろう。例
えば、フィルタの帯域通過特性を設定するために種々の
直列抵抗および並列コンデンサ回路網を用いる多くの低
域通過フィルタは周知であり、これ等の多くのフィルタ
は、本発明の手法に従って選択的に直列抵抗を短絡し並
列コンデンサがフィルタ入力電圧の変化に応じて高速に
充放電できるようにすることによりそのスルーレートを
増大させることができる。
【００２７】
【効果】本発明による低域通過フィルタを多チャンネル
のアナログ信号取り込み装置に用いれば、入力信号マル
チプレクサの切り替え時に一時的に入力抵抗素子を略短
絡して高速スルーモードとすることができるので、サン
プリング周波数が低域通過フィルタのスルーレートに制
限されず高速のチャンネル切り替えが行える。また、分
路容量素子を増幅器から切り離すスイッチ手段を設ける
ことにより、高周波と低周波の入力チャンネルがある場
合に低域通過モードと全域通過モードを各チャンネル毎
に切り替え、チャンネルに応じた入力信号瀘波を行うこ
とができる。
のアナログ信号取り込み装置に用いれば、入力信号マル
チプレクサの切り替え時に一時的に入力抵抗素子を略短
絡して高速スルーモードとすることができるので、サン
プリング周波数が低域通過フィルタのスルーレートに制
限されず高速のチャンネル切り替えが行える。また、分
路容量素子を増幅器から切り離すスイッチ手段を設ける
ことにより、高周波と低周波の入力チャンネルがある場
合に低域通過モードと全域通過モードを各チャンネル毎
に切り替え、チャンネルに応じた入力信号瀘波を行うこ
とができる。
【図１】本発明の低域通過フィルタ装置の一実施例の回
路図である。
路図である。
【図２】本発明に使用する低域通過フィルタ回路の回路
図である。
図である。
【図３】図１の制御回路３８のブロック図である。
【図４】従来の低域通過フィルタの回路図である。
ＳＷ１、ＳＷ２ スイッチ手段 Ｒ１、Ｒ２ 入力抵抗素子 Ｃ１ 分路容量素子 ２０ 低域通過フィルタ回路 ３８ 制御手段
Claims (1)
- 【請求項１】複数の入力信号が供給され、制御信号に応
じて動作するマルチプレクサと、 抵抗素子及び容量素子を含み、上記マルチプレクサの出
力信号が供給される低域通過フィルタ回路と、 上記制御信号に応じて、上記抵抗素子を低抵抗路で側路
するスイッチ手段と、 互いに交番する第１及び第２タイミングを有する上記制
御信号を発生し、上記第１タイミングで上記複数の入力
信号を順次上記マルチプレクサの出力信号として選択す
ると共に上記スイッチ手段を閉成し、上記第２タイミン
グで上記スイッチ手段を開放する制御手段とを具えるこ
とを特徴とする低域通過フィルタ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US773165 | 1985-09-06 | ||
| US06/773,165 US4739189A (en) | 1985-09-06 | 1985-09-06 | Rapid slewing filter |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61209148A Division JPS6276310A (ja) | 1985-09-06 | 1986-09-05 | 低域通過フィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06338798A true JPH06338798A (ja) | 1994-12-06 |
Family
ID=25097399
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61209148A Granted JPS6276310A (ja) | 1985-09-06 | 1986-09-05 | 低域通過フィルタ |
| JP3014876A Pending JPH06338798A (ja) | 1985-09-06 | 1991-01-14 | 低域通過フィルタ装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61209148A Granted JPS6276310A (ja) | 1985-09-06 | 1986-09-05 | 低域通過フィルタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4739189A (ja) |
| JP (2) | JPS6276310A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008090822A (ja) * | 2006-08-01 | 2008-04-17 | Hamilton Sundstrand Corp | 多重化信号調整器 |
| JP2013058843A (ja) * | 2011-09-07 | 2013-03-28 | Denso Corp | 電子制御装置 |
| US9391630B2 (en) | 2014-06-13 | 2016-07-12 | Hamilton Sundstrand Corporation | Multiplexed signal sampler and conditioner |
| WO2021182012A1 (ja) * | 2020-03-10 | 2021-09-16 | 株式会社デンソー | 温度検出装置 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1241345B (it) * | 1990-12-11 | 1994-01-10 | Sgs Thomson Microelectronics | Circuito per la soppressione del rumore di commutazione fra due sorgenti di tensione, in paticolare per stadi audio di preamplificazione |
| US5362994A (en) * | 1992-10-13 | 1994-11-08 | Winbond Electronics North America Corporation | Comparator with controlled hysteresis |
| DE19637151C1 (de) * | 1996-09-12 | 1998-10-08 | Siemens Ag | Schaltung zur Ermittlung und Speicherung eines Signalmittelwertes |
| US6016114A (en) * | 1997-04-21 | 2000-01-18 | Lsi Logic Corporation | Apparatus and method of fabricating mixed signal interface in GSM wireless application |
| US6181744B1 (en) | 1998-01-28 | 2001-01-30 | Lockheed Martin Corporation | Method and system for improving process shadow time within a pulsed signal processing system |
| US6407627B1 (en) * | 2001-02-07 | 2002-06-18 | National Semiconductor Corporation | Tunable sallen-key filter circuit assembly and method |
| DE10225449A1 (de) * | 2002-06-08 | 2003-12-18 | Bosch Gmbh Robert | Multiplexfiltervorrichtung und -verfahren |
| US20030231038A1 (en) * | 2002-06-13 | 2003-12-18 | Kenneth Koch | Pulse shaping circuit and method |
| US6759880B2 (en) * | 2002-06-13 | 2004-07-06 | Hewlett-Packard Development Company, L.P. | Driver circuit connected to a switched capacitor and method of operating same |
| US6753708B2 (en) * | 2002-06-13 | 2004-06-22 | Hewlett-Packard Development Company, L.P. | Driver circuit connected to pulse shaping circuitry and method of operating same |
| US6784728B2 (en) * | 2002-07-31 | 2004-08-31 | Northrop Grumman Corporation | Low noise switched low pass filter with benign transients |
| US20040228424A1 (en) * | 2003-02-27 | 2004-11-18 | Baldwin Keith R. | Receiver with analog barker detector |
| US6972616B2 (en) * | 2004-04-14 | 2005-12-06 | Broadcom Corporation | Low-noise, fast-settling bias circuit and method |
| US7164312B1 (en) * | 2004-08-02 | 2007-01-16 | National Semiconductor Corporation | Apparatus and method for pop-and-click suppression with fast turn-on time |
| JP2007150534A (ja) * | 2005-11-25 | 2007-06-14 | Oki Electric Ind Co Ltd | 増幅回路 |
| JP4730153B2 (ja) * | 2006-03-15 | 2011-07-20 | 株式会社デンソー | フィルタ回路 |
| FR2900296A1 (fr) * | 2006-04-19 | 2007-10-26 | Commissariat Energie Atomique | Procede et dispositif de demultiplexage temporel synchrone |
| US7477101B2 (en) * | 2006-07-21 | 2009-01-13 | Skyworks Solutions, Inc. | Fast charge circuit for use in amplifiers |
| US20080150626A1 (en) * | 2006-12-21 | 2008-06-26 | Northrop Grumman Systems Corporation | Time variant filter with reduced settling time |
| US20090058473A1 (en) * | 2007-09-05 | 2009-03-05 | International Business Machines Corporation | Active pre-emphasis for passive rc networks |
| JP5116540B2 (ja) * | 2008-04-09 | 2013-01-09 | ルネサスエレクトロニクス株式会社 | フィルタ回路及び受信装置 |
| US8111097B1 (en) * | 2009-05-10 | 2012-02-07 | Cypress Semiconductor Corporation | Device with reconfigurable continuous and discrete time functionality |
| US8497731B1 (en) * | 2012-05-07 | 2013-07-30 | Freescale Semiconductor, Inc. | Low pass filter circuit |
| US11463056B2 (en) | 2020-11-20 | 2022-10-04 | Nxp Usa, Inc. | Integrated circuit with an input multiplexer system |
| CN116582106B (zh) * | 2023-05-22 | 2023-10-27 | 青岛智腾微电子有限公司 | 一种可调节阻带深度的低通滤波电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3389346A (en) * | 1964-07-20 | 1968-06-18 | James E. Webb | Compensating bandwidth switching transients in an amplifier circuit |
| US3668538A (en) * | 1970-02-19 | 1972-06-06 | Signetics Corp | Fast slewing operational amplifier |
| JPS56166616A (en) * | 1980-05-28 | 1981-12-21 | Fujitsu Ltd | Filter switching circuit |
-
1985
- 1985-09-06 US US06/773,165 patent/US4739189A/en not_active Expired - Fee Related
-
1986
- 1986-09-05 JP JP61209148A patent/JPS6276310A/ja active Granted
-
1991
- 1991-01-14 JP JP3014876A patent/JPH06338798A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008090822A (ja) * | 2006-08-01 | 2008-04-17 | Hamilton Sundstrand Corp | 多重化信号調整器 |
| US7817070B2 (en) | 2006-08-01 | 2010-10-19 | Hamilton Sundstrand Corporation | Method and apparatus for sampling and converting a signal |
| JP2013058843A (ja) * | 2011-09-07 | 2013-03-28 | Denso Corp | 電子制御装置 |
| US9391630B2 (en) | 2014-06-13 | 2016-07-12 | Hamilton Sundstrand Corporation | Multiplexed signal sampler and conditioner |
| WO2021182012A1 (ja) * | 2020-03-10 | 2021-09-16 | 株式会社デンソー | 温度検出装置 |
| JP2021143864A (ja) * | 2020-03-10 | 2021-09-24 | 株式会社デンソー | 温度検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6276310A (ja) | 1987-04-08 |
| JPH0345570B2 (ja) | 1991-07-11 |
| US4739189A (en) | 1988-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06338798A (ja) | 低域通過フィルタ装置 | |
| EP0023081B1 (en) | A filter circuit including a switched-capacitor filter | |
| EP0072741B1 (en) | Programmable gain integrator stage including means for offset voltage elimination | |
| JPH0313677B2 (ja) | ||
| US4385286A (en) | Use of single reference voltage for analog to digital or digital to analog conversion of bipolar signals | |
| US4651034A (en) | Analog input circuit with combination sample and hold and filter | |
| US5617093A (en) | Switched capacitor analog circuits with low input capacitance | |
| CN103166594B (zh) | 电荷域滤波器及其方法 | |
| TWI443966B (zh) | 電荷域濾波裝置及頻寬補償電路 | |
| JP2001264358A (ja) | 出力増幅器及びサンプリング・オシロスコープ | |
| JP2804764B2 (ja) | 動作モードの間で切換え可能な増幅器装置 | |
| EP0400725A1 (en) | Sample-and-hold device | |
| JP3828343B2 (ja) | 基準発振器及びサンプリング・オシロスコープ | |
| NL9200327A (nl) | Offset-gecompenseerde bemonsterinrichting en werkwijze voor de bediening daarvan. | |
| GB2274718A (en) | CMOS peak amplitude detector | |
| CN114285398B (zh) | 一种电容充电型触摸按键检测电路及检测方法 | |
| JP2554056B2 (ja) | デジタル−アナログ変換器 | |
| US5231360A (en) | Multi-range voltage amplifier having multiplying digital/analog converters and programmable filter using multiplying DAC in feedback loop | |
| US4415881A (en) | Digital-to-analog converter | |
| US4524425A (en) | High-pass filter of the first order and application thereof to telephony | |
| US5134403A (en) | High speed sampling and digitizing system requiring no hold circuit | |
| US5528303A (en) | Synchronizing signal active filter and method | |
| Perez-Aloe et al. | Programmable time-multiplexed switched-capacitor variable equalizer for arbitrary frequency response realizations | |
| US4205283A (en) | Signal delay system | |
| JP3031121B2 (ja) | サンプリング増幅回路 |