JP2007150534A - 増幅回路 - Google Patents

増幅回路 Download PDF

Info

Publication number
JP2007150534A
JP2007150534A JP2005340120A JP2005340120A JP2007150534A JP 2007150534 A JP2007150534 A JP 2007150534A JP 2005340120 A JP2005340120 A JP 2005340120A JP 2005340120 A JP2005340120 A JP 2005340120A JP 2007150534 A JP2007150534 A JP 2007150534A
Authority
JP
Japan
Prior art keywords
amplifier
signal
state
turned
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005340120A
Other languages
English (en)
Inventor
Nobuyuki Shimizu
信行 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2005340120A priority Critical patent/JP2007150534A/ja
Priority to KR1020060100145A priority patent/KR101341575B1/ko
Priority to US11/583,050 priority patent/US7602237B2/en
Priority to CN2006101373669A priority patent/CN101018040B/zh
Publication of JP2007150534A publication Critical patent/JP2007150534A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/305Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

【課題】簡単な回路構成でポップノイズを抑制する。
【解決手段】パワーダウン状態と増幅状態の2つの動作モードを有する増幅器14に対して、ノードN10とこの増幅器14の反転入力端子の間をオン/オフするスイッチ13と、このノードN10とこの増幅器の出力端子の間をオン/オフするスイッチ16とを設け、パワーダウン状態が解除されたときに、一定時間だけスイッチ16をオンにし、その後、スイッチ16をオフにすると共に、スイッチ13をオンにする。これにより、スイッチ16がオンとなっている間にキャパシタ11が充電されてノードN10が直流動作電位VBまで充電される。従って、スイッチ13がオンとなって増幅動作が開始されたときに、ポップノイズが発生しない
【選択図】図1

Description

本発明は、オーディオ信号用の増幅回路、特にポップノイズ防止技術に関するものである。
オーディオ信号用の増幅回路において、直流動作点に差がある複数の回路間で信号の授受を行う場合、直流成分を除去するために、信号経路にキャパシタを挿入して交流結合とすることが一般的である。
交流結合では、回路の動作状態が変化して直流動作点の変化が生じると、結合キャパシタの端子間の電位差が変化し、本来のオーディオ信号ではない充放電電流が流れる。例えば、消費電力を低減したい機器において、オーディオ信号がない無音の時に増幅回路をパワーダウン状態にし、オーディオ信号が入ったときに増幅回路を動作状態に戻すような場合、直流動作点が変化するため“ポン”というようなポップノイズが出力されることがある。
図2は、ポップノイズ対策が施された従来の増幅回路の構成図である。
この増幅回路は、入力信号INaを増幅する反転増幅部50a、入力信号INbを増幅する反転増幅部50b、これらの反転増幅部50a,50bの出力信号を加算して出力信号OUTとして出力する加算部60、及び充電部70を備えている。
反転増幅部50a,50bは同様の構成で、例えば反転増幅部50aに示すように、入力信号INaが一端に与えられる結合用のキャパシタ51を有し、このキャパシタ51の他端がノードN50に接続されている。ノードN50は、抵抗52及びスイッチ53を介して増幅器(AMP)54の反転入力端子に接続されている。増幅器54の非反転入力端子には、通常動作状態における直流動作点に相当するバイアス電圧VBが与えられ、この増幅器54の出力端子は、抵抗55を介して反転入力端子に接続されている。
更に、この反転増幅部50aのノードN50は、スイッチ56と抵抗57を介して、充電部70に接続されている。充電部70は、ボルテージフォロワ回路で構成され、バイアス電圧VBを低インピーダンスでバッファリングすることにより、抵抗57を流れる電流がバイアス電圧VBや、他の反転増幅部に干渉することを防止するものである。
増幅器54は、パワーダウン信号/PDaによって動作状態の切り替えができるように構成されている。即ち、この増幅器54は、パワーダウン信号/PDaがレベル“L”のときに、パワーダウン状態となって増幅動作は行わないが消費電流が低減された状態となり、このパワーダウン信号/PDaがレベル“H”のときには、通常動作状態となる。
パワーダウン信号/PDaは、スイッチ53,56の制御にも使用されるようになっている。即ち、スイッチ53,56は、制御信号が“H”の時にオンとなり、“L”の時にオフとなるものである。そして、スイッチ53には、パワーダウン信号/PDaが制御信号として与えられ、スイッチ56には、パワーダウン信号/PDaがインバータ58で反転されて制御信号として与えられるようになっている。
一方、加算部60は、反転増幅部50aの出力信号OUTaと、反転増幅部50bの出力信号OUTbとを加算するもので、これらの出力信号OUTa,OUTbがそれぞれの一端に与えられる抵抗61a,61bを有している。抵抗61a,61bの他端は、増幅器62の反転入力端子に接続され、この増幅器62の非反転入力端子には、バイアス電圧VBが与えられている。増幅器62の出力端子は抵抗63を介して反転入力端子に接続され、この出力端子から出力信号OUTが出力されるようになっている。
なお、増幅器62も、増幅器54と同様に、パワーダウン信号/PDによって動作状態の切り替えができるように構成されている。パワーダウン信号/PDは、ORゲート64によってパワーダウン信号/PDa,/PDbの論理和が取られて生成されるようになっている。即ち、反転増幅部50a,50bが共にパワーダウン状態になったときに、加算部60もパワーダウン状態となるように構成されている。
次に動作を説明する。
ここでは、反転増幅部50bが入力信号INbのみを増幅している状態から、反転増幅部50aが入力信号INaの増幅を開始する場合について説明する。
反転増幅部50aがパワーダウン状態のとき、パワーダウン信号/PDaは“L”である。従って、スイッチ53はオフ、スイッチ56はオン、また増幅器54はパワーダウン状態である。従って、反転増幅部50aのノードN50と増幅器54の入力側との間は切断されている。一方、ノードN50には、充電部70から抵抗57及びスイッチ56を介して、バイアス電圧VBが与えられている。これにより、ノードN50の電位は、バイアス電圧VBに等しくなっている。また、増幅器54の反転入力端子は、抵抗55を介してこの増幅器54の出力端子に接続され、更にこの出力端子は加算部30に接続されているので、この反転入力端子の電位は、通常動作状態における直流動作点、即ちバイアス電圧VBに等しくなっている。
ここで、パワーダウン信号/PDaが“H”に変化すると、スイッチ53はオン、スイッチ56はオフ、また増幅器54は通常動作状態に変化する。これにより、ノードN50は充電部70から切り離され、抵抗52とスイッチ53を介して増幅器50の反転入力端子に接続される。この時、ノードN50と増幅器50の反転入力端子の電位は、共にバイアス電圧VBに等しい。従って、増幅器50の反転入力端子の電位は変化せず、ポップノイズは発生しない。
なお、下記特許文献1には、入力信号路と電源の間に接続されたスイッチング素子と、この入力信号路の電圧に応じて出力トランジスタを制御する出力回路制御手段と、制御端子にこのスイッチング素子をオフにする信号が与えられたときに時定数に応じて時間遅延して出力回路制御手段による出力トランジスタの制御を実行させる遅延制御回路からなる増幅回路が記載されている。
特開2004−88419号公報
しかしながら、前記増幅回路では、充電部70を常に動作状態としておく必要があるので、消費電流が増加するという課題があった。また、複数の反転増幅部50を有する場合、充電部70の出力インピーダンスが高いと、入力信号INの間で干渉が生ずるおそれがあった。干渉を抑えるには、入力毎にバッファを挿入することが考えられるが、それによる回路の増加及び消費電流の増加という課題がある。更に、増幅回路とバッファのオフセット電圧により、通常動作時の動作点と充電部70が発生する電位に差が生じ、切り替え時にその差による電圧変化が現れてポップノイズとなるおそれがあった。
本発明は、簡単な回路構成でポップノイズを抑制することを目的としている。
本発明の増幅回路は、増幅すべき信号が与えられる第1の入力端子、直流動作電位が与えられる第2の入力端子、増幅した信号を出力する出力端子、及びパワーダウン状態または増幅状態の動作モードを指定する制御信号が与えられる制御端子を有する増幅器と、入力信号が与えられる入力ノードと第1の内部ノードの間に接続された交流結合用のキャパシタと、前記第1の内部ノードと第2の内部ノードの間に接続された第1の抵抗と、前記第2の内部ノードと前記増幅器の第1の入力端子の間に接続され、前記制御信号でパワーダウン状態が指定されているときはオフとなり、増幅状態が指定されたときには所定の遅延時間の後でオンとなる第1のスイッチと、前記増幅器の出力端子と第1の入力端子の間に接続された第2の抵抗と、前記増幅器の出力端子と前記第2の内部ノードの間に接続され、前記制御信号で増幅状態が指定されたときに前記所定の遅延時間の間だけオンとなり、それ以外のときはオフとなる第2のスイッチを備えたことを特徴としている。
本発明では、パワーダウン状態と増幅状態の2つの動作モードを有する増幅器に対して、入力信号が交流結合用のキャパシタと第1の抵抗を介して与えられる第2の内部ノードとこの増幅器の入力端子の間をオン/オフする第1のスイッチと、この第2の内部ノードとこの増幅器の出力端子の間をオン/オフする第2のスイッチとを設け、パワーダウン状態が解除されたときに、一定時間だけ第2のスイッチをオンにし、その後、第2のスイッチをオフにすると共に、第1のスイッチをオンにするように構成している。
これにより、第2のスイッチがオンとなっている間にキャパシタが充電されて第2の内部ノードが直流動作電位まで充電される。従って、第1のスイッチがオンとなって増幅動作が開始されたときに、ポップノイズが発生しないという効果がある。
パワーダウン状態、通常出力状態及び高出力状態の3つの動作モードを有する増幅器を用い、パワーダウン状態が解除されたときに、一定時間だけ高出力状態を指定すると共に、この増幅器の出力端子と第1の内部ノードの間に第3の抵抗を介して接続した第2のスイッチをオンにする。これにより、交流結合用のキャパシタが急速に充電され、第1の内部ノードは直ちに直流動作電位になる。その後、通常出力状態を指定し、第2のスイッチをオフにすると共に、第1のスイッチをオンにする。これにより、短い待ち時間でポップノイズを発生させることなく増幅動作を開始することができる。
図1は、本発明の実施例1を示す増幅回路の構成図である。
この増幅回路は、入力信号INaを増幅する反転増幅部10a、入力信号INbを増幅する反転増幅部10b、及びこれらの反転増幅部10a,10bの出力信号OUTa,OUTbを加算して出力信号OUTとして出力する加算部30を備えている。
反転増幅部10a,10bは同様の構成で、例えば反転増幅部10aに示すように、入力信号INaが一端に与えられる結合用のキャパシタ11を有し、このキャパシタ11の他端が抵抗12を介してノードN10に接続されている。ノードN10は、スイッチ13を介して増幅器14の反転入力端子に接続されている。増幅器14の非反転入力端子には、通常動作状態における直流動作点に相当するバイアス電圧VBが与えられている。また、増幅器14の出力端子は、抵抗15を介して非反転入力端子に接続されると共に、スイッチ16を介してノードN10に接続されている。
増幅器14は、パワーダウン信号/PDaによって動作状態の切り替えができるように構成されている。即ち、この増幅器14は、パワーダウン信号/PDaが“L”のときに、パワーダウン状態となって増幅動作は行わないが消費電流が低減された状態となり、このパワーダウン信号/PDaが“H”のときには、通常動作状態となる。
反転増幅部10aは、パワーダウン信号/PDaに基づいて、スイッチ13,16に対する制御信号SW1,SW2を生成するためのタイミング部20を有している。このタイミング部20は、パワーダウン状態が解除されてパワーダウン信号/PDaが“L”から“H”に変化したときに、所定の時間だけスイッチ16をオンにするための制御信号SW2と、その所定の時間が経過した時点でスイッチ13をオンにするための制御信号SW1を生成するものである。
タイミング部20は、パワーダウン信号/PDaを所定の時間だけ遅延させる遅延素子(DLY)21、この遅延素子21の出力とパワーダウン信号/PDaの論理積を制御信号SW1として出力するANDゲート22、及び制御信号SW1をインバータ23で反転した信号とパワーダウン信号/PDaの論理積を制御信号SW2として出力するANDゲート24で構成されている。
一方、加算部30は、反転増幅部10aの出力信号OUTaと、反転増幅部10bの出力信号OUTbとを加算するもので、これらの出力信号OUTa,OUTbがそれぞれの一端に与えられる抵抗31a,31bを有している。抵抗31a,31bの他端は、増幅器32の反転入力端子に接続され、この増幅器32の非反転入力端子には、バイアス電圧VBが与えられている。増幅器32の出力端子は抵抗33を介して反転入力端子に接続され、この出力端子から出力信号OUTが出力されるようになっている。
この増幅器32も、増幅器34と同様に、パワーダウン信号/PDによって動作状態の切り替えができるように構成されている。パワーダウン信号/PDは、ORゲート34によってパワーダウン信号/PDa,/PDbの論理和が取られて生成されるようになっている。即ち、反転増幅部10a,10bが共にパワーダウン状態になったときに、加算部30もパワーダウン状態となるように構成されている。
図3は、図1の動作を示す信号波形図である。以下、この図3を参照しつつ図1の動作を説明する。
ここでは、反転増幅部10bが入力信号INbのみを増幅している状態から、反転増幅部10aが入力信号INaの増幅を開始する場合について説明する。
反転増幅部10aがパワーダウン状態のとき、パワーダウン信号/PDaは“L”である。従って、制御信号SW1,SW2は共に“L”で、スイッチ13,16は共にオフ状態である。これにより、増幅器14はパワーダウン状態である。但し、増幅器14の反転入力端子は、抵抗15を介してこの増幅器14の出力端子に接続され、更にこの出力端子は加算部30に接続されている。従って、増幅器14の反転入力端子の電位は、通常動作状態における直流動作点、即ちバイアス電圧VBに等しくなっている。
一方、ノードN10にはキャパシタ11の他端の電位が現れるが、このノードN10の信号S10は、入力信号INaの電位とキャパシタ11に充電された電圧の和の電位となる。従って、入力信号INaが0Vで、キャパシタ11が完全に放電されているとすれば、信号S10は0Vである。
ここで、パワーダウン信号/PDaが“H”に変化すると、制御信号SW2が“H”となりスイッチ16はオン状態になる。また、増幅器14は通常動作状態に変化する。なお、スイッチ13はオフ状態である。これにより、増幅器14の反転入力端子は抵抗15を通して出力端子に接続され、所謂ボルテージフォロワ構成となって出力信号OUTaはバイアス電圧VBとなる。同時に、キャパシタ11には、スイッチ16と抵抗12を介して出力信号OUTaが与えられる。そして、時間の経過と共に、キャパシタ11の他端の電位S11はバイアス電圧VBまで充電される。この時、増幅器14の出力インピーダンスが低ければ、充電電流による出力信号OUTaの変動は小さく、ポップノイズとして感知されないレベルに抑えられる。
パワーダウン信号/PDaが“H”に変化した後、所定の時間が経過してキャパシタ11の他端の電位S11がほぼバイアス電圧VBに一致した時点で、制御信号SW1が“H”になると共に、制御信号SW2が“L”に戻る。これにより、スイッチ16がオフになり、スイッチ13がオンとなり、反転増幅部10aは通常の動作状態となる。このとき、ノードN10の電位はほぼバイアス電圧VBであるので、増幅器14の反転入力端子の電位は変化せず、ポップノイズは発生しない。
なお、パワーダウン信号/PDaが“L”になると、制御信号SW1,SW2は共に“L”となり、スイッチ13,16は共にオフ状態となって増幅器14はパワーダウン状態に移行する。
以上のように、この実施例1の増幅回路は、結合用のキャパシタ11と増幅器14の入力端子及び出力端子との間にスイッチ13,16を設け、パワーダウン状態でこれらのスイッチ13,16をオフ状態に設定し、通常動作に切り替えられた当初にスイッチ16を所定の時間だけオン状態にしてキャパシタ11を直流動作点に対応するバイアス電圧VBまで充電し、その後、スイッチ16をオフにすると共にスイッチ13をオンにして通常の動作状態に移行するように構成している。これにより、パワーダウン状態において、キャパシタ11を予め充電しておくための充電部がなくてもポップノイズを抑制することが可能になり、この充電部による消費電流の増加をなくすことができる。
また、通常の増幅動作とキャパシタ11の充電を同一の増幅器14で行うため、別の増幅器(例えば、図2の充電部70)によって充電電位を生成する場合に生じる増幅器のオフセット電圧差による出力レベルの変動も発生しない。
図4は、本発明の実施例2を示す反転増幅部の構成図である。
この反転増幅部10Aは、図1中の反転増幅部10a,10bに代えて設けられるもので、図1中の要素と共通の要素には共通の符号が付されている。
この反転増幅部10Aでは、スイッチ16の一端を増幅器14の出力端子に接続すると共に、このスイッチ16の他端を、抵抗17を介してキャパシタ11と抵抗12の接続点に接続するようにしている。その他の構成は、図1中の反転増幅部10a,10bと同様である。
この反転増幅部10Aの動作は基本的には図1中の反転増幅部10aと同様である。但し、キャパシタ11に対する充電電流の大きさを決定する抵抗17を、反転増幅回路を構成するための入力用の抵抗12とは別に設けている。従って、抵抗17の値は、抵抗12の値とは無関係に任意の値に設定することができる。これにより、充電電流によって増幅器14の出力信号OUTaが影響を受けない範囲で、抵抗17の値を小さくすることができるので、実施例1の利点に加えて、充電時間、即ちパワーダウン信号/PDaが“H”に変化した後、通常動作に切り替えるまでの待ち時間を短縮することができるという利点がある。
図5は、本発明の実施例3を示す反転増幅部の構成図である。
この反転増幅部10Bは、図1中の反転増幅部10a,10bに代えて設けられるもので、図4中の要素と共通の要素には共通の符号が付されている。
この反転増幅部10Bは、図4中の増幅器14に代えて、駆動能力の切り替えが可能な増幅器18を設けたものである。
増幅器18は、例えば、出力段のトランジスタを並列に2組接続し、駆動能力切替信号によって高出力状態が指定されたときには出力段の2組のトランジスタを同時に駆動し、通常出力状態が指定されたときには1組のトランジスタのみを駆動するように構成したものである。なお、駆動能力切替信号として、制御信号SW2が与えられるようになっている。その他の構成は、図4と同様である。
この反転増幅部10Bの動作は基本的には図4の反転増幅部10Aと同様である。但し、充電時間、即ちパワーダウン信号/PDaが“H”に変化した後、通常動作に切り替えるまでの制御信号SW2が“H”となってスイッチ16がオンとなる期間、増幅器18の駆動能力が高出力となる。これにより、更に短時間でキャパシタ11を充電することが可能になる。その後、制御信号SW2が“L”に戻ると、増幅器18は通常出力となり通常の増幅動作が行われる。
以上のように、この実施例3の反転増幅部10Bは、充電期間に駆動能力が高くなり、充電期間が終了したときに通常の駆動能力となる増幅器18を設けているので、実施例1と同様の利点に加えて、通常動作に切り替えるまでの待ち時間を更に短縮することができるという利点がある。
なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
(1) 並列に接続される反転増幅部10の数は任意である。例えば、1個の場合は、加算部30は不要である。
(2) タイミング部20の回路は一例であり、同様の制御信号SW1,SW2を出力できるものであれば良い。また、このタイミング部20は、反転増幅部10内に設けずに外部から制御信号SW1,SW2を与えるように構成することができる。
(3) スイッチ16に直列に接続された抵抗17は、独立した抵抗素子である必要はなく、スイッチ16を構成するトランジスタ等のオン抵抗を利用することができる。
本発明の実施例1を示す増幅回路の構成図である。 従来の増幅回路の構成図である。 図1の動作を示す信号波形図である。 本発明の実施例2を示す反転増幅部の構成図である。 本発明の実施例3を示す反転増幅部の構成図である。
符号の説明
10,10A,10B 反転増幅部
11 キャパシタ
12,15,17,31,33 抵抗
13,16 スイッチ
14,18,32 増幅器
20 タイミング部
30 加算部

Claims (3)

  1. 増幅すべき信号が与えられる第1の入力端子、直流動作電位が与えられる第2の入力端子、増幅した信号を出力する出力端子、及びパワーダウン状態または増幅状態の動作モードを指定する制御信号が与えられる制御端子を有する増幅器と、
    入力信号が与えられる入力ノードと第1の内部ノードの間に接続された交流結合用のキャパシタと、
    前記第1の内部ノードと第2の内部ノードの間に接続された第1の抵抗と、
    前記第2の内部ノードと前記増幅器の第1の入力端子の間に接続され、前記制御信号でパワーダウン状態が指定されているときはオフとなり、増幅状態が指定されたときには所定の遅延時間の後でオンとなる第1のスイッチと、
    前記増幅器の出力端子と第1の入力端子の間に接続された第2の抵抗と、
    前記増幅器の出力端子と前記第2の内部ノードの間に接続され、前記制御信号で増幅状態が指定されたときに前記所定の遅延時間の間だけオンとなり、それ以外のときはオフとなる第2のスイッチとを、
    備えたことを特徴とする増幅回路。
  2. 増幅すべき信号が与えられる第1の入力端子、直流動作電位が与えられる第2の入力端子、増幅した信号を出力する出力端子、及びパワーダウン状態または増幅状態の動作モードを指定する制御信号が与えられる制御端子を有する増幅器と、
    入力信号が与えられる入力ノードと第1の内部ノードの間に接続された交流結合用のキャパシタと、
    前記第1の内部ノードと第2の内部ノードの間に接続された第1の抵抗と、
    前記第2の内部ノードと前記増幅器の第1の入力端子の間に接続され、前記制御信号でパワーダウン状態が指定されているときはオフとなり、増幅状態が指定されたときには所定の遅延時間の後でオンとなる第1のスイッチと、
    前記増幅器の出力端子と第1の入力端子の間に接続された第2の抵抗と、
    前記増幅器の出力端子と前記第1の内部ノードの間に第3の抵抗を介して接続され、前記制御信号で増幅状態が指定されたときに前記所定の遅延時間の間だけオンとなり、それ以外のときはオフとなる第2のスイッチとを、
    備えたことを特徴とする増幅回路。
  3. 増幅すべき信号が与えられる第1の入力端子、直流動作電位が与えられる第2の入力端子、増幅した信号を出力する出力端子、及びパワーダウン状態または通常出力状態または高出力状態の動作モードを指定する制御信号が与えられる制御端子を有する増幅器と、
    入力信号が与えられる入力ノードと第1の内部ノードの間に接続された交流結合用のキャパシタと、
    前記第1の内部ノードと第2の内部ノードの間に接続された第1の抵抗と、
    前記第2の内部ノードと前記増幅器の第1の入力端子の間に接続され、前記制御信号でパワーダウン状態または高出力状態が指定されているときはオフとなり、通常出力状態が指定されたときにはオンとなる第1のスイッチと、
    前記増幅器の出力端子と第1の入力端子の間に接続された第2の抵抗と、
    前記増幅器の出力端子と前記第1の内部ノードの間に第3の抵抗を介して接続され、前記制御信号で高出力状態が指定されたときにオンとなり、それ以外のときはオフとなる第2のスイッチとを、
    パワーダウン信号が与えられたときはパワーダウン状態を指定し、該パワーダウン信号が解除されたときには、一定時間だけ高出力状態を指定し、その後、通常出力状態を指定する前記制御信号を生成するタイミング部とを、
    備えたことを特徴とする増幅回路。
JP2005340120A 2005-11-25 2005-11-25 増幅回路 Pending JP2007150534A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005340120A JP2007150534A (ja) 2005-11-25 2005-11-25 増幅回路
KR1020060100145A KR101341575B1 (ko) 2005-11-25 2006-10-16 증폭회로
US11/583,050 US7602237B2 (en) 2005-11-25 2006-10-19 Amplifying circuit
CN2006101373669A CN101018040B (zh) 2005-11-25 2006-10-20 放大电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005340120A JP2007150534A (ja) 2005-11-25 2005-11-25 増幅回路

Publications (1)

Publication Number Publication Date
JP2007150534A true JP2007150534A (ja) 2007-06-14

Family

ID=38086824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005340120A Pending JP2007150534A (ja) 2005-11-25 2005-11-25 増幅回路

Country Status (4)

Country Link
US (1) US7602237B2 (ja)
JP (1) JP2007150534A (ja)
KR (1) KR101341575B1 (ja)
CN (1) CN101018040B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011160267A (ja) * 2010-02-02 2011-08-18 Asahi Kasei Electronics Co Ltd ポップ音防止回路およびポップ音防止方法
TWI482505B (zh) * 2012-09-19 2015-04-21 Wistron Corp 揚聲器控制系統

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8787597B2 (en) * 2009-02-27 2014-07-22 ST-Ericsson India Pvt. Ltd. Pop-up noise suppression in audio
CN102447444A (zh) * 2010-10-13 2012-05-09 中国人民解放军国防科学技术大学 直流电压信号放大器
WO2015027433A1 (en) * 2013-08-29 2015-03-05 Telefonaktiebolaget L M Ericsson (Publ) Driver circuit and associated power amplifier assembly, radio base station and method
TWI537933B (zh) * 2015-03-03 2016-06-11 瑞鼎科技股份有限公司 隨機截斷控制電路
CN106033418B (zh) 2015-03-10 2020-01-31 阿里巴巴集团控股有限公司 语音添加、播放方法及装置、图片分类、检索方法及装置
JP6360453B2 (ja) * 2015-03-16 2018-07-18 株式会社東芝 電力増幅装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59154805A (ja) * 1983-02-22 1984-09-03 Rohm Co Ltd 増幅回路
JPH04356816A (ja) * 1990-10-09 1992-12-10 Toshiba Corp バッファ回路
US5939938A (en) * 1995-10-13 1999-08-17 National Semiconductor Corporation Amplifier circuit with reduced DC power related turn-on and turn-off transients
US6346854B1 (en) * 2000-10-31 2002-02-12 National Semiconductor Corporation Amplifier circuit with reduced DC power related turn-on and turn-off transients
JP2003318656A (ja) * 2002-04-23 2003-11-07 Sanyo Electric Co Ltd ショック音防止回路
JP2005051609A (ja) * 2003-07-30 2005-02-24 Mitsumi Electric Co Ltd 信号出力回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739189A (en) * 1985-09-06 1988-04-19 Tektronix, Inc. Rapid slewing filter
US5703529A (en) * 1995-10-13 1997-12-30 National Semiconductor Corporation Amplifier circuit with reduced DC power related transients
US5642074A (en) * 1995-10-13 1997-06-24 National Semiconductor Corporation Amplifier circuit with reduced turn-on and turn-off transients
US6316993B1 (en) * 1999-02-22 2001-11-13 Texas Instruments Incorporated Analog circuitry for start-up glitch suppression
JP4030388B2 (ja) 2002-08-27 2008-01-09 ローム株式会社 増幅回路
FR2853472B1 (fr) * 2003-04-01 2005-06-24 St Microelectronics Sa Circuit amplificateur audio
TWI235543B (en) * 2004-05-17 2005-07-01 Analog And Power Electronics C Amplifier circuit that prohibits instantaneous turn-on pop and method thereof
US7164312B1 (en) * 2004-08-02 2007-01-16 National Semiconductor Corporation Apparatus and method for pop-and-click suppression with fast turn-on time

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59154805A (ja) * 1983-02-22 1984-09-03 Rohm Co Ltd 増幅回路
JPH04356816A (ja) * 1990-10-09 1992-12-10 Toshiba Corp バッファ回路
US5939938A (en) * 1995-10-13 1999-08-17 National Semiconductor Corporation Amplifier circuit with reduced DC power related turn-on and turn-off transients
US6346854B1 (en) * 2000-10-31 2002-02-12 National Semiconductor Corporation Amplifier circuit with reduced DC power related turn-on and turn-off transients
JP2003318656A (ja) * 2002-04-23 2003-11-07 Sanyo Electric Co Ltd ショック音防止回路
JP2005051609A (ja) * 2003-07-30 2005-02-24 Mitsumi Electric Co Ltd 信号出力回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011160267A (ja) * 2010-02-02 2011-08-18 Asahi Kasei Electronics Co Ltd ポップ音防止回路およびポップ音防止方法
TWI482505B (zh) * 2012-09-19 2015-04-21 Wistron Corp 揚聲器控制系統

Also Published As

Publication number Publication date
CN101018040B (zh) 2011-06-08
US7602237B2 (en) 2009-10-13
KR101341575B1 (ko) 2013-12-16
US20070120597A1 (en) 2007-05-31
KR20070055327A (ko) 2007-05-30
CN101018040A (zh) 2007-08-15

Similar Documents

Publication Publication Date Title
JP2007150534A (ja) 増幅回路
KR100747328B1 (ko) 동작 범위가 넓은 차동 증폭기
JP2007281876A (ja) 比較回路及びその増幅回路
US8711024B2 (en) Switched capacitor amplifier
JP4773258B2 (ja) 自動スイッチング機能を備えた電力増幅器
KR20120020665A (ko) 오버드라이빙 회로를 포함하는 연산증폭기
JP2005223872A (ja) 差動駆動回路およびそれを内蔵する電子機器
US20050068067A1 (en) Input buffer capable of reducing input capacitance seen by input signal
JP2010118761A (ja) 音声出力装置
JP2003318656A (ja) ショック音防止回路
JP4349136B2 (ja) 信号出力回路
JP5749137B2 (ja) オーディオ信号処理回路およびそれを用いた電子機器
US7113031B2 (en) Audio amplifier circuit with suppression of unwanted noise when powered on from standby
JP2019220759A (ja) コンパレータ及び発振回路
JP5483424B2 (ja) レベル変換回路
JP2008009820A (ja) 電圧レギュレータ
JP2008312079A (ja) 増幅回路
JP4602008B2 (ja) Cmos出力バッファ回路
JP2009089195A (ja) 差動増幅器
JP2008147810A (ja) コンパレータ
JP4342245B2 (ja) ショック音抑制回路
JP2003287554A (ja) 電源電圧検知回路
JP2005274491A (ja) センサ回路
JP5237715B2 (ja) 出力回路
JP2007300583A (ja) 直流結合増幅回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080728

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110215