TWI537933B - 隨機截斷控制電路 - Google Patents

隨機截斷控制電路 Download PDF

Info

Publication number
TWI537933B
TWI537933B TW104106695A TW104106695A TWI537933B TW I537933 B TWI537933 B TW I537933B TW 104106695 A TW104106695 A TW 104106695A TW 104106695 A TW104106695 A TW 104106695A TW I537933 B TWI537933 B TW I537933B
Authority
TW
Taiwan
Prior art keywords
random
signal
control circuit
output
amplifying unit
Prior art date
Application number
TW104106695A
Other languages
English (en)
Other versions
TW201633286A (zh
Inventor
黃智全
林文聰
Original Assignee
瑞鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞鼎科技股份有限公司 filed Critical 瑞鼎科技股份有限公司
Priority to TW104106695A priority Critical patent/TWI537933B/zh
Priority to CN201510213923.XA priority patent/CN106205510B/zh
Priority to US15/041,429 priority patent/US9705455B2/en
Application granted granted Critical
Publication of TWI537933B publication Critical patent/TWI537933B/zh
Publication of TW201633286A publication Critical patent/TW201633286A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—Dc amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—Dc amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset

Description

隨機截斷控制電路
本發明係與偏移電壓(Offset voltage)之消除有關，特別是關於一種隨機截斷控制電路。
一般而言，在液晶顯示面板驅動系統中，需要有閘極驅動器(Gate Driver)與源極驅動器(Source Driver)來控制液晶顯示面板上的畫素(Pixel)。其中，閘極驅動器係用以控制液晶顯示面板上的畫素的閘極之開啟或關閉；源極驅動器係用以提供驅動電壓至液晶面板上相對應的畫素。對一液晶顯示裝置而言，往往需要多個源極驅動器才夠提供驅動電壓給液晶面板上所有的畫素。每一個源極驅動器通常都包含有數百個緩衝器(Buffer)，以分別提供驅動電壓給不同的畫素。
由於在製程上會存在差異性，每個緩衝器均會具有其各自的偏移電壓，一般會採用截斷穩定化(Chopper stabilization)法及自動歸零(Auto-zeroing)法來消除偏移電壓。
就截斷穩定化法而言，偏移電壓之消除可分為空間(Space)上的消除及時間(Time)上的消除兩部分。以空間上的消除來看，每個畫素的偏移電壓可以被其相鄰的畫素所消除。以時間上的消除來看，每個畫素顯示一幀畫面時的偏移電壓可在其顯示下一幀畫面被其本身所消除。
在傳統的截斷演算法中，截斷控制訊號被設計成透過規律 的排列順序來進行逐行或逐幀的改變。請參照圖1，幀(Frame)控制訊號YDIO係用以指示每一幀的開始；行(Line)控制訊號STB係用以指示每一行的開始；第一截斷控制訊號CH1~第三截斷控制訊號CH3係分別以不同的規律的排列順序來控制放大器中之交換單元的切換，藉以實現偏移電壓之消除。
舉例而言，若以第一截斷控制訊號CH1為例，如圖1所示，其具有之規律的排列順序(1F1L)為第N幀是+、-、+、-、+、-且第N+1幀是-、+、-、+、-、+。
如圖2所示，第一截斷控制訊號CH1以其規律的排列順序(1F1L)對第一幀F1的綠色像素G從第一行L1~第十六行L16逐行進行電壓偏移(Voltage Offset)，分別為+、-、+、-、+、-、+、-、+、-、+、-、+、-、+、-。其中，+代表正的電壓偏移且-代表負的電壓偏移。接著，第一截斷控制訊號CH1以其規律的排列順序(1F1L)對第二幀F2的綠色像素G從第一行L1~第十六行L16逐行進行電壓偏移，分別為-、+、-、+、-、+、-、+、-、+、-、+、-、+、-、+。至於第三幀F3及第四幀F4可依此類推，於此不另行贅述。
然而，在某些特定的顯示應用上，由於時間上偏移電壓的消除會被較低的幀速率所限制住，因而導致液晶面板出現閃爍的現象；此外，在某些特定的面板架構下，某些「特殊圖案」(Killer Pattern)無法進行空間上偏移電壓的消除。上述情況都將導致截斷穩定化法之失效，而無法達成偏移電壓之消除。
因此，本發明提出一種隨機截斷控制電路，以解決先前技 術所遭遇到之上述問題。
根據本發明之一較佳具體實施例為一種隨機截斷控制電路。於此實施例中，隨機截斷控制電路耦接運算放大器。隨機截斷控制電路包含一隨機產生器。隨機產生器用以產生一隨機截斷控制訊號並將隨機截斷控制訊號輸出至運算放大器，以控制運算放大器之運作。
於一實施例中，隨機產生器係根據一隨機演算法產生具有一隨機排列順序的隨機截斷控制訊號。
於一實施例中，運算放大器包含第一交換單元、第一階放大單元、第二交換單元及第二階放大單元。第一交換單元耦接隨機產生器。第一階放大單元耦接第一交換單元及隨機產生器。第二交換單元耦接第一階放大單元。第二階放大單元耦接第二交換單元、第一交換單元及隨機產生器。
於一實施例中，第一交換單元、第一階放大單元及第二階放大單元分別接收隨機產生器所輸出的隨機截斷控制訊號。
於一實施例中，當第一交換單元接收一輸入訊號並自第二階放大單元之輸出端接收一第一輸出訊號時，第一交換單元根據隨機截斷控制訊號選擇性地對輸入訊號及第一輸出訊號進行交換處理後分別輸出至第一階放大單元之正輸入端及負輸入端。
於一實施例中，當第一階放大單元接收到輸入訊號及第一輸出訊號時，第一階放大單元根據隨機截斷控制訊號對輸入訊號及第一輸出訊號進行放大處理後分別輸出第一放大訊號及第二放大訊號至該第 二交換單元。
於一實施例中，第二交換單元選擇性地對第一放大訊號及第二放大訊號進行交換處理後分別輸出至第二階放大單元之負輸入端及正輸入端。
於一實施例中，當第二階放大單元接收到第一放大訊號及第二放大訊號時，第二階放大單元根據隨機截斷控制訊號對第一放大訊號及第二放大訊號進行放大處理後輸出一第二輸出訊號。
相較於先前技術，於本發明所揭露的隨機截斷控制電路中，截斷控制訊號係以隨機的排列順序來進行逐行或逐幀的改變，在視覺上較不易被察覺，故能有效避免先前技術中由於像素中的偏移電壓之規律排列順序而導致在視覺上容易被察覺之缺點，並且本發明之隨機截斷控制電路能夠有效達成各種不同顯示面板中之偏移電壓之消除。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
YDIO‧‧‧幀(Frame)控制訊號
STB‧‧‧行(Line)控制訊號
CH1~CH3‧‧‧第一截斷控制訊號~第三截斷控制訊號
F1~F4‧‧‧第一幀~第四幀
L1~L16‧‧‧第一行~第十六行
+‧‧‧正偏移
-‧‧‧負偏移
1‧‧‧運算放大器
10‧‧‧第一交換單元
11‧‧‧第一放大單元
12‧‧‧第二交換單元
13‧‧‧第二放大單元
2‧‧‧隨機截斷控制電路
20‧‧‧隨機產生器
IN‧‧‧輸入端
OUT‧‧‧輸出端
CH‧‧‧隨機截斷控制訊號
INP‧‧‧正輸入訊號
INN‧‧‧負輸入訊號
XOR‧‧‧互斥或閘
RE1~RE4‧‧‧暫存器
D‧‧‧暫存器之輸入端
Q‧‧‧暫存器之輸出端
X1~X4‧‧‧接點
圖1係繪示傳統的幀控制訊號YDIO、行控制訊號STB及具有規律的排列順序之第一截斷控制訊號CH1~第三截斷控制訊號CH3的時序圖。
圖2係繪示傳統上以具有規律的排列順序之第一截斷控制訊號CH1對不同幀之像素逐行進行正或負的電壓偏移之示意圖。
圖3係繪示本發明之一具體實施例中之隨機截斷控制電路耦接運算放大器的示意圖。
圖4係繪示圖3中之隨機產生器之一實施例。
圖5係繪示圖4中之隨機產生器所產生之隨機截斷控制訊號具有的隨機排列順序。
圖6係繪示以具有隨機排列順序之隨機截斷控制訊號CH對不同幀之像素逐行進行正或負的電壓偏移之示意圖。
根據本發明之一較佳具體實施例為一種隨機截斷控制電路。於此實施例中，隨機截斷控制電路耦接運算放大器，可應用於各種不同顯示面板中之偏移電壓的消除，但不以此為限。
請參照圖3，圖3係繪示此實施例中之隨機截斷控制電路耦接運算放大器的示意圖。
如圖3所示，隨機截斷控制電路2耦接運算放大器1。隨機截斷控制電路2包含隨機產生器20。運算放大器1包含輸入端IN、輸出端OUT、第一交換單元10、第一階放大單元11、第二交換單元12及第二階放大單元13。其中，第一交換單元10耦接輸入端IN及第二階放大單元13的輸出端；第一階放大單元11耦接於第一交換單元10與第二交換單元12之間；第二交換單元12耦接於第一階放大單元11與第二階放大單元13之間。第二階放大單元13耦接於第二交換單元12與輸出端OUT之間。
隨機截斷控制電路2的隨機產生器20分別耦接第一交換單元10、第一階放大單元11及第二階放大單元13。隨機截斷控制電路2的隨機產生器20會根據一隨機演算法產生具有一隨機排列順序之一隨機截斷控制訊號CH並將隨機截斷控制訊號CH分別輸出至第一交換單元10、第一 階放大單元11及第二階放大單元13。
當第一交換單元10自輸入端IN接收一輸入訊號以及自第二階放大單元13的輸出端接收一第一輸出訊號時，第一交換單元10會根據隨機截斷控制訊號CH選擇性地對輸入訊號及第一輸出訊號進行交換處理後分別輸出至第一階放大單元11之正輸入端+及負輸入端-。
需說明的是，若第一交換單元10根據隨機截斷控制訊號CH選擇不對輸入訊號及第一輸出訊號進行交換處理，亦即輸入訊號即為輸入至第一階放大單元11之正輸入端+的正輸入訊號INP且第一輸出訊號即為輸入至第一階放大單元11之負輸入端-的負輸入訊號INN，此時係對輸入訊號進行正的電壓偏移；若第一交換單元10根據隨機截斷控制訊號CH選擇對輸入訊號及第一輸出訊號進行交換處理，亦即輸入訊號即為輸入至第一階放大單元11之負輸入端-的負輸入訊號INN且第一輸出訊號即為輸入至第一階放大單元11之正輸入端+的正輸入訊號INP，此時係對輸入訊號進行負的電壓偏移。當隨機截斷控制訊號CH隨時間改變時，上述正的偏移電壓及負的偏移電壓即可透過平均的方式彼此抵銷。
當第一階放大單元11接收到正輸入訊號INP及負輸入訊號INN時，第一階放大單元11會根據隨機截斷控制訊號CH對正輸入訊號INP及負輸入訊號INN進行放大處理並分別輸出一第一放大訊號及一第二放大訊號至第二交換單元12，再由第二交換單元12對第一放大訊號及第二放大訊號進行交換處理後分別輸出至第二階放大單元13之負輸入端-及正輸入端+。最後，由第二階放大單元13根據隨機截斷控制訊號CH對第一放大訊號及第二放大訊號進行放大處理後輸出一第二輸出訊號至輸出 端OUT。
需說明的是，本發明之隨機產生器20可根據任何的隨機演算法來產生具有各種不同隨機排列順序的隨機截斷控制訊號，亦即本發明之隨機產生器20可以是線性回饋移位暫存器(Linear Feedback Shift Register,LFSR)產生器或其他各種任意形式的隨機產生器，並無特定之限制。接著，將以一種仿隨機序列產生器(Pseudo-Random Binary Sequence,PRBS)作為隨機產生器20之實施例來進行說明。
請參照圖4，圖4係繪示圖3中之隨機產生器20之一實施例(可稱為PRBS4仿隨機序列產生器)。如圖4所示，隨機產生器20包含彼此串接的複數個暫存器RE1~RE4及一互斥或閘XOR。
需說明的是，此實施例中之隨機產生器20係包含四個暫存器，但其數量可視實際需求而調整，並不以此為限。此外，暫存器的種類也不以線性回饋移位暫存器(LFSR)為限。
於此實施例中，互斥或閘XOR之輸出端耦接至暫存器RE1的輸入端；互斥或閘XOR之兩輸入端分別耦接至暫存器RE3與暫存器RE4之間的接點X3以及暫存器RE4之輸出端的接點X4。實際上，互斥或閘XOR之兩輸入端亦可選擇耦接至暫存器RE1與暫存器RE2之間的接點X1或暫存器RE2與暫存器RE3之間的接點X2，並不以此為限。
需說明的是，此實施例中之隨機產生器20可透過將互斥或閘XOR之兩輸入端分別耦接至不同的接點X1~X4來改變其產生之隨機截斷控制訊號CH所具有的隨機的排列順序。由於隨機截斷控制訊號CH具有隨機的排列順序，而非先前技術中之規律的排列順序，故無論是在空間上 或是在時間上均能順利地將偏移電壓加以消除。
接著，請參照圖5，圖5係繪示圖4中之隨機產生器20所產生之隨機截斷控制訊號CH具有的隨機的排列順序，其最大長度為16(即為2的四次方)，但不以此為限。亦請參照圖6，圖6係繪示以具有圖5所示之隨機的排列順序之隨機截斷控制訊號CH對不同幀之像素逐行進行正或負的電壓偏移之示意圖。
如圖6所示，隨機截斷控制訊號CH以其隨機的排列順序對第一幀F1的綠色像素G從第一行L1~第十六行L16逐行進行電壓偏移(Voltage Offset)，分別為+、+、+、+、-、-、-、+、-、-、+、+、-、+、-、+。其中，+代表正的電壓偏移且-代表負的電壓偏移。接著，+以其隨機的排列順序對第二幀F2的綠色像素G從第一行L1~第十六行L16逐行進行電壓偏移，分別為-、-、-、-、+、+、+、-、+、+、-、-、+、-、+、-。至於第三幀F3及第四幀F4可依此類推，於此不另行贅述。
需說明的是，雖然圖6所繪示的行數為十六行(第一行L1~第十六行L16)，但此僅為一實施例，實際上其行數係依照顯示面板的解析度而定，並不以此例為限。
相較於先前技術，於本發明所揭露的隨機截斷控制電路中，截斷控制訊號係以隨機的排列順序來進行逐行或逐幀的改變，在視覺上較不易被察覺，故能有效避免先前技術中由於像素中的偏移電壓之規律排列順序而導致在視覺上容易被察覺之缺點，並且本發明之隨機截斷控制電路能夠有效達成各種不同顯示面板中之偏移電壓之消除。
由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
1‧‧‧運算放大器
10‧‧‧第一交換單元
11‧‧‧第一放大單元
12‧‧‧第二交換單元
13‧‧‧第二放大單元
2‧‧‧隨機截斷控制電路
20‧‧‧隨機產生器
IN‧‧‧輸入端
OUT‧‧‧輸出端
CH‧‧‧隨機截斷控制訊號
INP‧‧‧正輸入訊號
INN‧‧‧負輸入訊號

Claims (7)

  1. 一種隨機截斷控制電路，耦接一運算放大器，該隨機截斷控制電路包含：一隨機產生器(Random generator)，用以產生一隨機截斷控制訊號並將該隨機截斷控制訊號輸出至該運算放大器，以控制該運算放大器之運作；其中該運算放大器包含：一第一交換單元，耦接該隨機產生器；一第一階放大單元，耦接該第一交換單元及該隨機產生器；一第二交換單元，耦接該第一階放大單元；以及一第二階放大單元，耦接該第二交換單元、該第一交換單元及該隨機產生器。
  2. 如申請專利範圍第1項所述之隨機截斷控制電路，其中該隨機產生器係根據一隨機演算法(Random algorithm)產生具有一隨機排列順序(Random sequence)的該隨機截斷控制訊號。
  3. 如申請專利範圍第1項所述之隨機截斷控制電路，其中該第一交換單元、該第一階放大單元及該第二階放大單元分別接收該隨機產生器所輸出的該隨機截斷控制訊號。
  4. 如申請專利範圍第3項所述之隨機截斷控制電路，其中當該第一交換單元接收一輸入訊號並自該第二階放大單元之輸出端接收一第一輸出訊號時，該第一交換單元根據該隨機截斷控制訊號選擇性地對該輸入訊號及該第一輸出訊號進行交換處理後分別輸出至該第一階放大單元之正輸入端及負輸入端。
  5. 如申請專利範圍第4項所述之隨機截斷控制電路，其中當該第一階放大單元接收到該輸入訊號及該第一輸出訊號時，該第一階放大單元 根據該隨機截斷控制訊號對該輸入訊號及該第一輸出訊號進行放大處理後分別輸出一第一放大訊號及一第二放大訊號至該第二交換單元。
  6. 如申請專利範圍第5項所述之隨機截斷控制電路，其中該第二交換單元選擇性地對該第一放大訊號及該第二放大訊號進行交換處理後分別輸出至該第二階放大單元之負輸入端及正輸入端。
  7. 如申請專利範圍第6項所述之隨機截斷控制電路，其中當該第二階放大單元接收到該第一放大訊號及該第二放大訊號時，該第二階放大單元根據該隨機截斷控制訊號對該第一放大訊號及該第二放大訊號進行放大處理後輸出一第二輸出訊號。
TW104106695A 2015-03-03 2015-03-03 隨機截斷控制電路 TWI537933B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104106695A TWI537933B (zh) 2015-03-03 2015-03-03 隨機截斷控制電路
CN201510213923.XA CN106205510B (zh) 2015-03-03 2015-04-30 随机截断控制电路
US15/041,429 US9705455B2 (en) 2015-03-03 2016-02-11 Random chopper control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104106695A TWI537933B (zh) 2015-03-03 2015-03-03 隨機截斷控制電路

Publications (2)

Publication Number Publication Date
TWI537933B true TWI537933B (zh) 2016-06-11
TW201633286A TW201633286A (zh) 2016-09-16

Family

ID=56755910

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104106695A TWI537933B (zh) 2015-03-03 2015-03-03 隨機截斷控制電路

Country Status (3)

Country Link
US (1) US9705455B2 (zh)
CN (1) CN106205510B (zh)
TW (1) TWI537933B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10038408B2 (en) * 2015-06-26 2018-07-31 Cactus Semiconductor, Inc. Pseudo-random chopper amplifier
CN109949731B (zh) * 2017-12-20 2022-07-08 上海和辉光电股份有限公司 一种显示面板的驱动方法及驱动装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5115202A (en) * 1991-04-10 1992-05-19 Analog Devices, Inc. Chopper-stabilized amplifier with spread-spectrum clocking
JP4148876B2 (ja) * 2003-11-05 2008-09-10 シャープ株式会社 液晶表示装置ならびにその駆動回路および駆動方法
EP1758071A1 (en) * 2005-08-22 2007-02-28 Deutsche Thomson-Brandt Gmbh Method and device for processing video data to be displayed on a display device
JP2007150534A (ja) * 2005-11-25 2007-06-14 Oki Electric Ind Co Ltd 増幅回路
US7298306B2 (en) * 2006-03-24 2007-11-20 Cirrus Logic, Inc. Delta sigma modulators with comparator offset noise conversion
US8098087B1 (en) * 2007-03-05 2012-01-17 Altera Corporation Method and apparatus for standby voltage offset cancellation
US7724080B2 (en) * 2008-06-11 2010-05-25 Intersil Americas Inc. Chopper stabilized amplifier
US8508290B2 (en) * 2010-09-14 2013-08-13 Ayman Elsayed Interface for MEMS inertial sensors

Also Published As

Publication number Publication date
TW201633286A (zh) 2016-09-16
US20160261244A1 (en) 2016-09-08
CN106205510B (zh) 2019-02-05
CN106205510A (zh) 2016-12-07
US9705455B2 (en) 2017-07-11

Similar Documents

Publication Publication Date Title
KR102043532B1 (ko) 액정 패널의 구동 회로 및 액정 디스플레이 장치
US9129579B2 (en) Display drive circuit, display device and method for driving display drive circuit
US10319282B2 (en) Gate driving circuit, an array substrate and a method for recovering the same
US11100885B2 (en) Driving device that monitors a difference between a data signal and a common voltage signal and display device
WO2018196085A1 (zh) 数据驱动电路与显示面板
TWI537933B (zh) 隨機截斷控制電路
TWI543524B (zh) 伽瑪運算放大器電路、源極驅動器與消除電壓偏移之方法
KR20180002678A (ko) 소스 드라이버 및 액정 디스플레이 장치
CN104575421A (zh) 一种液晶显示面板的源极驱动电路及液晶显示器
KR102063642B1 (ko) 표시 패널 및 이를 구비한 표시 장치
US10796665B1 (en) Control apparatus for driving display panel and method thereof
KR20160022976A (ko) 스트레쳐블 표시 패널 및 이를 포함하는 표시 장치
CN106409248B (zh) 数模转换器
JPS63161495A (ja) 液晶駆動装置
US20080278426A1 (en) Method and Apparatus for Driving LCD Panel for Displaying Image Data
TWI547936B (zh) 顯示裝置與其閘極驅動方法
CN105405418B (zh) 差动放大器和包含差动放大器的显示驱动器
TW201423713A (zh) 圖框率轉換器、時序控制器及重新排列的影像資料的處理裝置及方法
US10559282B2 (en) Pixel driving circuits for switching display resolution, driving methods thereof and display apparatuses
TWI544460B (zh) 顯示裝置及其操作方法
JP6929624B2 (ja) 表示ドライバ及び半導体装置
JPH06222737A (ja) 表示装置の駆動回路
WO2023155137A1 (zh) 显示面板的驱动方法及显示装置
JP2012063527A (ja) 表示パネルの駆動装置
US20210304650A1 (en) Image display device and image display method