KR102063642B1 - 표시 패널 및 이를 구비한 표시 장치 - Google Patents

표시 패널 및 이를 구비한 표시 장치 Download PDF

Info

Publication number
KR102063642B1
KR102063642B1 KR1020130093461A KR20130093461A KR102063642B1 KR 102063642 B1 KR102063642 B1 KR 102063642B1 KR 1020130093461 A KR1020130093461 A KR 1020130093461A KR 20130093461 A KR20130093461 A KR 20130093461A KR 102063642 B1 KR102063642 B1 KR 102063642B1
Authority
KR
South Korea
Prior art keywords
switching element
charging
setting
gate signal
gate
Prior art date
Application number
KR1020130093461A
Other languages
English (en)
Other versions
KR20150017494A (ko
Inventor
타다시 아미노
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130093461A priority Critical patent/KR102063642B1/ko
Priority to US14/220,697 priority patent/US9159292B2/en
Publication of KR20150017494A publication Critical patent/KR20150017494A/ko
Application granted granted Critical
Publication of KR102063642B1 publication Critical patent/KR102063642B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3659Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0833Several active elements per pixel in active matrix panels forming a linear amplifier or follower
    • G09G2300/0838Several active elements per pixel in active matrix panels forming a linear amplifier or follower with level shifting
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

표시 패널은 세팅 게이트 라인, 충전 게이트 라인, 데이터 라인, 제1 스위칭 소자, 제어 캐패시터, 증폭부, 전원 공급부 및 액정 캐패시터를 포함한다. 세팅 게이트 신호는 세팅 게이트 라인에 인가된다. 충전 게이트 신호는 충전 게이트 라인에 인가된다. 데이터 전압은 데이터 라인에 인가된다. 제1 스위칭 소자는 세팅 게이트 라인 및 데이터 라인에 연결된다. 제어 캐패시터는 제1 스위칭 소자의 출력 전압을 충전한다. 증폭부는 제어 캐패시터에 충전된 제1 스위칭 소자의 출력 전압을 증폭한다. 전원 공급부는 충전 게이트 라인에 연결되어 증폭부에 전원을 공급한다. 액정 캐패시터는 증폭부의 출력 전압을 충전한다.

Description

표시 패널 및 이를 구비한 표시 장치{DISPLAY PANEL AND DISPLAY APPARATUS HAVING THE SAME}
본 발명은 표시 패널 및 이를 구비한 표시 장치에 관한 것으로, 보다 상세하게는 표시 품질을 향상시킬 수 있는 표시 패널 및 이를 포함하는 표시 장치를 제공하는 것이다.
일반적으로, 액정 표시 장치는 픽셀 전극을 포함하는 제1 기판, 공통 전극을 포함하는 제2 기판 및 상기 기판들 사이에 개재되는 액정층을 포함한다. 상기 두 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다.
액정 표시 장치의 해상도가 높을수록 고화질의 영상을 제공할 수 있으므로 액정 표시 장치의 해상도는 높아지는 추세에 있다. 해상도가 높아짐에 따라 픽셀을 충전하는 시간은 짧아지고 있다.
데이터 라인의 길이 증가로 인한 배선 저항의 증가 및 불충분한 충전 시간으로 인해 데이터 구동부로부터 멀리 떨어진 픽셀에는 원하는 전압이 충전되지 않을 수 있다. 따라서, 표시 패널의 위치에 따른 얼룩이 발생하는 문제점이 있다.
또한, 단 시간에 픽셀을 충전하기 위해 데이터 구동부의 전류를 증가시키게 되면 데이터 구동부의 발열이 발생하고 소비 전력이 증가하는 문제점이 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 품질을 향상시키고, 소비 전력을 감소시키는 표시 패널을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 패널을 포함하는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널은 세팅 게이트 라인, 충전 게이트 라인, 데이터 라인, 제1 스위칭 소자, 제어 캐패시터, 증폭부, 전원 공급부 및 액정 캐패시터를 포함한다. 세팅 게이트 신호는 상기 세팅 게이트 라인에 인가된다. 충전 게이트 신호는 상기 충전 게이트 라인에 인가된다. 데이터 전압은 상기 데이터 라인에 인가된다. 상기 제1 스위칭 소자는 상기 세팅 게이트 라인 및 상기 데이터 라인에 연결된다. 상기 제어 캐패시터는 상기 제1 스위칭 소자의 출력 전압을 충전한다. 상기 증폭부는 상기 제어 캐패시터에 충전된 상기 제1 스위칭 소자의 상기 출력 전압을 증폭한다. 상기 전원 공급부는 상기 충전 게이트 라인에 연결되어 상기 증폭부에 전원을 공급한다. 상기 액정 캐패시터는 상기 증폭부의 출력 전압을 충전한다.
본 발명의 일 실시예에 있어서, 상기 제1 스위칭 소자는 상기 세팅 게이트 라인에 연결되는 제어 전극, 상기 데이터 라인에 연결되는 입력 전극 및 상기 제어 캐패시터의 제1 단에 연결되는 출력 전극을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 증폭부는 직렬로 연결되는 제2 스위칭 소자 및 제3 스위칭 소자를 포함할 수 있다. 상기 증폭부의 입력 노드는 상기 제어 캐패시터의 제1 단에 연결될 수 있다. 상기 증폭부의 출력 노드는 상기 액정 캐패시터의 제1 단에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 스위칭 소자는 P형 트랜지스터일 수 있다. 상기 제3 스위칭 소자는 N형 트랜지스터일 수 있다.
본 발명의 일 실시예에 있어서, 상기 전원 공급부는 제4 스위칭 소자 및 제5 스위칭 소자를 포함할 수 있다. 상기 제4 스위칭 소자는 상기 충전 게이트 라인에 연결되는 제어 전극, 고 전원 전압이 인가되는 입력 전극 및 상기 제2 스위칭 소자의 입력 전극에 연결되는 출력 전극을 포함할 수 있다. 상기 제5 스위칭 소자는 상기 충전 게이트 라인에 연결되는 제어 전극, 상기 제3 스위칭 소자의 출력 전극에 연결되는 입력 전극 및 접지 전압이 인가되는 출력 전극을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 충전 게이트 신호의 하이 구간은 상기 세팅 게이트 신호의 하이 구간보다 길 수 있다.
본 발명의 일 실시예에 있어서, 상기 충전 게이트 신호의 상기 하이 구간은 상기 세팅 게이트 신호의 상기 하이 구간의 N배일 수 있다. N은 2이상의 자연수이다.
본 발명의 일 실시예에 있어서, 상기 충전 게이트 신호는 복수의 상기 세팅 게이트 신호들의 OR 연산을 통해 생성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 액정 캐패시터의 캐패시턴스는 상기 제어 캐패시터의 캐패시턴스보다 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 액정 캐패시터에 충전되는 픽셀 전압이 x, 상기 증폭부의 이득이 A일 때, 상기 데이터 전압은 x/A일 수 있다.
본 발명의 일 실시예에 있어서, 상기 증폭부는 반전 증폭기를 포함할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 세팅 게이트 구동부, 충전 게이트 구동부, 데이터 구동부 및 표시 패널을 포함한다. 상기 세팅 게이트 구동부는 세팅 게이트 신호를 생성한다. 상기 충전 게이트 구동부는 충전 게이트 신호를 생성한다. 상기 데이터 구동부는 데이터 전압을 생성한다. 상기 표시 패널은 상기 세팅 게이트 신호가 인가되는 세팅 게이트 라인, 상기 충전 게이트 신호가 인가되는 충전 게이트 라인, 상기 데이터 전압이 인가되는 데이터 라인, 상기 세팅 게이트 라인 및 상기 데이터 라인에 연결되는 제1 스위칭 소자, 상기 제1 스위칭 소자의 출력 전압을 충전하는 제어 캐패시터, 상기 제어 캐패시터에 충전된 상기 제1 스위칭 소자의 상기 출력 전압을 증폭하는 증폭부, 상기 충전 게이트 라인에 연결되어 상기 증폭부에 전원을 공급하는 전원 공급부 및 상기 증폭부의 출력 전압을 충전하는 액정 캐패시터를 포함한다.
본 발명의 일 실시예에 있어서, 상기 제1 스위칭 소자는 상기 세팅 게이트 라인에 연결되는 제어 전극, 상기 데이터 라인에 연결되는 입력 전극 및 상기 제어 캐패시터의 제1 단에 연결되는 출력 전극을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 증폭부는 직렬로 연결되는 제2 스위칭 소자 및 제3 스위칭 소자를 포함할 수 있다. 상기 증폭부의 입력 노드는 상기 제어 캐패시터의 제1 단에 연결될 수 있다. 상기 증폭부의 출력 노드는 상기 액정 캐패시터의 제1 단에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 스위칭 소자는 P형 트랜지스터일 수 있다. 상기 제3 스위칭 소자는 N형 트랜지스터일 수 있다.
본 발명의 일 실시예에 있어서, 상기 전원 공급부는 제4 스위칭 소자 및 제5 스위칭 소자를 포함할 수 있다. 상기 제4 스위칭 소자는 상기 충전 게이트 라인에 연결되는 제어 전극, 고 전원 전압이 인가되는 입력 전극 및 상기 제2 스위칭 소자의 입력 전극에 연결되는 출력 전극을 포함할 수 있다. 상기 제5 스위칭 소자는 상기 충전 게이트 라인에 연결되는 제어 전극, 상기 제3 스위칭 소자의 출력 전극에 연결되는 입력 전극 및 접지 전압이 인가되는 출력 전극을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 충전 게이트 신호의 하이 구간은 상기 세팅 게이트 신호의 하이 구간보다 길 수 있다.
본 발명의 일 실시예에 있어서, 상기 충전 게이트 신호의 상기 하이 구간은 상기 세팅 게이트 신호의 상기 하이 구간의 N배일 수 있다. N은 2이상의 자연수이다.
본 발명의 일 실시예에 있어서, 상기 세팅 게이트 구동부는 상기 세팅 게이트 신호를 생성하여, 상기 세팅 게이트 라인 및 상기 충전 게이트 구동부에 출력할 수 있다. 상기 충전 게이트 구동부는 상기 세팅 게이트 신호를 기초로 상기 충전 게이트 신호를 생성하여, 상기 충전 게이트 라인에 출력할 수 있다.
본 발명의 일 실시예에 있어서, 상기 충전 게이트 구동부는 복수의 상기 세팅 게이트 신호들을 OR 연산하여 상기 충전 게이트 신호를 생성할 수 있다.
이와 같은 표시 패널 및 이를 포함하는 표시 장치에 따르면, 상기 표시 패널은 증폭부를 포함하므로 픽셀의 충전 시간을 감소시킬 수 있다. 따라서, 표시 패널의 얼룩의 발생을 방지하여 표시 패널의 표시 품질을 향상시킬 수 있다. 또한, 데이터 전압의 진폭을 줄일 수 있어 표시 장치의 소비 전력을 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 게이트 구동부, 데이터 구동부 및 표시 패널의 픽셀을 나타내는 회로도이다.
도 3은 도 2의 픽셀의 입력 신호들 및 노드 신호들을 나타내는 파형도이다.
도 4는 도 1의 게이트 구동부의 게이트 신호들을 나타내는 파형도이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 게이트 구동부의 게이트 신호들을 나타내는 파형도이다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 게이트 구동부, 데이터 구동부 및 표시 패널의 픽셀을 나타내는 회로도이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 패널 구동부를 포함한다. 상기 패널 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.
상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 주변부를 포함한다.
상기 표시 패널(100)은 복수의 세팅 게이트 라인들(GLS), 복수의 충전 게이트 라인들(GLC), 복수의 데이터 라인들(DL), 복수의 픽셀들(P)을 포함한다. 상기 세팅 게이트 라인들(GLS) 및 상기 충전 게이트 라인들(GLC)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다.
상기 픽셀(P)은 상기 세팅 게이트 라인들(GLS), 상기 충전 게이트 라인들(GLC) 및 상기 데이터 라인들(DL) 각각에 전기적으로 연결된다.
각 픽셀(P)은 스위칭 소자, 충전부 및 전원 공급부를 포함한다. 상기 픽셀들(P)은 매트릭스 형태로 배치될 수 있다. 예를 들어, 상기 표시 패널(100)의 해상도는 3840 * 2120일 수 있다. 이 때, 상기 표시 패널(100)은 3840 * 2120 * 3의 픽셀(P)을 포함할 수 있다. 상기 픽셀(P)의 구성에 대해서는 도 2를 참조하여 상세히 설명한다.
상기 타이밍 컨트롤러(200)는 외부의 장치(미도시)로부터 입력 영상 데이터(RGB) 및 입력 제어 신호(CONT)를 수신한다. 상기 입력 영상 데이터는 적색 영상 데이터(R), 녹색 영상 데이터(G) 및 청색 영상 데이터(B)를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(RGB) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 데이터 신호(DATA)를 생성한다.
상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.
상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(RGB)를 근거로 데이터 신호(DATA)를 생성한다. 상기 타이밍 컨트롤러(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력한다.
상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다.
상기 게이트 구동부(300)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GLS, GLC)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GLS, GLC)에 순차적으로 출력한다.
예를 들어, 상기 게이트 구동부(300)는 상기 세팅 게이트 라인들(GLS)을 구동하기 위한 세팅 게이트 신호들을 생성하여, 상기 세팅 게이트 라인들(GLS)에 출력할 수 있다. 예를 들어, 상기 게이트 구동부(300)는 상기 충전 게이트 라인들(GLC)을 구동하기 위한 충전 게이트 신호들을 생성하여, 상기 충전 게이트 라인들(GLC)에 출력할 수 있다.
상기 게이트 구동부(300)는 상기 표시 패널(100)에 직접 실장(mounted)되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 게이트 구동부(300)는 상기 표시 패널(100)의 상기 주변부에 집적(integrated)될 수 있다.
상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.
본 발명의 일 실시예에서, 상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.
상기 데이터 구동부(500)는 상기 타이밍 컨트롤러(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.
상기 데이터 구동부(500)는 쉬프트 레지스터(미도시), 래치(미도시), 신호 처리부(미도시) 및 버퍼부(미도시)를 포함할 수 있다. 상기 쉬프트 레지스터는 래치 펄스를 상기 래치에 출력한다. 상기 래치는 상기 데이터 신호(DATA)를 일시 저장한 후 상기 신호 처리부에 출력한다. 상기 신호 처리부는 상기 디지털 형태인 상기 데이터 신호(DATA) 및 상기 감마 기준 전압(VGREF)을 근거로 아날로그 형태의 상기 데이터 전압을 생성하여 상기 버퍼부에 출력한다. 상기 버퍼부는 상기 데이터 전압의 레벨이 일정한 레벨을 갖도록 보상하여 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.
상기 데이터 구동부(500)는 상기 표시 패널(100)에 직접 실장되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 데이터 구동부(500)는 상기 표시 패널(100)의 상기 주변부에 집적될 수도 있다.
도 2는 도 1의 게이트 구동부(300), 데이터 구동부(500) 및 표시 패널(100)의 픽셀(P)을 나타내는 회로도이다. 도 3은 도 2의 픽셀(P)의 입력 신호들 및 노드 신호들을 나타내는 파형도이다.
도 1 내지 도 3을 참조하면, 상기 표시 패널(100)은 상기 세팅 게이트 라인(GLS), 상기 충전 게이트 라인(GLC), 상기 데이터 라인(DL), 상기 픽셀(P)을 포함한다.
상기 게이트 구동부(300)는 세팅 게이트 구동부(GDS, 310) 및 충전 게이트 구동부(GDC, 320)를 포함한다. 상기 세팅 게이트 구동부(310)는 상기 제1 제어 신호(CONT1)를 기초로 상기 세팅 게이트 신호(GSS)를 생성하여 상기 세팅 게이트 라인(GLS)에 인가한다. 상기 충전 게이트 구동부(320)는 상기 제1 제어 신호(CONT1)를 기초로 상기 충전 게이트 신호(GSC)를 생성하여 상기 충전 게이트 라인(GLC)에 인가한다.
상기 세팅 게이트 라인(GLS)은 상기 세팅 게이트 신호(GSS)를 상기 픽셀(P)에 제공한다. 상기 충전 게이트 라인(GLC)은 상기 충전 게이트 신호(GSC)를 상기 픽셀(P)에 제공한다.
상기 픽셀(P)은 제1 스위칭 소자(T1), 제어 캐패시터(C1), 증폭부(AMP), 전원 공급부 및 액정 캐패시터(CLC)를 포함한다.
상기 제1 스위칭 소자(T1)는 상기 세팅 게이트 라인(GLS) 및 상기 데이터 라인(DL)에 연결된다. 상기 제1 스위칭 소자(T1)는 상기 세팅 게이트 라인(GLS)에 연결되는 제어 전극, 상기 데이터 라인(DL)에 연결되는 입력 전극 및 제1 노드(N1)에 연결되는 출력 전극을 포함한다.
상기 제1 스위칭 소자(T1)는 박막 트랜지스터일 수 있다. 상기 제1 스위칭 소자(T1)는 N형 트랜지스터일 수 있다. 상기 제1 스위칭 소자(T1)의 제어 전극은 게이트 전극일 수 있다. 상기 제1 스위칭 소자(T1)의 입력 전극은 소스 전극일 수 있다. 상기 제1 스위칭 소자(T1)의 출력 전극은 드레인 전극일 수 있다.
상기 제어 캐패시터(C1)는 상기 제1 스위칭 소자(T1)의 출력 전압을 충전한다. 상기 제어 캐패시터(C1)는 상기 제1 노드(N1)에 연결되는 상기 제1 단 및 접지 전압이 인가되는 제2 단을 포함한다.
상기 증폭부(AMP)는 상기 제어 캐패시터(C1)에 충전된 상기 제1 스위칭 소자(T1)의 상기 출력 전압을 증폭한다. 상기 증폭부(AMP)는 직렬로 연결되는 제2 스위칭 소자(T2) 및 제3 스위칭 소자(T3)를 포함한다.
상기 제2 스위칭 소자(T2)는 상기 제1 노드(N1)에 연결되는 제어 전극, 상기 전원 공급부의 제4 스위칭 소자(T4)의 출력 전극에 연결되는 입력 전극 및 제2 노드(N2)에 연결되는 출력 전극을 포함한다.
상기 제3 스위칭 소자(T3)는 상기 제1 노드(N1)에 연결되는 제어 전극, 상기 제2 노드(N2)에 연결되는 입력 전극 및 상기 전원 공급부의 제5 스위칭 소자(T5)의 입력 전극에 연결되는 출력 전극을 포함한다.
상기 제1 노드(N1)는 상기 증폭부(AMP)의 입력 노드일 수 있고, 상기 제2 스위칭 소자(T2)의 출력 전극과 상기 제3 스위칭 소자(T3)의 입력 전극이 만나는 상기 제2 노드(N2)는 상기 증폭부(AMP)의 출력 전극일 수 있다.
상기 제2 스위칭 소자(T2)는 박막 트랜지스터일 수 있다. 상기 제2 스위칭 소자(T2)는 P형 트랜지스터일 수 있다. 상기 제2 스위칭 소자(T2)의 제어 전극은 게이트 전극일 수 있다. 상기 제2 스위칭 소자(T2)의 입력 전극은 소스 전극일 수 있다. 상기 제2 스위칭 소자(T2)의 출력 전극은 드레인 전극일 수 있다.
상기 제3 스위칭 소자(T3)는 박막 트랜지스터일 수 있다. 상기 제3 스위칭 소자(T3)는 N형 트랜지스터일 수 있다. 상기 제3 스위칭 소자(T3)의 제어 전극은 게이트 전극일 수 있다. 상기 제3 스위칭 소자(T3)의 입력 전극은 소스 전극일 수 있다. 상기 제3 스위칭 소자(T3)의 출력 전극은 드레인 전극일 수 있다.
본 실시예에서, 상기 증폭부(AMP)는 반전 증폭기를 포함할 수 있다.
상기 전원 공급부는 상기 충전 게이트 라인(GLC)에 연결되어 상기 증폭부(AMP)에 전원을 공급한다. 상기 전원 공급부는 상기 증폭부(AMP)에 연결되는 제4 스위칭 소자(T4) 및 제5 스위칭 소자(T5)를 포함한다.
상기 제4 스위칭 소자(T4)는 상기 충전 게이트 라인(GLC)에 연결되는 제어 전극, 고 전원 전압(VDD)이 인가되는 입력 전극 및 상기 제2 스위칭 소자의 입력 전극에 연결되는 출력 전극을 포함한다.
상기 제5 스위칭 소자(T5)는 상기 충전 게이트 라인(GLC)에 연결되는 제어 전극, 상기 제3 스위칭 소자의 출력 전극에 연결되는 입력 전극 및 접지 전압이 인가되는 출력 전극을 포함한다.
상기 제4 스위칭 소자(T4)는 박막 트랜지스터일 수 있다. 상기 제4 스위칭 소자(T4)는 N형 트랜지스터일 수 있다. 상기 제4 스위칭 소자(T4)의 제어 전극은 게이트 전극일 수 있다. 상기 제4 스위칭 소자(T4)의 입력 전극은 소스 전극일 수 있다. 상기 제4 스위칭 소자(T4)의 출력 전극은 드레인 전극일 수 있다.
상기 제5 스위칭 소자(T5)는 박막 트랜지스터일 수 있다. 상기 제5 스위칭 소자(T5)는 N형 트랜지스터일 수 있다. 상기 제5 스위칭 소자(T5)의 제어 전극은 게이트 전극일 수 있다. 상기 제5 스위칭 소자(T5)의 입력 전극은 소스 전극일 수 있다. 상기 제5 스위칭 소자(T5)의 출력 전극은 드레인 전극일 수 있다.
이하에서 상기 픽셀(P)의 동작을 순차적으로 상세히 설명한다.
상기 데이터 구동부(SD, 500)는 상기 제어 캐피시터(C1)에 설정하고자 하는 데이터 전압(DV)을 상기 데이터 라인(DL)에 인가한다.
상기 세팅 게이트 신호(GSS)가 하이 상태가 되면, 상기 제1 스위칭 소자(T1)는 턴 온되고, 상기 데이터 전압(DV)은 상기 제어 캐패시터(C1)에 충전된다.
상기 제어 캐패시터(C1)의 캐패시턴스는 상기 액정 캐패시터(CLC)의 캐패시턴스보다 작다. 예를 들어, 상기 제어 캐패시터(C1)의 캐패시턴스는 상기 액정 캐패시터(CLC)의 캐패시턴스의 절반 이하일 수 있다.
상기 제어 캐패시터(C1)에 충전되는 상기 데이터 전압(DV)은 상기 증폭부(AMP)에 의해 증폭되기 때문에 상기 액정 캐패시터에 충전되는 픽셀 전압보다 작은 레벨을 가질 수 있다.
예를 들어, 상기 액정 캐패시터(CLC)에 충전되는 픽셀 전압이 x, 상기 증폭부(AMP)의 이득이 A일 때, 상기 데이터 전압(DV)은 x/A로 설정될 수 있다. 예를 들어, 상기 증폭부(AMP)의 이득은 2보다 크거나 같을 수 있다.
상기 제어 캐패시터(C1)의 캐패시턴스는 상기 액정 캐패시터(CLC)의 캐패시턴스보다 작으므로, 종래의 표시 패널에 비해 충전 시간을 감소시킬 수 있다.
상기 세팅 게이트 신호(GSS)가 하이 상태가 될 때, 상기 충전 게이트 신호(GSC)도 하이 상태가 될 수 있다. 상기 충전 게이트 신호(GSC)가 하이 상태가 되면, 상기 제4 및 제5 스위칭 소자(T4, T5)가 턴 온되어, 상기 증폭부(AMP)에 전원을 공급한다. 상기 증폭부(AMP)는 상기 제어 캐패시터(C1)에 충전된 전압을 증폭하여 상기 액정 캐패시터(CLC)에 충전한다.
본 실시예에서, 상기 증폭부(AMP)는 반전 증폭기이므로, 상기 제2 노드(N2)의 전압(N2)은 상기 제1 노드(N1)의 전압과 반대의 극성을 갖는다.
상기 증폭부(AMP)가 동작하고 있는 동안 상기 세팅 게이트 신호(GSS)는 로우 상태로 되며, 상기 제1 스위칭 소자(T1)는 턴 오프된다. 상기 제1 스위칭 소자(T1)가 턴 오프되더라도 상기 제어 캐패시터(C1)에는 상기 데이터 전압(DV)이 이미 충전되어 있으므로, 상기 증폭부(AMP)에 의해 상기 액정 캐패시터(CLC)에는 계속하여 픽셀 전압이 충전된다.
상기 충전 게이트 신호(GSC)의 하이 구간은 상기 세팅 게이트 신호(GSS)의 하이 구간보다 길다. 따라서, 상기 세팅 게이트 신호(GSS)의 하이 상태가 짧다 하더라도 상기 충전 게이트 신호(GSC)를 이용하여 상기 액정 캐패시터(CLC)에는 계속하여 상기 픽셀 전압이 충전되므로, 상기 액정 캐패시터(CLC)에는 충분한 픽셀 전압이 충전될 수 있다.
상기 픽셀 전압이 상기 액정 캐패시터(CLC)에 충분히 충전된 후, 상기 충전 게이트 신호(GSC)는 로우 상태로 변한다. 상기 충전 게이트 신호(GSC)가 로우 상태가 되면, 상기 제4 스위칭 소자(T4) 및 상기 제5 스위칭 소자(T5)는 턴 오프되어 상기 증폭부(AMP)에는 전류가 흐르지 않는다. 따라서, 표시 장치의 소비 전력을 감소시킬 수 있다.
도 4는 도 1의 게이트 구동부(300)의 게이트 신호들(GSS, GSC)을 나타내는 파형도이다.
설명의 편의 상 도 4에서는 제1 내지 제5 세팅 게이트 신호들(GSS1 내지 GSS5) 및 제1 내지 제5 충전 게이트 신호들(GSC1 내지 GSC5)만을 도시하였다.
도 1 내지 도 4를 참조하면, 상기 충전 게이트 신호(GSC1 내지 GSC5)의 하이 구간(tc)은 상기 세팅 게이트 신호(GSS1 내지 GSS5)의 하이 구간(ts)보다 길다. 예를 들어, 상기 충전 게이트 신호(GSC1 내지 GSC5)의 라이징 에지는 상기 세팅 게이트 신호(GSS1 내지 GSS5)의 라이징 에지와 동일할 수 있다.
예를 들어, 상기 충전 게이트 신호(GSC1 내지 GSC5)의 상기 하이 구간(tc)은 상기 세팅 게이트 신호(GSS1 내지 GSS5)의 상기 하이 구간(ts)의 N배일 수 있다. 여기서 N은 2 이상의 자연수이다.
본 실시예에서, 상기 충전 게이트 신호(GSC1 내지 GSC5)의 상기 하이 구간(tc)은 상기 세팅 게이트 신호(GSS1 내지 GSS5)의 상기 하이 구간(ts)의 3배이다.
본 실시예에 따르면, 상기 픽셀(P)의 제어 캐패시터(C1)는 액정 캐패시터(CLC)보다 용량이 작으므로, 종래의 표시 패널에 비해 충전 시간(게이트 라인의 스캐닝 시간)을 감소시킬 수 있다. 따라서, 고 해상도의 표시 패널을 구현할 수 있다. 반면 상기 픽셀(P)은 증폭부(AMP)를 포함하므로 짧은 충전 시간에도 상기 액정 캐패시터(CLC)에 상기 픽셀 전압을 충분히 충전할 수 있다. 따라서, 표시 패널에 발생하는 얼룩을 방지할 수 있다. 결과적으로 표시 품질을 향상시킬 수 있다.
상기 픽셀(P)은 증폭부(AMP)를 포함하므로 상기 데이터 전압(DV)의 레벨을 작게 할 수 있다. 또한, 상기 전원 공급부를 이용하여 상기 액정 캐패시터(CLC)가 충전되면 상기 증폭부(AMP)의 전류를 차단한다. 따라서, 표시 장치의 소비 전력을 감소시킬 수 있다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 게이트 구동부(300)의 게이트 신호들(GSS, GSC)을 나타내는 파형도이다.
설명의 편의 상 도 5에서는 제1 내지 제5 세팅 게이트 신호들(GSS1 내지 GSS5) 및 제1 내지 제5 충전 게이트 신호들(GSC1 내지 GSC5)만을 도시하였다.
본 실시예에 따른 표시 장치는 게이트 구동부의 게이트 신호들을 제외하면, 도 1 내지 도 4의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1 내지 도 3 및 도 5를 참조하면, 상기 표시 장치는 표시 패널(100) 및 패널 구동부를 포함한다. 상기 패널 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.
상기 표시 패널(100)은 상기 세팅 게이트 라인(GLS), 상기 충전 게이트 라인(GLC), 상기 데이터 라인(DL), 상기 픽셀(P)을 포함한다.
상기 게이트 구동부(300)는 세팅 게이트 구동부(GDS, 310) 및 충전 게이트 구동부(GDC, 320)를 포함한다. 상기 세팅 게이트 구동부(310)는 상기 제1 제어 신호(CONT1)를 기초로 상기 세팅 게이트 신호(GSS)를 생성하여 상기 세팅 게이트 라인(GLS)에 인가한다. 상기 충전 게이트 구동부(320)는 상기 제1 제어 신호(CONT1)를 기초로 상기 충전 게이트 신호(GSC)를 생성하여 상기 충전 게이트 라인(GLC)에 인가한다.
상기 세팅 게이트 라인(GLS)은 상기 세팅 게이트 신호(GSS)를 상기 픽셀(P)에 제공한다. 상기 충전 게이트 라인(GLC)은 상기 충전 게이트 신호(GSC)를 상기 픽셀(P)에 제공한다.
상기 픽셀(P)은 제1 스위칭 소자(T1), 제어 캐패시터(C1), 증폭부(AMP), 전원 공급부 및 액정 캐패시터(CLC)를 포함한다.
상기 충전 게이트 신호(GSC1 내지 GSC5)의 하이 구간(tc)은 상기 세팅 게이트 신호(GSS1 내지 GSS5)의 하이 구간(ts)보다 길다. 예를 들어, 상기 충전 게이트 신호(GSC1 내지 GSC5)의 라이징 에지는 상기 세팅 게이트 신호(GSS1 내지 GSS5)의 라이징 에지와 동일할 수 있다.
예를 들어, 상기 충전 게이트 신호(GSC1 내지 GSC5)의 상기 하이 구간(tc)은 상기 세팅 게이트 신호(GSS1 내지 GSS5)의 상기 하이 구간(ts)의 N배일 수 있다. 여기서 N은 2 이상의 자연수이다.
본 실시예에서, 상기 충전 게이트 신호(GSC1 내지 GSC5)의 상기 하이 구간(tc)은 상기 세팅 게이트 신호(GSS1 내지 GSS5)의 상기 하이 구간(ts)의 2배이다.
본 실시예에 따르면, 상기 픽셀(P)의 제어 캐패시터(C1)는 액정 캐패시터(CLC)보다 용량이 작으므로, 종래의 표시 패널에 비해 충전 시간(게이트 라인의 스캐닝 시간)을 감소시킬 수 있다. 따라서, 고 해상도의 표시 패널을 구현할 수 있다. 반면 상기 픽셀(P)은 증폭부(AMP)를 포함하므로 짧은 충전 시간에도 상기 액정 캐패시터(CLC)에 상기 픽셀 전압을 충분히 충전할 수 있다. 따라서, 표시 패널에 발생하는 얼룩을 방지할 수 있다. 결과적으로 표시 품질을 향상시킬 수 있다.
상기 픽셀(P)은 증폭부(AMP)를 포함하므로 상기 데이터 전압(DV)의 레벨을 작게 할 수 있다. 또한, 상기 전원 공급부를 이용하여 상기 액정 캐패시터(CLC)가 충전되면 상기 증폭부(AMP)의 전류를 차단한다. 따라서, 표시 장치의 소비 전력을 감소시킬 수 있다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 게이트 구동부(300), 데이터 구동부(500) 및 표시 패널(100)의 픽셀(P)을 나타내는 회로도이다.
본 실시예에 따른 표시 장치는 게이트 구동부의 구성을 제외하면, 도 1 내지 도 4의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1 내지 도 3 및 도 6을 참조하면, 상기 표시 장치는 표시 패널(100) 및 패널 구동부를 포함한다. 상기 패널 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.
상기 표시 패널(100)은 상기 세팅 게이트 라인(GLS), 상기 충전 게이트 라인(GLC), 상기 데이터 라인(DL), 상기 픽셀(P)을 포함한다.
상기 게이트 구동부(300)는 세팅 게이트 구동부(GDS, 310) 및 충전 게이트 구동부(GDC, 320)를 포함한다. 상기 세팅 게이트 구동부(310)는 상기 제1 제어 신호(CONT1)를 기초로 상기 세팅 게이트 신호(GSS)를 생성하여 상기 세팅 게이트 라인(GLS) 및 상기 충전 게이트 구동부(320)에 출력한다.
상기 충전 게이트 구동부(320)는 상기 세팅 게이트 신호(GSS)를 기초로 상기 충전 게이트 신호(GSC)를 생성하여 상기 충전 게이트 라인(GLC)에 출력한다.
상기 세팅 게이트 라인(GLS)은 상기 세팅 게이트 신호(GSS)를 상기 픽셀(P)에 제공한다. 상기 충전 게이트 라인(GLC)은 상기 충전 게이트 신호(GSC)를 상기 픽셀(P)에 제공한다.
상기 픽셀(P)은 제1 스위칭 소자(T1), 제어 캐패시터(C1), 증폭부(AMP), 전원 공급부 및 액정 캐패시터(CLC)를 포함한다.
상기 충전 게이트 구동부(320)는 복수의 상기 세팅 게이트 신호들(GSS)을 OR 연산하여 상기 충전 게이트 신호(GSC)를 생성할 수 있다.
도 4를 다시 참조하면, 상기 충전 게이트 구동부(320)는 제1 내지 제3 세팅 게이트 신호들(GSS1, GSS2, GSS3)을 OR 연산하여 상기 제1 충전 게이트 신호(GSC1)를 생성할 수 있다. 상기 충전 게이트 구동부(320)는 제2 내지 제4 세팅 게이트 신호들(GSS2, GSS3, GSS4)을 OR 연산하여 상기 제2 충전 게이트 신호(GSC2)를 생성할 수 있다. 상기 충전 게이트 구동부(320)는 제3 내지 제5 세팅 게이트 신호들(GSS3, GSS4, GSS5)을 OR 연산하여 상기 제3 충전 게이트 신호(GSC3)를 생성할 수 있다.
도 5의 실시예에서, 상기 충전 게이트 구동부(320)는 제1 및 제2 세팅 게이트 신호들(GSS1, GSS2)을 OR 연산하여 상기 제1 충전 게이트 신호(GSC1)를 생성할 수 있다. 상기 충전 게이트 구동부(320)는 제2 및 제3 세팅 게이트 신호들(GSS2, GSS3)을 OR 연산하여 상기 제2 충전 게이트 신호(GSC2)를 생성할 수 있다. 상기 충전 게이트 구동부(320)는 제3 및 제4 세팅 게이트 신호들(GSS3, GSS4)을 OR 연산하여 상기 제3 충전 게이트 신호(GSC3)를 생성할 수 있다.
본 실시예에 따르면, 상기 픽셀(P)의 제어 캐패시터(C1)는 액정 캐패시터(CLC)보다 용량이 작으므로, 종래의 표시 패널에 비해 충전 시간(게이트 라인의 스캐닝 시간)을 감소시킬 수 있다. 따라서, 고 해상도의 표시 패널을 구현할 수 있다. 반면 상기 픽셀(P)은 증폭부(AMP)를 포함하므로 짧은 충전 시간에도 상기 액정 캐패시터(CLC)에 상기 픽셀 전압을 충분히 충전할 수 있다. 따라서, 표시 패널에 발생하는 얼룩을 방지할 수 있다. 결과적으로 표시 품질을 향상시킬 수 있다.
상기 픽셀(P)은 증폭부(AMP)를 포함하므로 상기 데이터 전압(DV)의 레벨을 작게 할 수 있다. 또한, 상기 전원 공급부를 이용하여 상기 액정 캐패시터(CLC)가 충전되면 상기 증폭부(AMP)의 전류를 차단한다. 따라서, 표시 장치의 소비 전력을 감소시킬 수 있다.
이상에서 설명한 본 발명에 따른 표시 패널 및 이를 포함하는 표시 장치에 따르면, 표시 패널의 표시 품질을 향상시키고, 표시 장치의 소비 전력을 감소시킬 수 있다.
이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널 200: 타이밍 컨트롤러
300: 게이트 구동부 310: 세팅 게이트 구동부
320: 충전 게이트 구동부 400: 감마 기준 전압 생성부
500: 데이터 구동부

Claims (20)

  1. 세팅 게이트 신호가 인가되는 세팅 게이트 라인;
    충전 게이트 신호가 인가되는 충전 게이트 라인;
    데이터 전압이 인가되는 데이터 라인;
    상기 세팅 게이트 라인 및 상기 데이터 라인에 연결되는 제1 스위칭 소자;
    상기 제1 스위칭 소자의 출력 전압을 충전하는 제어 캐패시터;
    상기 제어 캐패시터에 충전된 상기 제1 스위칭 소자의 상기 출력 전압을 증폭하는 증폭부;
    상기 충전 게이트 라인에 연결되어 상기 증폭부에 전원을 공급하는 전원 공급부; 및
    상기 증폭부의 출력 전압을 충전하는 액정 캐패시터를 포함하고,
    상기 전원 공급부는 제4 스위칭 소자 및 제5 스위칭 소자를 포함하며,
    상기 제4 스위칭 소자 및 상기 제5 스위칭 소자는 상기 충전 게이트 신호에 응답하여 동시에 턴 온되는 것을 특징으로 하는 표시 패널.
  2. 제1항에 있어서, 상기 제1 스위칭 소자는
    상기 세팅 게이트 라인에 연결되는 제어 전극;
    상기 데이터 라인에 연결되는 입력 전극; 및
    상기 제어 캐패시터의 제1 단에 연결되는 출력 전극을 포함하는 것을 특징으로 하는 표시 패널.
  3. 제1항에 있어서, 상기 증폭부는 직렬로 연결되는 제2 스위칭 소자 및 제3 스위칭 소자를 포함하고,
    상기 증폭부의 입력 노드는 상기 제어 캐패시터의 제1 단에 연결되고, 상기 증폭부의 출력 노드는 상기 액정 캐패시터의 제1 단에 연결되는 것을 특징으로 하는 표시 패널.
  4. 제3항에 있어서, 상기 제2 스위칭 소자는 P형 트랜지스터이고, 상기 제3 스위칭 소자는 N형 트랜지스터인 것을 특징으로 하는 표시 패널.
  5. 제3항에 있어서,
    상기 제4 스위칭 소자는 상기 충전 게이트 라인에 연결되는 제어 전극, 고 전원 전압이 인가되는 입력 전극 및 상기 제2 스위칭 소자의 입력 전극에 연결되는 출력 전극을 포함하고,
    상기 제5 스위칭 소자는 상기 충전 게이트 라인에 연결되는 제어 전극, 상기 제3 스위칭 소자의 출력 전극에 연결되는 입력 전극 및 접지 전압이 인가되는 출력 전극을 포함하는 것을 특징으로 하는 표시 패널.
  6. 제1항에 있어서, 상기 충전 게이트 신호의 하이 구간은 상기 세팅 게이트 신호의 하이 구간보다 긴 것을 특징으로 하는 표시 패널.
  7. 제6항에 있어서, 상기 충전 게이트 신호의 상기 하이 구간은 상기 세팅 게이트 신호의 상기 하이 구간의 N배이며, N은 2 이상의 자연수인 것을 특징으로 하는 표시 패널.
  8. 제7항에 있어서, 상기 충전 게이트 신호는 복수의 상기 세팅 게이트 신호들의 OR 연산을 통해 생성되는 것을 특징으로 하는 표시 패널.
  9. 제1항에 있어서, 상기 액정 캐패시터의 캐패시턴스는 상기 제어 캐패시터의 캐패시턴스보다 큰 것을 특징으로 하는 표시 패널.
  10. 제1항에 있어서, 상기 액정 캐패시터에 충전되는 픽셀 전압이 x, 상기 증폭부의 이득이 A일 때, 상기 데이터 전압은 x/A인 것을 특징으로 하는 표시 패널.
  11. 제1항에 있어서, 상기 증폭부는 반전 증폭기를 포함하는 것을 특징으로 하는 표시 패널.
  12. 세팅 게이트 신호를 생성하는 세팅 게이트 구동부;
    충전 게이트 신호를 생성하는 충전 게이트 구동부;
    데이터 전압을 생성하는 데이터 구동부;
    상기 세팅 게이트 신호가 인가되는 세팅 게이트 라인, 상기 충전 게이트 신호가 인가되는 충전 게이트 라인, 상기 데이터 전압이 인가되는 데이터 라인, 상기 세팅 게이트 라인 및 상기 데이터 라인에 연결되는 제1 스위칭 소자, 상기 제1 스위칭 소자의 출력 전압을 충전하는 제어 캐패시터, 상기 제어 캐패시터에 충전된 상기 제1 스위칭 소자의 상기 출력 전압을 증폭하는 증폭부, 상기 충전 게이트 라인에 연결되어 상기 증폭부에 전원을 공급하는 전원 공급부 및 상기 증폭부의 출력 전압을 충전하는 액정 캐패시터를 포함하는 표시 패널을 포함하고,
    상기 전원 공급부는 제4 스위칭 소자 및 제5 스위칭 소자를 포함하며,
    상기 제4 스위칭 소자 및 상기 제5 스위칭 소자는 상기 충전 게이트 신호에 응답하여 동시에 턴 온되는 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서, 상기 제1 스위칭 소자는
    상기 세팅 게이트 라인에 연결되는 제어 전극;
    상기 데이터 라인에 연결되는 입력 전극; 및
    상기 제어 캐패시터의 제1 단에 연결되는 출력 전극을 포함하는 것을 특징으로 하는 표시 장치.
  14. 제12항에 있어서, 상기 증폭부는 직렬로 연결되는 제2 스위칭 소자 및 제3 스위칭 소자를 포함하고,
    상기 증폭부의 입력 노드는 상기 제어 캐패시터의 제1 단에 연결되고, 상기 증폭부의 출력 노드는 상기 액정 캐패시터의 제1 단에 연결되는 것을 특징으로 하는 표시 장치.
  15. 제14항에 있어서, 상기 제2 스위칭 소자는 P형 트랜지스터이고, 상기 제3 스위칭 소자는 N형 트랜지스터인 것을 특징으로 하는 표시 장치.
  16. 제14항에 있어서,
    상기 제4 스위칭 소자는 상기 충전 게이트 라인에 연결되는 제어 전극, 고 전원 전압이 인가되는 입력 전극 및 상기 제2 스위칭 소자의 입력 전극에 연결되는 출력 전극을 포함하고,
    상기 제5 스위칭 소자는 상기 충전 게이트 라인에 연결되는 제어 전극, 상기 제3 스위칭 소자의 출력 전극에 연결되는 입력 전극 및 접지 전압이 인가되는 출력 전극을 포함하는 것을 특징으로 하는 표시 장치.
  17. 제12항에 있어서, 상기 충전 게이트 신호의 하이 구간은 상기 세팅 게이트 신호의 하이 구간보다 긴 것을 특징으로 하는 표시 장치.
  18. 제17항에 있어서, 상기 충전 게이트 신호의 상기 하이 구간은 상기 세팅 게이트 신호의 상기 하이 구간의 N배이며, N은 2이상의 자연수인 것을 특징으로 하는 표시 장치.
  19. 제18항에 있어서, 상기 세팅 게이트 구동부는 상기 세팅 게이트 신호를 생성하여, 상기 세팅 게이트 라인 및 상기 충전 게이트 구동부에 출력하고,
    상기 충전 게이트 구동부는 상기 세팅 게이트 신호를 기초로 상기 충전 게이트 신호를 생성하여, 상기 충전 게이트 라인에 출력하는 것을 특징으로 하는 표시 장치.
  20. 제19항에 있어서, 상기 충전 게이트 구동부는 복수의 상기 세팅 게이트 신호들을 OR 연산하여 상기 충전 게이트 신호를 생성하는 것을 특징으로 하는 표시 장치.
KR1020130093461A 2013-08-07 2013-08-07 표시 패널 및 이를 구비한 표시 장치 KR102063642B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130093461A KR102063642B1 (ko) 2013-08-07 2013-08-07 표시 패널 및 이를 구비한 표시 장치
US14/220,697 US9159292B2 (en) 2013-08-07 2014-03-20 Display panel and display apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130093461A KR102063642B1 (ko) 2013-08-07 2013-08-07 표시 패널 및 이를 구비한 표시 장치

Publications (2)

Publication Number Publication Date
KR20150017494A KR20150017494A (ko) 2015-02-17
KR102063642B1 true KR102063642B1 (ko) 2020-01-09

Family

ID=52448216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130093461A KR102063642B1 (ko) 2013-08-07 2013-08-07 표시 패널 및 이를 구비한 표시 장치

Country Status (2)

Country Link
US (1) US9159292B2 (ko)
KR (1) KR102063642B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180058899A (ko) * 2016-11-24 2018-06-04 삼성디스플레이 주식회사 전원 전압 생성 회로 및 이를 포함하는 표시 장치
KR102672189B1 (ko) 2016-11-24 2024-06-05 삼성디스플레이 주식회사 전원 전압 생성 회로 및 이를 포함하는 표시 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI584263B (zh) 2015-04-23 2017-05-21 友達光電股份有限公司 畫素
TWI582747B (zh) * 2015-07-31 2017-05-11 友達光電股份有限公司 液晶畫素單元
TWI570684B (zh) * 2015-08-20 2017-02-11 友達光電股份有限公司 畫素電路
US10235962B2 (en) * 2016-12-23 2019-03-19 Microsoft Technology Licensing, Llc Techniques for robust reliability operation of a thin-film transistor (TFT) display
TWI618045B (zh) * 2017-05-16 2018-03-11 友達光電股份有限公司 畫素驅動電路
WO2020196647A1 (ja) * 2019-03-25 2020-10-01 株式会社Jvcケンウッド 位相変調装置及び位相変調方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100251689B1 (ko) * 1996-05-01 2000-04-15 마찌다 가쯔히꼬 액티브매트릭스디스플레이

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07253764A (ja) 1994-03-15 1995-10-03 Sharp Corp 液晶表示装置
JP2002214645A (ja) 2001-01-22 2002-07-31 Matsushita Electric Ind Co Ltd アクティブマトリックス表示装置
JP2003344824A (ja) 2002-05-29 2003-12-03 Hitachi Displays Ltd 液晶表示装置
JPWO2004034368A1 (ja) * 2002-10-11 2006-02-09 三菱電機株式会社 表示装置
GB0316482D0 (en) 2003-07-15 2003-08-20 Koninkl Philips Electronics Nv Active matrix array device
US7889157B2 (en) * 2003-12-30 2011-02-15 Lg Display Co., Ltd. Electro-luminescence display device and driving apparatus thereof
US7274350B2 (en) * 2004-01-22 2007-09-25 Au Optronics Corp. Analog buffer for LTPS amLCD
TWI429327B (zh) * 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
JP4736618B2 (ja) * 2005-08-16 2011-07-27 ソニー株式会社 増幅回路および表示装置
JP4752908B2 (ja) 2008-12-17 2011-08-17 ソニー株式会社 液晶表示パネル及び電子機器
KR20110033647A (ko) 2009-09-25 2011-03-31 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
TWI427606B (zh) 2009-10-20 2014-02-21 Au Optronics Corp 具畫素資料自我保持機能之液晶顯示裝置與其靜止模式運作方法
JP5310526B2 (ja) * 2009-12-18 2013-10-09 富士通株式会社 駆動方法及び表示装置
EP2562625A1 (en) 2010-05-20 2013-02-27 Sharp Kabushiki Kaisha Display with touch-sensor
US20130082936A1 (en) * 2011-09-29 2013-04-04 Sharp Kabushiki Kaisha Sensor array with high linearity
US8928650B2 (en) * 2012-04-20 2015-01-06 Optoelectronics Technology Co., Ltd Display panel and 3D display device
JP5979988B2 (ja) * 2012-05-31 2016-08-31 株式会社ジャパンディスプレイ 液晶表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100251689B1 (ko) * 1996-05-01 2000-04-15 마찌다 가쯔히꼬 액티브매트릭스디스플레이

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180058899A (ko) * 2016-11-24 2018-06-04 삼성디스플레이 주식회사 전원 전압 생성 회로 및 이를 포함하는 표시 장치
KR102672189B1 (ko) 2016-11-24 2024-06-05 삼성디스플레이 주식회사 전원 전압 생성 회로 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US20150042632A1 (en) 2015-02-12
KR20150017494A (ko) 2015-02-17
US9159292B2 (en) 2015-10-13

Similar Documents

Publication Publication Date Title
US10643729B2 (en) Shift register and method of driving the same, gate driving circuit, and display device
KR102063642B1 (ko) 표시 패널 및 이를 구비한 표시 장치
US10186187B2 (en) Organic light-emitting diode display with pulse-width-modulated brightness control
US8587347B2 (en) Gate driving circuit and display apparatus having the same
WO2018129932A1 (zh) 移位寄存器单元电路及其驱动方法、栅极驱动电路和显示装置
US10950322B2 (en) Shift register unit circuit, method of driving the same, gate drive circuit, and display apparatus
US20170039950A1 (en) Shift register unit, gate driver circuit and display panel
KR102247035B1 (ko) 표시 패널 구동 방법, 이를 수행하기 위한 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치
US9317151B2 (en) Low complexity gate line driver circuitry
US20150043704A1 (en) Shift register unit, gate driving circuit and display device
JP2007034305A (ja) 表示装置
TWI613635B (zh) 有機發光顯示裝置
US9886923B2 (en) Driving circuit for source driving chips and liquid crystal display panel
KR20130023488A (ko) 스캔구동부와 이를 이용한 유기전계발광표시장치
KR20170126568A (ko) 표시 장치 및 이의 구동 방법
JP4932365B2 (ja) 表示装置の駆動装置及びこれを含む表示装置
CN113593470B (zh) 发光器件驱动电路、背光模组以及显示面板
US20170004790A1 (en) Display Gate Driver Circuits with Dual Pulldown Transistors
KR20080004181A (ko) 레벨 시프터 및 그의 구동 방법
US9190008B2 (en) Gate driving module, display apparatus having the same and method of driving display panel using the same
KR102203773B1 (ko) 표시패널과 이를 이용한 oled 표시 장치
KR20150047961A (ko) Dcdc 컨버터, 이를 구비한 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20150088598A (ko) 데이터 구동부, 이를 구비하는 표시 장치 및 이를 이용하는 표시 패널의 구동 방법
TWI509588B (zh) 顯示驅動電路
US8947338B2 (en) Driving circuit and display device using multiple phase clock signals

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant