TWI618045B - 畫素驅動電路 - Google Patents

Abstract

畫素驅動電路包含驅動單元、第一電晶體以及第二電晶體。驅動單元兩端分別耦接至工作電壓以及液晶電容。第一電晶體兩端分別耦接至工作電壓以及驅動單元的控制端。第二電晶體的第一端接收資料訊號，第二電晶體的控制端接收第一掃描訊號，第二電晶體的第二端耦接至第一電晶體的控制端。當第一掃描訊號導通第二電晶體時，第二電晶體將資料訊號輸出至第一電晶體，第一電晶體導通基於工作電壓將驅動單元的控制端設定為第一電壓位準，通過第一電晶體的漏電流將驅動單元的控制端設定由第一電壓位準提升至第二電壓位準。

Description

畫素驅動電路

本揭示內容是關於一種畫素驅動電路，且特別是有關於一種提高液晶充電電壓的畫素驅動電路。

現今，液晶螢幕獨攬平面電視和平面電腦螢幕的市場。液晶螢幕中液晶分子的排列會被充電電壓的大小所控制，且改變偏光角度會造成不同的灰階，因而控制液晶分子以顯示明暗不同的影像。

然而提高解析度需要提高掃描訊號的掃描頻率，為了提高掃描頻率，每一個畫面的總持續時間縮短，相對應的每一次畫面切換時的充電時間也縮短了，若對液晶電容充電的充電電壓不足，將在短時間內無法將液晶電容調整至目標電位，將造成液晶旋轉角度不夠而降低面板的光學穿透率。

本揭示內容之一態樣是在於提供一種畫素驅動電路。畫素驅動電路包含驅動單元，具有第一端、第二端以及控制端，驅動單元的第一端耦接至工作電壓，驅動單元的第 二端耦接至液晶電容。第一電晶體具有第一端、第二端以及控制端，第一電晶體的第一端耦接至工作電壓，第一電晶體的第二端耦接至驅動單元的控制端。第二電晶體具有第一端、第二端以及控制端，第二電晶體的第一端接收資料訊號，第二電晶體的控制端接收第一掃描訊號，第二電晶體的第二端耦接至第一電晶體的控制端。其中，當第一掃描訊號導通第二電晶體時，第二電晶體將資料訊號輸出至第一電晶體，第一電晶體導通基於工作電壓將驅動單元的控制端設定為第一電壓位準，通過第一電晶體的漏電流將驅動單元的控制端設定由第一電壓位準提升至第二電壓位準。

本發明之次一態樣是在於提供一種畫素驅動電路。畫素驅動電路包含液晶電容、驅動單元、控制單元和重置單元。驅動單元具有第一端、第二端以及控制端，驅動單元之第一端耦接至工作電壓，驅動單元之第二端耦接至液晶電容，驅動單元用以對液晶電容充電。控制單元接收資料訊號且耦接至工作電壓，控制單元用以根據掃描訊號控制驅動單元之控制端。重置單元具有第一重置電晶體用以重置液晶電容和第二重置電晶體用以停用驅動單元。

本揭示內容旨在提供本揭示內容的簡化摘要，以使閱讀者對本揭示內容具備基本的理解，並非在指出本揭示內容實施例的重要元件或界定本揭示內容的範圍。

100‧‧‧畫素驅動電路

110‧‧‧控制單元

120‧‧‧驅動單元

130‧‧‧重置單元

N1、N2、N3‧‧‧端點

C_ST‧‧‧電容

C_LC‧‧‧液晶電容

T1、T2、T3、T4、T_Reset、T_CLR‧‧‧電晶體

I_LC‧‧‧漏電流

G_{SCAN_P}、G_{SCAN_N}‧‧‧掃描訊號

G_Reset‧‧‧重置訊號

G_CLR‧‧‧清除訊號

V_COM‧‧‧參考電壓

G_DATA‧‧‧資料訊號

V_DD‧‧‧工作電壓

200‧‧‧驅動方法

S210、S220、S230、S240、S250‧‧‧操作步驟

300‧‧‧畫素驅動電路

310‧‧‧控制單元

320‧‧‧驅動單元

330‧‧‧重置單元

400‧‧‧驅動方法

S410、S420、S430、S440、S450‧‧‧操作步驟

為讓本發明之上述和其他目的、特徵、優點與實 施例能更明顯易懂，所附圖式之說明如下：第1圖繪示根據本揭示內容之一實施例中一種畫素驅動電路的示意圖；第2圖繪示第1圖中畫素驅動電路之操作波形的示意圖；第3圖繪示根據本揭示內容之一實施例中一種畫素驅動電路的示意圖；第4圖繪示第3圖中畫素驅動電路之操作波形的示意圖。

關於本文中所使用之『第一』、『第二』、…等，並非特別指稱次序或順位的意思，亦非用以限定本發明，其僅僅是為了區別以相同技術用語描述的元件或操作而已。

關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，而『耦接』或『連接』還可指二或多個元件元件相互操作或動作。

參考第1圖為本揭示內容的一實施例，第1圖繪示根據本揭示內容之一實施例中一種畫素驅動電路100的示意圖。畫素驅動電路100包含控制單元110、驅動單元120以及重置單元130，畫素驅動電路100耦接至液晶面板(未繪示)其中一個畫素的液晶電容C_LC以及儲存電容C_ST。畫素驅動電路100用以設定液晶電容C_LC以及儲存電容C_ST的電壓 位準，使液晶面板的畫素能顯示正確的灰階亮度或色彩設定。

實際應用中，液晶面板同時包含多個畫素，每一畫素可具備各自的液晶電容C_LC以及儲存電容C_ST，畫素驅動電路100具有複數組如第1圖所示的控制單元110、驅動單元120以及重置單元130分別驅動多個畫素。為了說明上的簡潔，第1圖所示的實施例中僅以驅動單一個畫素的液晶電容C_LC以及儲存電容C_ST舉例說明，習知技藝人士可由第1圖推知對應多個畫素的配置方式。

於此實施例中，控制單元110包含電晶體T1和電晶體T2。其中電晶體T2具有第一端、第二端(節點N1)和控制端。電晶體T2的第一端用以接收資料訊號G_DATA，電晶體T2的第二端耦接至電晶體T1的控制端，電晶體T2的控制端用以根據掃描訊號G_SCAN控制電晶體T1控制端的電壓位準。當掃描訊號G_SCAN為高邏輯位準時致能電晶體T2，使得資料訊號G_DATA傳送至電晶體T1的控制端，當掃描訊號G_SCAN為低邏輯位準時禁能電晶體T2。

電晶體T1具有第一端、第二端和控制端。電晶體T1的第一端用以接收工作電壓V_DD，電晶體T1的第二端耦接至驅動單元120和重置單元130，電晶體T1的控制端耦接至電晶體T2的第二端。於此實施例中，電晶體T1的第二端耦接至驅動單元120中之第四電晶體T4的控制端以及重置單元130中之電晶體T_CLR的第一端。於一實施例中，電晶體T1為一氧化物電晶體或矽電晶體。

於此實施例中，驅動單元120包含電晶體T4，且其具有第一端、第二端和控制端。電晶體T4的第一端用以接收工作電壓V_DD，電晶體T4的第二端耦接至液晶電容C_LC的第一端(第一端點即為第1圖中的節點N3)和重置單元130中之電晶體T_Reset，電晶體T4的控制端耦接至電晶體T1的第二端和重置單元130中之電晶體T_CLR的第一端。

於此實施例中，重置單元130包含電晶體T_Reset和電晶體T_CLR。電晶體T_Reset具有第一端、第二端和控制端。電晶體T_Reset的第一端耦接至驅動單元120中之電晶體T4的第二端和液晶電容C_LC，電晶體T_Reset的第二端耦接至接地端。電晶體T_Reset的控制端用以根據重置訊號G_Reset控制節點N3的電壓位準。當重置訊號G_Reset為高邏輯位準時，電晶體T_Reset導通，將節點N3的電壓位準重置，於此實施例中，是將節點N3的電壓位準重置為零電壓位準(0V)或是接地電位。也就是說，電晶體T_Reset用來重置輸入到液晶電容C_LC以及儲存電容C_ST的充電電壓。

電晶體T_CLR具有第一端(第一端點即為第1圖中的節點N2)、第二端和控制端。電晶體T_CLR的第一端耦接至控制單元110中之電晶體T1的第二端和驅動單元120中之第四電晶體T4的控制端，電晶體T_CLR的第二端耦接至接地端。電晶體T_CLR的控制端用以根據清除訊號G_CLR控制節點N2的電壓位準。當清除訊號G_CLR為高邏輯位準時，電晶體T_CLR導通，將節點N2的電壓位準重置，於此實施例中，是將節點N2的電壓位準重置為零電壓位準(0V)或是接地電 位。也就是說，電晶體T_CLR用來重置輸入到電晶體T4之控制端的電壓位準。

液晶電容C_LC具有第一端(第一端點即為第1圖中的節點N3)和第二端。液晶電容C_LC的第一端耦接至驅動單元120和重置單元130，液晶電容C_LC的第二端接收參考電壓V_COM。於此實施例中，液晶電容C_LC的第一端耦接至驅動單元120中之第四電晶體T4的第二端和重置單元130中之電晶體T_Reset的第一端。

此外，於此實施例中，如第1圖所示，儲存電容C_ST與液晶電容C_LC並聯耦接，儲存電容C_ST可以在液晶電容C_LC充電至目標電壓位準時，穩定此目標電壓位準。

一併參考第1圖和第2圖，第2圖繪示第1圖中畫素驅動電路100之操作波形的示意圖。在第2圖所繪示之操作波形的實施例中，假設工作電壓V_DD為20V，參考電壓V_COM根據畫面的正負極性在0V與20V兩個電壓位準交互切換，資料訊號G_DATA根據畫面的灰階亮度或色彩設定在最低位準0V至最高位準17V之間，於第2圖的時段t00至t08之間，假設此一畫面要顯示的資料訊號G_DATA為最高位準17V。

於第2圖中，在時間點t00，參考電壓V_COM由高邏輯位準降低至低邏輯位準(即從20V降低至0V)。也就是說，在時間點t00至時間點t08之間，畫素驅動電路100是操作於正極性，此時參考電壓V_COM為0V。

於第2圖中，在時間點t01，重置單元130中的 重置訊號G_Reset由低邏輯位準提升至高邏輯位準，以致能電晶體T_Reset，使得節點N3的電壓位準降低至0V，節點N3和參考電壓V_COM之電位差為0V，意謂著液晶電容C_LC的兩端電位差(即充電電壓)為0V。於此實施例中，畫素驅動電路100中之電晶體T_Reset是為了將節點N3接地，使得充電電壓重置為零電位差，使液晶電容C_LC放電重置。

於第2圖中，在時間點t02，重置訊號G_Reset由高邏輯位準降低至低邏輯位準，以禁能電晶體T_Reset。此時，節點N3的電壓位準為浮動狀態。

於第2圖中，在時間點t03，資料訊號G_DATA由低邏輯位準提升至高邏輯位準(即從0V提升至17V)，意謂著資料訊號G_DATA傳送至電晶體T2的第一端。

於第2圖中，在時間點t04，掃描訊號G_SCAN由低邏輯位準提升至高邏輯位準，意謂著傳送掃描訊號G_SCAN至電晶體T2的控制端，因而致能電晶體T2。此外，電晶體T1根據電晶體T2的第二端的電壓位準致能或禁能。當電晶體T2根據掃描訊號G_SCAN將資料訊號G_DATA傳至電晶體T1的控制端，電晶體T1導通之後，使節點N2的電壓位準提升，於此實施例中，節點N2的電壓位準將迅速提升至G_DATA-Vt_T1，此處的Vt_T1為電晶體T1的臨界電壓(threshold voltage)，假設Vt_T1為1.5V，此時節點N2的電壓位準先提升至15.5V(17V-1.5V)。

電晶體T1的第一端耦接至工作電壓V_DD為20V，高於電晶體T1的第二端(即節點N2)的電壓位準，因 此將產生漏電流I_LC由電晶體T1的第一端至第二端。此外，由於電晶體T_CLR本身具有一微小的內建電容，當通過電晶體T1的漏電流I_LC對電晶體T_CLR的內建電容充電，使得節點N2的電壓位準隨之提高，如時間區間t04~t05所示透過漏電流I_LC使節點N2的電壓位準從15.5V逐漸提升至19.5V。也就是說，由於電晶體T1本身的臨界電壓，節點N2的電壓位準僅能提升至15.5V(G_DATA-Vt_T1)，於本實施例中可以利用通過電晶體T1的漏電流I_LC，使節點N2的電壓位準由原本的第一電壓位準進一步提升至第二電壓位準(19.5V)。於一實施例中，電晶體T1為氧化物電晶體或矽電晶體。

於此實施例中，節點N2的電壓位準用以控制電晶體T4的控制端，節點N2的電壓位準致能電晶體T4且使得節點N3的電壓位準根據節點N2電壓位準的變動，在時間區間t04~t05，節點N3的電壓位準將提升至N2-Vt_T4，此處的Vt_T4為電晶體T4的臨界電壓，假設Vt_T4為1.5V，此時節點N3的電壓位準先提升至18V(19.5V-1.5V)。

由於液晶電容C_LC的充電電壓即為液晶電容C_LC的第一端和第二端的電位差(即節點N3的電壓位準減去參考電壓V_COM之絕對值，如第2圖所示，為18V)。

如此一來，當掃描訊號致能電晶體T2時，通過電晶體T1的漏電流I_LC將驅動單元120的控制端(節點N2的電壓位準)設定由第一電壓位準(15.5V)提升至第二電壓位準(19.5V)，間接導致節點N3的電壓位準能提升至18V，使得畫素驅動電路之充電電壓可達到18V(N3的電壓位準-參 考電壓V_COM)。相較之下，於習知的方案中，若不存在電晶體T1的漏電流I_LC，充電電壓在兩個串接的電晶體之臨界電壓影響下僅能達到14V。

於第2圖中，在時間點t05，資料訊號G_DATA由高邏輯位準降低至低邏輯位準，意謂著不再將資料訊號G_DATA傳送至電晶體T1的控制端。

於第2圖中，在時間點t06，清除訊號G_CLR由低邏輯位準提升至高邏輯位準，意謂著傳送清除訊號G_CLR至電晶體T_CLR，以致能電晶體T_CLR。當致能電晶體T_CLR，電晶體T_CLR的第一端(即節點N2)可以被拉至接地。因此，節點N2的電壓降低至0V(如第2圖所示)。

在第2圖中時間點t07之後，所有訊號皆處於低邏輯位準，此段時間為液晶電容已完成充電，進入顯示狀態。

於第1圖及第2圖中所示的實施例中，時間點t00至時間點t08，即參考電壓V_COM是固定於0V。當液晶長時間固定顯示相同的灰階時，容易發生固著而無法正常切換。為了延長液晶材料的使用壽命，可以週期性地切換驅動電路採用之電壓的極性，使液晶在正偏轉與負偏轉之間變換，可以避免長時間固定於同一旋轉角度的問題，因此，在時間點t08之後，參考電壓V_COM轉換極性。

於第2圖中，在時間點t08，參考電壓V_COM由低邏輯位準提升至高邏輯位準(即從0V提升至20V)。也就是說，在時間點t08至時間點t15之間，畫素驅動電路100是操作於負極性，此時參考電壓V_COM為20V。

於第2圖中，在時間點t09，重置訊號G_Reset由低邏輯位準提升至高邏輯位準，以致能電晶體T_Reset，使得節點N3的電壓位準降低為0V。於此實施例中，畫素驅動電路100中之電晶體T_Reset是為了將節點N3接地，使得充電電壓重置為零電位差，使液晶電容C_LC放電重置。

於第2圖中，在時間點t10，重置訊號G_Reset由高邏輯位準降低至低邏輯位準，以禁能電晶體T_Reset。此時，節點N3的電壓位準為浮動狀態。

於第2圖中，在時間點t11，資料訊號G_DATA為低邏輯位準(即0V)，資料訊號G_DATA傳送至電晶體T2的第一端。

於第2圖中，在時間點t12，掃描訊號G_SCAN由低邏輯位準提升至高邏輯位準，掃描訊號G_SCAN傳送至電晶體T1的控制端，因而致能電晶體T1。接著，資料訊號G_DATA傳送至驅動單元120中的電晶體T4的控制端，由於資料訊號G_DATA為低邏輯位準，因此電晶體T4維持關斷，但因電晶體T1之漏電流I_LC以及電晶體T_CLR的內建電容，使得節點N3的電壓在t12~t13區間提升至電壓準位2V(在重置階段被設定為0V)。

由於液晶電容C_LC的充電電壓即為液晶電容C_LC的第一端和第二端的電位差(即節點N3的電壓位準減去參考電壓V_COM之絕對值，如第2圖所示，為18V)，因此，當資料訊號G_DATA為負極性時，亦可以提升液晶的充電電壓。

於第2圖中，在時間點t13，掃描訊號G_SCAN由高邏輯位準降低至低邏輯位準，意謂著不再將資料訊號G_DATA傳送至電晶體T4的控制端。

於第2圖中，在時間點t14，清除訊號G_CLR由低邏輯位準提升至高邏輯位準，意謂著清除訊號G_CLR傳送至電晶體T_CLR，以致能電晶體T_CLR。因此，節點N2的電壓重置為零電壓位準。於此實施例中，畫素驅動電路100中之電晶體T_CLR是為了將節點N2的電壓重置為零電壓位準。

於第2圖，在時間點t15之後，所有訊號皆處於低邏輯位準，此段時間為液晶電容已完成充電，進入顯示狀態。

請一併參閱第3圖以及第4圖，第3圖繪示根據本揭示內容之一實施例中另一種畫素驅動電路300的示意圖，第4圖繪示畫素驅動電路300之操作波形的示意圖。相較先前實施例，於第3圖中的畫素驅動電路300可以根據對應不同極性的參考電壓V_COM進行操作。

畫素驅動電路300包含控制單元310、驅動單元320以及重置單元330，畫素驅動電路300耦接至液晶面板(未繪示)其中一個畫素的液晶電容C_LC以及儲存電容C_ST。

於此實施例中，控制單元310包含電晶體T1、電晶體T2以及電晶體T3。驅動單元320包含電晶體T4。重置單元330包含電晶體T_Reset以及電晶體T_CLR。

第3圖所示之電晶體T1以及電晶體T2和第1圖所示之電晶體T1以及電晶體T2之特性，尺寸，耦接方法皆 相同。

電晶體T3具有第一端、第二端和控制端。電晶體T3的第一端用以接收資料訊號G_DATA，電晶體T3的第二端耦接至電晶體T1的第二端、驅動單元320中的第四電晶體之控制端和電晶體T_CLR的第一端(此端點即為第3圖中所示之節點N2)，電晶體T3的控制端用以根據掃描訊號G_{SCAN_N}控制節點N2的電壓位準。當掃描訊號G_{SCAN_N}為高邏輯位準時致能電晶體T3，資料訊號G_DATA傳送至驅動單元320，當掃描訊號G_{SCAN_N}為低邏輯位準時禁能電晶體T3。

第3圖所示之重置單元330中的電晶體T_Reset以及電晶體T_CLR和第1圖所示之重置單元130中的電晶體T_Reset以及電晶體T_CLR之特性，尺寸，耦接方法皆相同。

第3圖所示之驅動單元320中的電晶體T4和第1圖所示之驅動單元320中的電晶體T4之特性，尺寸，耦接方法皆相同。

如第1圖所示，第3圖的畫素驅動電路300亦具有與液晶電容C_LC並聯耦接的儲存電容C_ST，儲存電容C_ST可在液晶電容C_LC充電至目標電壓位準時，穩定此目標電壓位準。

於此實施例中，當資料訊號G_DATA相對參考電壓V_COM為正極性時，掃描訊號G_{SCAN_P}為高邏輯位準而掃描訊號G_{SCAN_N}為低邏輯位準，以致能電晶體T2。反之，當資料訊號G_DATA相對操作訊號V_COM為負極性時，掃描訊號G_{SCAN_P}為低邏輯位準而掃描訊號G_{SCAN_N}為高邏輯位準， 以致能電晶體T3。

一併參考第3圖和第4圖，第4圖繪示第3圖中畫素驅動電路300之操作波形的示意圖。在第4圖所繪示之操作波形的實施例中，假設工作電壓V_DD為20V，參考電壓V_COM根據畫面的正負極性在0V與18V兩個電壓位準交互切換，資料訊號G_DATA根據畫面的灰階亮度或色彩設定在最低位準0V至最高位準17V之間，於第4圖的時段t00至t08之間，假設此一畫面要顯示的資料訊號G_DATA為最高位準17V。

於第4圖中，在時間點t00，參考電壓V_COM由高邏輯位準降低至低邏輯位準(即從18V降低至0V)。也就是說，在時間點t00至時間點t08之間，畫素驅動電路300是操作於正極性，此時參考電壓V_COM為0V。

於第4圖中，在時間點t01，重置單元330中的重置訊號G_Reset由低邏輯位準提升至高邏輯位準，以致能電晶體T_Reset，使得節點N3的電壓位準降低至0V，節點N3和參考電壓V_COM之電位差為0V，意謂著液晶電容C_LC的兩端電位差(即充電電壓)為0V。於此實施例中，畫素驅動電路300中之電晶體T_Reset是為了將節點N3接地，使得充電電壓重置為零電位差，使液晶電容C_LC放電重置。

於第4圖中，在時間點t02，重置訊號G_Reset由高邏輯位準降低至低邏輯位準，以禁能電晶體T_Reset。此時，節點N3的電壓位準為浮動狀態。

於第4圖中，在時間點t03，資料訊號G_DATA由 低邏輯位準提升至高邏輯位準(即從0V提升至17V)，意謂著資料訊號G_DATA傳送至電晶體T2的第一端。

於第4圖中，在時間點t04，掃描訊號G_{SCAN_P}由低邏輯位準提升至高邏輯位準，意謂著傳送掃描訊號G_{SCAN_P}至電晶體T2的控制端，因而致能電晶體T2。此外，電晶體T1根據電晶體T2的第二端的電壓位準致能或禁能。當電晶體T2根據掃描訊號G_SCAN將資料訊號G_DATA傳至電晶體T1的控制端，電晶體T1導通之後，使節點N2的電壓位準提升，於此實施例中，節點N2的電壓位準將迅速提升至G_DATA-Vt_T1，此處的Vt_T1為電晶體T1的臨界電壓(threshold voltage)，假設Vt_T1為1.5V，此時節點N2的電壓位準先提升至15.5V(17V-1.5V)。

電晶體T1的第一端耦接至工作電壓V_DD為20V，高於電晶體T1的第二端(即節點N2)的電壓位準，因此將產生漏電流I_LC由電晶體T1的第一端至第二端。此外，由於電晶體T_CLR本身具有一微小的內建電容，當通過電晶體T1的漏電流I_LC對電晶體T_CLR的內建電容充電，使得節點N2的電壓位準隨之提高，如時間區間t04~t05所示透過漏電流I_LC使節點N2的電壓位準從15.5V逐漸提升至19.5V。也就是說，由於電晶體T1本身的臨界電壓，節點N2的電壓位準僅能提升至15.5V(G_DATA-Vt_T1)，於本實施例中可以利用通過電晶體T1的漏電流I_LC，使節點N2的電壓位準由原本的第一電壓位準進一步提升至第二電壓位準(19.5V)。於一實施例中，電晶體T1為氧化物電晶體或矽電晶體。

於此實施例中，節點N2的電壓位準用以控制電晶體T4的控制端，節點N2的電壓位準致能電晶體T4且使得節點N3的電壓位準根據節點N2電壓位準的變動，在時間區間t04~t05，節點N3的電壓位準將提升至N2-Vt_T4，此處的Vt_T4為電晶體T4的臨界電壓，假設Vt_T4為1.5V，此時節點N3的電壓位準先提升至18V(19.5V-1.5V)。

由於液晶電容C_LC的充電電壓即為液晶電容C_LC的第一端和第二端的電位差(即節點N3的電壓位準減去參考電壓V_COM之絕對值，如第4圖所示，為18V)。

如此一來，當掃描訊號致能電晶體T2時，通過電晶體T1的漏電流I_LC將驅動單元120的控制端(節點N2的電壓位準)設定由第一電壓位準(15.5V)提升至第二電壓位準(19.5V)，間接導致節點N3的電壓位準能提升至18V，使得畫素驅動電路之充電電壓可達到18V(N3的電壓位準-參考電壓V_COM)。相較之下，於習知的方案中，若不存在電晶體T1的漏電流I_LC，充電電壓在兩個串接的電晶體之臨界電壓影響下僅能達到14V。

於第4圖中，在時間點t05，資料訊號G_DATA由高邏輯位準降低至低邏輯位準，意謂著不再將資料訊號G_DATA傳送至電晶體T1的控制端。

於第4圖中，在時間點t06，清除訊號G_CLR由低邏輯位準提升至高邏輯位準，意謂著傳送清除訊號G_CLR至電晶體T_CLR，以致能電晶體T_CLR。因此，節點N2的電壓降低至0V。

於第4圖中，時間區間t07~t08，所有訊號皆處於低邏輯位準，此段時間為液晶電容已完成充電，進入顯示狀態。

於第4圖中，在時間點t08，參考電壓V_COM由低邏輯位準提升至高邏輯位準(即從0V提升至18V)。也就是說，在時間點t08至時間點t15之間，畫素驅動電路300是操作於負極性，此時參考電壓V_COM為18V。

於第4圖中，在時間點t09，重置訊號G_Reset由低邏輯位準提升至高邏輯位準，以致能電晶體T_Reset，使得節點N3的電壓位準降低為0V。於此實施例中，畫素驅動電路300中之電晶體T_Reset是為了將節點N3接地，使得充電電壓重置為零電位差，使液晶電容C_LC放電重置。

於第4圖中，在時間點t10，重置訊號G_Reset由高邏輯位準降低至低邏輯位準，以禁能電晶體T_Reset。此時，節點N3的電壓位準為浮動狀態。

於第4圖中，在時間點t11，資料訊號G_DATA維持於低邏輯位準(即0V)，資料訊號G_DATA傳送至電晶體T2的第一端。

於第4圖中，在時間點t12，掃描訊號G_{SCAN_N}由低邏輯位準提升至高邏輯位準，掃描訊號G_{SCAN_N}控制電晶體T3的控制端，因而致能電晶體T3。接著，資料訊號G_DATA傳送至驅動單元320中的電晶體T4的控制端，由於資料訊號G_DATA為低邏輯位準，維持電晶體T4關斷，且使得節點N3的電壓在t12~t13區間維持在0V(於重置時已被設定 為0V)。

由於液晶電容C_LC的充電電壓即為液晶電容C_LC的第一端和第二端的電位差(即節點N3的電壓位準減去參考電壓V_COM之絕對值，如第4圖所示，為18V)，因此，當資料訊號G_DATA為負極性時，亦可以提升液晶的充電電壓。

於第4圖中，在時間點t13，掃描訊號G_{SCAN_N}由高邏輯位準降低至低邏輯位準，意謂著不再將資料訊號G_DATA傳送至電晶體T4的控制端。

於第4圖中，在時間點t14，清除訊號G_CLR由低邏輯位準提升至高邏輯位準，意謂著清除訊號G_CLR傳送至電晶體T_CLR，以致能電晶體T_CLR。因此，節點N2的電壓重置為零電壓位準。於此實施例中，畫素驅動電路300中之電晶體T_CLR是為了將節點N2的電壓重置為零電壓位準，使得驅動單元320能關閉。

於第4圖，在時間點t15之後，所有訊號皆處於低邏輯位準，此段時間為液晶電容已完成充電，進入顯示狀態。

相較於第1圖的實施例，第3圖的控制單元310更包含電晶體T3，在參考電壓V_COM切換為高電壓位準(也就是時間點t08至時間點t15採負極性驅動時)，電晶體T3可以直接根據資料訊號G_DATA設定節點N2的電壓位準，如此一來，節點N2的電壓位準不會因為電晶體T1的漏電流而偏移。若節點N2的電壓位準因為電晶體T1的漏電流而升高，將一併影響 節點N3的電壓位準升高(例如由0V升高至7V)，將使得液晶電容C_LC兩端的充電電壓降低(20V-7V=13V)。控制單元310透過電晶體T3直接調整節點N2的電壓位準，有利於確保節點N2的電壓位準不會因為電晶體T1的漏電流而偏移。

也就是說，利用第3圖實施例所示的畫素驅動電路300，在正極性驅動時，可利用電晶體T1的漏電流提高節點N2的電壓位準(使充電電壓得以提升)；在負極性驅動時，可避免電晶體T1的漏電流影響節點N2的電壓位準(避免充電電壓降低)。

綜上所述，根據本揭示內容的畫素驅動電路之一些實施例，畫素驅動電路的設計可以通過加入兩組電晶體(即，置電晶體T_Reset和電晶體T_CLR)，讓正負半週轉態時，電晶體都能順利關閉。此外，畫素驅動電路的設計可以運用工作電壓之漏電流I_LC提升液晶充電電壓，進而提升面板的穿透率。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧畫素驅動電路

110‧‧‧控制單元

120‧‧‧驅動單元

130‧‧‧重置單元

N1、N2、N3‧‧‧端點

C_ST‧‧‧電容

C_LC‧‧‧液晶電容

T1、T2、T4、T_Reset、T_CLR‧‧‧電晶體

I_LC‧‧‧漏電流

G_SCAN‧‧‧掃描訊號

G_Reset‧‧‧重置訊號

G_CLR‧‧‧清除訊號

V_COM‧‧‧參考電壓

G_DATA‧‧‧資料訊號

V_DD‧‧‧工作電壓

Claims (10)

1. 一種畫素驅動電路，包含：一驅動單元，具有一第一端、一第二端以及一控制端，該驅動單元的該第一端耦接至一工作電壓，該驅動單元的該第二端耦接至一液晶電容；一第一電晶體，具有一第一端、一第二端以及一控制端，該第一電晶體的該第一端耦接至該工作電壓，該第一電晶體的該第二端耦接至該驅動單元的該控制端；以及一第二電晶體，具有一第一端、一第二端以及一控制端，該第二電晶體的該第一端接收一資料訊號，該第二電晶體的該控制端接收一第一掃描訊號，該第二電晶體的該第二端耦接至該第一電晶體的該控制端，其中，當該第一掃描訊號導通該第二電晶體時，該第二電晶體將該資料訊號輸出至該第一電晶體，該第一電晶體導通基於該工作電壓將該驅動單元的該控制端設定為一第一電壓位準，通過該第一電晶體的一漏電流將該驅動單元的該控制端設定由該第一電壓位準提升至一第二電壓位準。
2. 如申請專利範圍第1項所述之畫素驅動電路，更包含一第一重置電晶體，該第一重置電晶體具有一第一端、一第二端以及一控制端，該第一重置電晶體之該第一端耦接至該驅動單元，該第一重置電晶體之該第二端耦接至一接地端，該第一重置電晶體之該控制端接收一重置訊號。
3. 如申請專利範圍第2項所述之畫素驅動電路，其中該驅動單元導通時，該驅動單元提供一液晶充電電壓對該液晶電容以及與該液晶電容並聯之一儲存電容充電，接著當該第一重置電晶體根據該重置訊號導通時，該第一重置電晶體將該液晶電容以及該儲存電容耦接至該接地端以重置該液晶電容。
4. 如申請專利範圍第1項所述之畫素驅動電路，更包含一第二重置電晶體，該第二重置電晶體具有一第一端、一第二端以及一控制端，該第二重置電晶體之該第一端耦接至該驅動單元之該控制端，該第二重置電晶體之該第二端耦接至一接地端，該第二重置電晶體之該控制端接收一清除訊號。
5. 如申請專利範圍第4項所述之畫素驅動電路，其中當該驅動單元導通之後，該第二重置電晶體根據該清除訊號導通而將該驅動單元之該控制端耦接至該接地端藉以關閉該驅動單元。
6. 如申請專利範圍第1項所述之畫素驅動電路，更包含：一第三電晶體，具有一第一端、一第二端以及一控制端，該第三電晶體的該第一端接收該資料訊號，該第三電晶體的該控制端接收一第二掃描訊號，該第三電晶體的該 第二端耦接至該驅動單元的該控制端。
7. 如申請專利範圍第6項所述之畫素驅動電路，其中該液晶電容之一端耦接至該驅動單元，該液晶電容之另一端耦接至一參考電壓，該參考電壓交替地具有正極性或負極性，當該參考電壓為正極性時，該第一掃描訊號將該第二電晶體導通，當該參考電壓參考電壓為負極性時，該第二掃描訊號將該第三電晶體導通。
8. 一種畫素驅動電路，包含：一液晶電容；一驅動單元，具有一第一端、一第二端以及一控制端，該驅動單元之該第一端耦接至一工作電壓，該驅動單元之該第二端耦接至該液晶電容，該驅動單元用以對該液晶電容充電；一控制單元，接收一資料訊號且耦接至該工作電壓，該控制單元用以根據一掃描訊號控制該驅動單元之該控制端；以及一重置單元，具有一第一重置電晶體和一第二重置電晶體，其中該第一重置電晶體用以重置該液晶電容，該第二重置電晶體耦接至該驅動單元之該控制端，並用以關閉該驅動單元。
9. 如申請專利範圍第8項所述之畫素驅動電路，其中該驅動單元導通時，該驅動單元提供一液晶充電 電壓對該液晶電容以及與該液晶電容並聯之一儲存電容充電，接著當該第一重置電晶體根據一重置訊號導通時，該第一重置電晶體將該液晶電容以及該儲存電容耦接至一接地端以重置該液晶電容。
10. 如申請專利範圍第8項所述之畫素驅動電路，其中當該驅動單元導通之後，該第二重置電晶體根據一清除訊號導通而將該驅動單元之該控制端耦接至一接地端藉以關閉該驅動單元。